CN114020083A - 一种电流源电路 - Google Patents

一种电流源电路 Download PDF

Info

Publication number
CN114020083A
CN114020083A CN202111250550.5A CN202111250550A CN114020083A CN 114020083 A CN114020083 A CN 114020083A CN 202111250550 A CN202111250550 A CN 202111250550A CN 114020083 A CN114020083 A CN 114020083A
Authority
CN
China
Prior art keywords
nmos tube
enhancement type
type nmos
tube
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111250550.5A
Other languages
English (en)
Other versions
CN114020083B (zh
Inventor
李兆桂
易鹏
高会阁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Praran Semiconductor Shanghai Co ltd
Original Assignee
Praran Semiconductor Shanghai Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Praran Semiconductor Shanghai Co ltd filed Critical Praran Semiconductor Shanghai Co ltd
Priority to CN202111250550.5A priority Critical patent/CN114020083B/zh
Publication of CN114020083A publication Critical patent/CN114020083A/zh
Application granted granted Critical
Publication of CN114020083B publication Critical patent/CN114020083B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • G05F1/46Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/561Voltage to current converters
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Amplifiers (AREA)

Abstract

本发明涉及电路技术领域,提供了一种电流源电路,包括:电源电压输入电路输入电源电压;电源电压防抖电路与电源电压输入电路连接;电源电压防抖电路包括:第三增强型NMOS管与第一增强型NMOS管、第二增强型NMOS管连接;第三增强型NMOS管的漏极与第三增强型NMOS管的源极连接;第三增强型NMOS管接入电源电压;第一本征NMOS管的源极,与第五增强型NMOS管的漏极、第四增强型NMOS管的漏极连接至第一节点;第二增强型NMOS管的源极与第三增强型NMOS管的漏极、第三增强型NMOS管的源极、第五增强型NMOS管的源极连接至第二节点;其中,当从待机模式切换为正常工作模式时,所述第五增强型NMOS管打开,第二节点电压升高以进行预充电。本发明可有效减小电路模式切换时输出电流源电压偏置的稳定时间及抖动幅度。

Description

一种电流源电路
技术领域
本发明涉及电路技术领域,尤指一种电流源电路。
背景技术
现有的电流源电路只有一种工作模式——Active模式,如图1所示。Active模式时,NMOS管(NM5)的栅极(Gate)电压(Vg5)接VDD,BGRBlock输出VREF,此时电流源电路即可正常工作,后续通过运放电路比例输出,输出电流基准为Vref/R1,实际输出大小可通过镜像比例进行调节。现有的电流源电路结构中启动瞬间干扰问题。
发明内容
本发明的目的是提供一种电流源电路,通过本方案可以解决上述问题。
本发明提供的技术方案如下:
一种电流源电路,包括:
电源电压输入电路,用于输入电源电压;
电源电压防抖电路,与所述电源电压输入电路连接;所述电源电压防抖电路包括:
第一本征NMOS管、第一增强型NMOS管、第二增强型NMOS管、第三增强型NMOS管、第四增强型NMOS管、第五增强型NMOS管;
所述第三增强型NMOS管,与所述第一增强型NMOS管、第二增强型NMOS管连接;所述第三增强型NMOS管的漏极与所述第三增强型NMOS管的源极连接;所述第三增强型NMOS管接入电源电压;
所述第一本征NMOS管的源极,与所述第五增强型NMOS管的漏极、所述第四增强型NMOS管的漏极连接至第一节点;
所述第二增强型NMOS管的源极,与所述第三增强型NMOS管的漏极、所述第三增强型NMOS管的源极、所述第五增强型NMOS管的源极连接至第二节点;
其中,当从待机模式切换为正常工作模式时,所述第五增强型NMOS管打开,第二节点电压升高以进行预充电。
进一步优选地,还包括:第一PMOS管;
所述第一PMOS管的源极,与所述电源电压输入电路连接;所述第一PMOS管的栅极,与所述第二增强型NMOS管的漏极连接至所述电流源电流的输出端口。
进一步优选地:
所述第一本征NMOS管的栅极,与所述电源电压输入电路、所述第二增强型NMOS管的栅极、所述第三增强型NMOS管的栅极连接;
所述第一本征NMOS管的漏极,与所述第一PMOS管的漏极、所述第二增强型NMOS管的漏极连接。
进一步优选地:
所述第一增强型NMOS管的漏极,与所述第三增强型NMOS管的源极连接;
所述第一增强型NMOS管的源极,与所述第四增强型NMOS管的源极连接;
进一步优选地,还包括:第一电阻;
所述第一电阻的第一端,与所述第一本征NMOS管的源极、所述第五增强型NMOS管的漏极连接至所述第一节点;
所述第一电阻的第二端,与所述第四增强型NMOS管的漏极连接。
进一步优选地:
在所述待机模式时,所述第四增强型NMOS管的栅极电压为接地电压,所述第一增强型NMOS管的栅极电压为电源电压,所述第五增强型NMOS管的栅极电压为接地电压。
进一步优选地:
在所述正常工作模式时,所述第四增强型NMOS管的栅极电压为电源电压,所述第一增强型NMOS管的栅极电压为接地电压,所述第五增强型NMOS管的栅极电压为电源电压。
进一步优选地,所述电源电压输入电路,包括:
第二PMOS管、第二本征NMOS管、第二电阻;
所述第二PMOS管的源极,与所述第一PMOS管的源极连接;所述第二PMOS管的漏极,与所述第二本征NMOS管的漏极连接;
所述第二本征NMOS管的漏极,还与所述第二本征NMOS管的栅极连接;所述第二本征NMOS管的源极,与输入参考电压的端口连接;所述第二本征NMOS管的栅极,与所述第一本征NMOS管的栅极连接;所述第二本征NMOS管的源极,还与所述第二电阻的第一端连接;
所述第二电阻的第二端接地。
通过本发明提供的一种电流源电路至少可以实现以下技术效果:
解决现有的参考电流源电路结构中启动瞬间干扰问题,本发明的电路是一种可以减小切换抖动并快速恢复的电流源电路。
附图说明
下面将以明确易懂的方式,结合附图说明优选实施方式,对一种电流源电路的上述特性、技术特征、优点及其实现方式予以进一步说明。
图1是现有技术的一种电流源电路的原理图;
图2是本发明中一种电流源电路的一个实施例的原理图;
图3是本发明中参考电流源电路模式转换的输入电压抖动与稳定时间的示意图。
具体实施方式
以下描述中,为了说明而不是为了限定,提出了诸如特定系统结构、技术之类的具体细节,以便透彻理解本申请实施例。然而,本领域的技术人员应当清楚,在没有这些具体细节的其他实施例中也可以实现本申请。在其他情况中,省略对众所周知的系统、装置、电路以及方法的详细说明,以免不必要的细节妨碍本申请的描述。
应当理解,当在本说明书和所附权利要求书中使用时,术语“包括”指示所述描述特征、整体、步骤、操作、元素和/或组件的存在,但并不排除一个或多个其他特征、整体、步骤、操作、元素、组件和/或集合的存在或添加。
为使图面简洁,各图中只示意性地表示出了与本发明相关的部分,它们并不代表其作为产品的实际结构。另外,以使图面简洁便于理解,在有些图中具有相同结构或功能的部件,仅示意性地绘示了其中的一个,或仅标出了其中的一个。在本文中,“一个”不仅表示“仅此一个”,也可以表示“多于一个”的情形。
还应当进一步理解,在本申请说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合,并且包括这些组合。
另外,在本申请的描述中,术语“第一”、“第二”等仅用于区分描述,而不能理解为指示或暗示相对重要性。
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对照附图说明本发明的具体实施方式。显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图,并获得其他的实施方式。
实施例一
本发明的一个实施例,一种电流源电路,包括:
电源电压输入电路,用于输入电源电压;
电源电压防抖电路,与所述电源电压输入电路连接;所述电源电压防抖电路包括:
第一本征NMOS管NA2、第一增强型NMOS管NM1、第二增强型NMOS管NM2、第三增强型NMOS管NM4、第四增强型NMOS管NM5、第五增强型NMOS管NM6。
所述第三增强型NMOS管NM4,与所述第一增强型NMOS管NM1、第二增强型NMOS管NM2连接;所述第三增强型NMOS管NM4的漏极与所述第三增强型NMOS管NM4的源极连接;所述第三增强型NMOS管NM4接入电源电压。
所述第一本征NMOS管NA2的源极,与所述第五增强型NMOS管NM6的漏极、所述第四增强型NMOS管NM5的漏极连接至第一节点A。
所述第二增强型NMOS管NM2的源极,与所述第三增强型NMOS管NM4的漏极、所述第三增强型NMOS管NM4的源极、所述第五增强型NMOS管NM6的源极连接至第二节点C。
其中,当从待机模式切换为正常工作模式时,所述第五增强型NMOS管NM6打开,第二节点C电压升高以进行预充电。
其中,本征NMOS管(nativeNMOS),和增强型NMOS管(EnhancedNMOS)相对。增强型的管子有开启电压Vg,栅压Vg大于Vg的时候,NMOS的漏源才导通。而本征型的器件(本征NMOS管),栅压Vgs大于0V即导通。
在本实施例中,预充电指的是在standby模式下给节点A一个电压,当standby模式转为active模式时,这个电压直接加在节点C上。
示例性的,如图2所示,电源电压输入电路是BGRBlock这部分电路,BGR Block是带隙基准电路模块,图2中只是把它简化后的输出部分的相关器件,作为一个电压源。示意出这部分的目的是表示电流源电路的电源源头是从BGR Block模块出来的。这个带隙基准电路是个和温度不敏感的电压源,电源电压防抖电路就是把这个电压进一步降低抖动的。
在本实施例中,参考电流源电路有两种工作模式——Standby模式(待机模式)与Active模式(正常工作模式),并且能够减小并快速恢复电路模式转换时输入电压的抖动,如图2所示。
实施例二
基于上述实施例,在本实施例中的电流源电路,如图2所示,还包括:
第一PMOS管PM2;所述第一PMOS管PM2的源极,与所述电源电压输入电路连接;所述第一PMOS管PM2的栅极,与所述第二增强型NMOS管NM2的漏极连接至所述电流源电流的输出端口。
所述第一本征NMOS管NA2的栅极,与所述电源电压输入电路、所述第二增强型NMOS管NM2的栅极、所述第三增强型NMOS管NM4的栅极连接;所述第一本征NMOS管NA2的漏极,与所述第一PMOS管PM2的漏极、所述第二增强型NMOS管NM2的漏极连接。
所述第一增强型NMOS管NM1的漏极,与所述第三增强型NMOS管NM4的源极连接;所述第一增强型NMOS管NM1的源极,与所述第四增强型NMOS管NM5的源极连接。
第一电阻R1。
所述第一电阻R1的第一端,与所述第一本征NMOS管NA2的源极、所述第五增强型NMOS管NM6的漏极连接至所述第一节点A。
所述第一电阻R1的第二端,与所述第四增强型NMOS管NM5的漏极连接。
在所述待机模式时,所述第四增强型NMOS管NM5的栅极电压为接地电压,所述第一增强型NMOS管NM1的栅极电压为电源电压,所述第五增强型NMOS管NM6的栅极电压为接地电压。
在所述正常工作模式时,所述第四增强型NMOS管NM5的栅极电压为电源电压,所述第一增强型NMOS管NM1的栅极电压为接地电压,所述第五增强型NMOS管NM6的栅极电压为电源电压。
具体的,在NMOS管NM1与NMOS管NM2之间增加一个NMOS管NM4并且让NM4的漏极(Drain)与源极(Source)短接,栅极(Gate)接输入电压VREFT1,同时在节点A与节点C之间增加一个NMOS管NM6作开关管连接,从而达到对节点C进行预充电的效果。
Standby模式时,NMOS管NM5的栅极(Gate)电压Vg5接GND,NMOS管NM1的栅极(Gate)电压Vg1接VDD,NMOS管NM6的栅极(Gate)电压Vg6接GND。
在Active模式下,NMOS管NM5的栅极(Gate)电压Vg5接VDD,NMOS管NM1的栅极(Gate)电压Vg1接GND,NMOS管NM6的栅极(Gate)电压Vg6接VDD,开关管NMOS管NM6在电路从Standby模式切换为Active模式时打开,瞬间将节点C处的电压抬高然后慢慢稳定,减少节点C的电压建立时间,同时由于寄生电容的存在,节点C处的电压瞬间抬高会导致电源电压的抬高。
因为节点A处的电压在电路从Standby模式切换为正常工作模式时会降低,由于寄生电容的存在,导致电源电压会降低。因此,通过本实施例的参考电流源电路还能在减小电路从Standby模式切换为Active模式而引起的输入电压源的抖动。
实施例三
基于上述实施例,在本实施例中的电流源电路中,如图2所示,所述电源电压输入电路,包括:
第二PMOS管PM1、第二本征NMOS管NA1、第二电阻R0。
所述第二PMOS管PM1的源极,与所述第一PMOS管PM2的源极连接;所述第二PMOS管PM1的漏极,与所述第二本征NMOS管NA1的漏极连接。
所述第二本征NMOS管NA1的漏极,还与所述第二本征NMOS管NA1的栅极连接;所述第二本征NMOS管NA1的源极,与输入参考电压的端口连接;所述第二本征NMOS管NA1的栅极,与所述第一本征NMOS管NA2的栅极连接;所述第二本征NMOS管NA1的源极,还与所述第二电阻R0的第一端连接。
所述第二电阻R0的第二端接地。
其中,第二电阻R0的用处是降低温度的影响。
具体的,第二PMOS管PM1的栅极与带隙基准电路的内部电压(VPBG)连接。第二本征NMOS管NA1的源极接入参考电压(VREF),第二本征NMOS管NA1的栅极输出给下一级电路的参考电压(VREF1)。电压(VPBSA_Refbg)是电流源电路的pbias电压即最终输出。
示例性的,如图3所示,本实施例的电流源电路在模式转换时引起的电流源输出偏置电压的稳定时间在100ns以内,抖动在150mV以内。
所属领域的技术人员可以清楚地了解到,为了描述的方便和简洁,仅以上述各程序模块的划分进行举例说明,实际应用中,可以根据需要而将上述功能分配由不同的程序模块完成,即将所述装置的内部结构划分成不同的程序单元或模块,以完成以上描述的全部或者部分功能。实施例中的各程序模块可以集成在一个处理单元中,也可是各个单元单独物理存在,也可以两个或两个以上单元集成在一个处理单元中,上述集成的单元既可以采用硬件的形式实现,也可以采用软件程序单元的形式实现。另外,各程序模块的具体名称也只是为了便于相互区分,并不用于限制本申请的保护范围。
在上述实施例中,对各个实施例的描述都各有侧重,某个实施例中没有详细描述或记载的部分,可以参见其他实施例的相关描述。
本领域普通技术人员可以意识到,结合本文中所公开的实施例描述的各示例的单元,能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件来执行,取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能,但是这种实现不应认为超出本申请的范围。
在本申请所提供的实施例中,应该理解到,所揭露的系统,可以通过其他的方式实现。示例性的,以上所描述的实施例仅仅是示意性的,示例性的,所述模块或单元的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,示例性的,多个单元或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通讯连接可以是通过一些接口,装置或单元的间接耦合或通讯连接,可以是电性、机械或其他的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外,在本申请各个实施例中的各功能单元可能集成在一个处理单元中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现,也可以采用软件功能单元的形式实现。
应当说明的是,上述实施例均可根据需要自由组合。以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。

Claims (8)

1.一种电流源电路,其特征在于,包括:
电源电压输入电路,用于输入电源电压;
电源电压防抖电路,与所述电源电压输入电路连接;所述电源电压防抖电路包括:
第一本征NMOS管、第一增强型NMOS管、第二增强型NMOS管、第三增强型NMOS管、第四增强型NMOS管、第五增强型NMOS管;
所述第三增强型NMOS管,与所述第一增强型NMOS管、第二增强型NMOS管连接;所述第三增强型NMOS管的漏极与所述第三增强型NMOS管的源极连接;所述第三增强型NMOS管接入电源电压;
所述第一本征NMOS管的源极,与所述第五增强型NMOS管的漏极、所述第四增强型NMOS管的漏极连接至第一节点;
所述第二增强型NMOS管的源极,与所述第三增强型NMOS管的漏极、所述第三增强型NMOS管的源极、所述第五增强型NMOS管的源极连接至第二节点;
其中,当从待机模式切换为正常工作模式时,所述第五增强型NMOS管打开,第二节点电压升高以进行预充电。
2.根据权利要求1所述的电流源电路,其特征在于,还包括:第一PMOS管;
所述第一PMOS管的源极,与所述电源电压输入电路连接;所述第一PMOS管的栅极,与所述第二增强型NMOS管的漏极连接至所述电流源电流的输出端口。
3.根据权利要求2所述的电流源电路,其特征在于:
所述第一本征NMOS管的栅极,与所述电源电压输入电路、所述第二增强型NMOS管的栅极、所述第三增强型NMOS管的栅极连接;
所述第一本征NMOS管的漏极,与所述第一PMOS管的漏极、所述第二增强型NMOS管的漏极连接。
4.根据权利要求3所述的电流源电路,其特征在于:
所述第一增强型NMOS管的漏极,与所述第三增强型NMOS管的源极连接;
所述第一增强型NMOS管的源极,与所述第四增强型NMOS管的源极连接。
5.根据权利要求4所述的电流源电路,其特征在于,还包括:第一电阻;
所述第一电阻的第一端,与所述第一本征NMOS管的源极、所述第五增强型NMOS管的漏极连接至所述第一节点;
所述第一电阻的第二端,与所述第四增强型NMOS管的漏极连接。
6.根据权利要求5所述的电流源电路,其特征在于:
在所述待机模式时,所述第四增强型NMOS管的栅极电压为接地电压,所述第一增强型NMOS管的栅极电压为电源电压,所述第五增强型NMOS管的栅极电压为接地电压。
7.根据权利要求6所述的电流源电路,其特征在于:
在所述正常工作模式时,所述第四增强型NMOS管的栅极电压为电源电压,所述第一增强型NMOS管的栅极电压为接地电压,所述第五增强型NMOS管的栅极电压为电源电压。
8.根据权利要求1~7中任一项所述的电流源电路,其特征在于,所述电源电压输入电路,包括:
第二PMOS管、第二本征NMOS管、第二电阻;
所述第二PMOS管的源极,与所述第一PMOS管的源极连接;所述第二PMOS管的漏极,与所述第二本征NMOS管的漏极连接;
所述第二本征NMOS管的漏极,还与所述第二本征NMOS管的栅极连接;所述第二本征NMOS管的源极,与输入参考电压的端口连接;所述第二本征NMOS管的栅极,与所述第一本征NMOS管的栅极连接;所述第二本征NMOS管的源极,还与所述第二电阻的第一端连接;
所述第二电阻的第二端接地。
CN202111250550.5A 2021-10-26 2021-10-26 一种电流源电路 Active CN114020083B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111250550.5A CN114020083B (zh) 2021-10-26 2021-10-26 一种电流源电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111250550.5A CN114020083B (zh) 2021-10-26 2021-10-26 一种电流源电路

Publications (2)

Publication Number Publication Date
CN114020083A true CN114020083A (zh) 2022-02-08
CN114020083B CN114020083B (zh) 2023-05-12

Family

ID=80057921

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111250550.5A Active CN114020083B (zh) 2021-10-26 2021-10-26 一种电流源电路

Country Status (1)

Country Link
CN (1) CN114020083B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020084840A1 (en) * 2000-12-28 2002-07-04 Nec Corporation Feedback-type amplifier circuit and driver circuit
CN1731308A (zh) * 2005-08-31 2006-02-08 华润矽威科技(上海)有限公司 一种超低工作电压能隙基准电压源
JP2008033461A (ja) * 2006-07-27 2008-02-14 Ricoh Co Ltd 定電圧電源回路
CN102279609A (zh) * 2010-06-09 2011-12-14 上海宏力半导体制造有限公司 电压调节器及其参考电压产生电路
CN104935341A (zh) * 2015-06-19 2015-09-23 清华大学 用于开关电容式模数转换器参考电压的电荷补偿电路
CN105892553A (zh) * 2016-05-06 2016-08-24 芯原微电子(上海)有限公司 电源电压上电检测电路及其检测上电的实现方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020084840A1 (en) * 2000-12-28 2002-07-04 Nec Corporation Feedback-type amplifier circuit and driver circuit
CN1731308A (zh) * 2005-08-31 2006-02-08 华润矽威科技(上海)有限公司 一种超低工作电压能隙基准电压源
JP2008033461A (ja) * 2006-07-27 2008-02-14 Ricoh Co Ltd 定電圧電源回路
CN102279609A (zh) * 2010-06-09 2011-12-14 上海宏力半导体制造有限公司 电压调节器及其参考电压产生电路
CN104935341A (zh) * 2015-06-19 2015-09-23 清华大学 用于开关电容式模数转换器参考电压的电荷补偿电路
CN105892553A (zh) * 2016-05-06 2016-08-24 芯原微电子(上海)有限公司 电源电压上电检测电路及其检测上电的实现方法

Also Published As

Publication number Publication date
CN114020083B (zh) 2023-05-12

Similar Documents

Publication Publication Date Title
US6856190B2 (en) Leak current compensating device and leak current compensating method
CN115826665A (zh) 一种具有限流功能的ldo电路、芯片及电子设备
US7764086B2 (en) Buffer circuit
CN106487374B (zh) 一种高速模拟电压信号缓冲器、芯片及通信终端
CN114020083A (zh) 一种电流源电路
US10095260B2 (en) Start-up circuit arranged to initialize a circuit portion
CN112468121A (zh) 施密特触发器
CN115913202B (zh) 一种用于高压电路的快速上电保护电路
KR940027322A (ko) 반도체 집적회로장치
CN114442716B (zh) 一种精确高速电压跟随电路及集成电路
CN113054620B (zh) 一种低功耗芯片的欠压保护电路
US7199613B2 (en) Reducing coupling effect on reference voltages when output buffers implemented with low voltage transistors generate high voltage output signals
CN112799461B (zh) 电流产生设备
WO2015094198A1 (en) Low power electrostatic discharge robust linear driver
EP3057236B1 (en) Driver circuit for single wire protocol slave unit
CN108667452B (zh) 差分电流传输器电路、对应的设备及其操作方法
WO2021194773A1 (en) Operational amplifier, integrated circuit, and method for operating the same
JP6717715B2 (ja) レギュレータ回路およびセンサ回路
CN220292000U (zh) Lin驱动电路、lin节点以及lin总线
CN112087201B (zh) 一种随电源电压变化的振荡器及芯片
CN117519393A (zh) 一种工艺补偿的电压源电路和电压源
CN109818488B (zh) 输出级电路
CN112468101B (zh) 超低静态功耗的缓冲器
CN110658881B (zh) 一种高压的稳压电路
CN114326917A (zh) 一种电流基准温度补偿电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant