CN114007325A - 电路板及电子设备 - Google Patents

Abstract

本公开提供了一种电路板及电子设备，其中，电路板包括：基板，以及设置在基板上的电源管理集成芯片和至少一个滤波模块；其中，电源管理集成芯片包括多个管脚，各管脚靠近电源管理集成芯片的边缘设置，多个管脚包括至少一个接地管脚和至少一个输出信号管脚；滤波模块分别与对应的接地管脚和对应的输出信号管脚连接，滤波模块包括电容电路，电容电路包括第一端和第二端，第一端与对应的接地管脚连接，第二端与对应的输出信号管脚连接；电容电路位于电源管理集成芯片的四周侧中靠近对应的接地管脚的一侧，第一端位于第二端靠近电源管理集成芯片的一侧。本方案可以减小电容电路所在回路的回路面积，有效降低电磁干扰。

Description

电路板及电子设备

技术领域

本公开涉及电路技术领域，特别是涉及一种电路板及电子设备。

背景技术

电磁相容(Electro-magnetic Compatibility，EMC)是电路板设计中不可避免的问题，EMC又可分为电磁干扰(Electro-magnetic Interference，EMI)和电磁耐受(Electro-magnetic Susceptibility，EMS)两种。其中，EMI是指某一设备或系统在操作过程中出现能量较强的信号，此信号会干扰到其他电子设备或系统的运行或性能，EMI一般分成辐射(Radiation)和传导(Conduction)两种形式，辐射是指电磁能量在空气或自由空间中传播，传导是指电磁能量在电源线或信号线上传播。

发明内容

本公开提供一种电路板及电子设备，以减少电磁干扰。

本公开提供了一种电路板，所述电路板包括：

基板，以及设置在所述基板上的电源管理集成芯片和至少一个滤波模块；

其中，所述电源管理集成芯片包括多个管脚，各所述管脚靠近所述电源管理集成芯片的边缘设置，所述多个管脚包括至少一个接地管脚和至少一个输出信号管脚；

所述滤波模块分别与对应的接地管脚和对应的输出信号管脚连接，所述滤波模块包括电容电路，所述电容电路包括第一端和第二端，所述第一端与所述对应的接地管脚连接，所述第二端与所述对应的输出信号管脚连接；

所述电容电路位于所述电源管理集成芯片的四周侧中靠近所述对应的接地管脚的一侧，所述第一端位于所述第二端靠近所述电源管理集成芯片的一侧。

在一种可选的实现方式中，所述电容电路包括至少一个存储电容，所述存储电容的第一极位于所述存储电容的第二极靠近所述电源管理集成芯片的一侧，所述至少一个存储电容包括第一存储电容；

所述第一存储电容的第一极和所述对应的接地管脚分别在第一方向上的正投影有交叠，所述第一存储电容的第一极与所述对应的接地管脚连接；

其中，所述第一方向为所述对应的接地管脚的窄边方向。

在一种可选的实现方式中，所述电容电路包括多个所述存储电容，多个所述存储电容沿所述第一方向依次排布，各所述存储电容的第一极和第二极沿第二方向相对设置，相邻的两个所述存储电容的第一极之间相互连接，相邻的两个所述存储电容的第二极之间相互连接；

其中，所述第二方向为所述对应的接地管脚的长边方向。

在一种可选的实现方式中，所述至少一个滤波模块包括第一滤波模块，所述第一滤波模块中的电容电路为第一电容电路，所述第一电容电路位于所述电源管理集成芯片的第一侧；

与所述第一滤波模块对应的接地管脚为第一接地管脚，所述第一接地管脚靠近所述电源管理集成芯片的第一边缘设置，所述第一边缘为所述电源管理集成芯片靠近所述第一侧的边缘；

与所述第一滤波模块对应的输出信号管脚为第一输出信号管脚；

所述第一滤波模块还包括第一晶体管，所述第一晶体管的第一极与所述第一输出信号管脚连接，所述第一晶体管的第二极与所述第一电容电路的第二端连接；

其中，所述第一晶体管的第一极位于所述第一晶体管的第二极靠近所述电源管理集成芯片的一侧。

在一种可选的实现方式中，所述第一晶体管和所述第一输出信号管脚位于所述第一接地管脚以及所述第一电容电路的同一侧。

在一种可选的实现方式中，所述至少一个滤波模块包括第二滤波模块，所述第二滤波模块中的电容电路为第二电容电路，所述第二电容电路位于所述电源管理集成芯片的第二侧；

与所述第二滤波模块对应的接地管脚为第二接地管脚，所述第二接地管脚靠近所述电源管理集成芯片的第二边缘设置，所述第二边缘为所述电源管理集成芯片靠近所述第二侧的边缘；

与所述第二滤波模块对应的输出信号管脚为第二输出信号管脚，所述第二输出信号管脚靠近第三边缘设置；

所述第二滤波模块还包括第二晶体管和电感元件，所述电感元件的第一极分别与所述第二输出信号管脚以及所述第二晶体管的第二极连接，所述电感元件的第二极与所述第二电容电路的第一端连接，所述第二晶体管的第一极与所述第二电容电路的第二端连接；

其中，所述第二晶体管和所述电感元件位于所述电源管理集成芯片的第三侧，所述电感元件的第一极与所述第三边缘相邻，所述第三边缘为所述电源管理集成芯片靠近所述第三侧的边缘，所述第三边缘与所述第二边缘连接。

在一种可选的实现方式中，所述电感元件的第一极和所述第二输出信号管脚分别在第三方向上的正投影有交叠，所述第三方向为所述第二输出信号管脚的窄边方向。

在一种可选的实现方式中，沿所述第三方向，所述电感元件位于所述第二电容电路与所述第二晶体管之间，所述第二晶体管的第二极位于所述第二晶体管的第一极靠近所述电感元件的一侧。

在一种可选的实现方式中，所述第二滤波模块还包括第三晶体管，所述第三晶体管的第一极分别与所述第二晶体管的第一极以及所述第二电容电路的第二端连接，所述第三晶体管的第二极与所述电感元件的第二极连接；

其中，所述第三晶体管和所述第二晶体管位于所述感光元件的同一侧，所述第三晶体管位于所述第二晶体管远离所述第三边缘的一侧，所述第三晶体管的第二极位于所述第三晶体管的第一极靠近所述电感元件的一侧。

在一种可选的实现方式中，所述至少一个滤波模块还包括第一滤波模块，所述第一滤波模块中的电容电路为第一电容电路，所述第一电容电路位于所述电源管理集成芯片的第一侧；

与所述第一滤波模块对应的接地管脚为第一接地管脚，所述第一接地管脚靠近所述电源管理集成芯片的第一边缘设置，所述第一边缘为所述电源管理集成芯片靠近所述第一侧的边缘；

与所述第一滤波模块对应的输出信号管脚为第一输出信号管脚；

所述第一滤波模块还包括第一晶体管，所述第一晶体管的第一极位于所述第一晶体管的第二极靠近所述电源管理集成芯片的一侧，所述第一晶体管的第一极与所述第一输出信号管脚连接，所述第一晶体管的第二极与所述第一电容电路的第二端连接。

在一种可选的实现方式中，所述第一晶体管和所述第一输出信号管脚位于所述第一接地管脚以及所述第一电容电路的同一侧。

在一种可选的实现方式中，所述第一边缘与所述第三边缘相对设置，所述第二边缘分别与所述第一边缘和所述第三边缘连接。

在一种可选的实现方式中，所述第一输出信号管脚靠近所述第一边缘和/或第四边缘设置，所述第四边缘与所述第二边缘相对设置，所述第四边缘分别与所述第一边缘和所述第三边缘连接。

本公开提供了一种电子设备，其特征在于，包括任一实施例所述的电路板。

在一种可选的实现方式中，所述电子设备还包括显示面板，所述显示面板与所述电路板连接。

与现有技术相比，本公开包括以下优点：

本公开提供的电路板及电子设备，通过将滤波模块中的电容电路设置在电源管理集成芯片的四周侧中靠近该滤波模块对应的接地管脚的一侧，并且电容电路中与接地管脚连接的一端靠近电源管理集成芯片设置，这样可以缩短电容电路与对应的接地管脚之间的布线长度，从而可以减小电容电路所在回路的回路面积，有效降低电源管理集成芯片产生的电磁辐射的影响，减少电磁干扰。

上述说明仅是本公开技术方案的概述，为了能够更清楚了解本公开的技术手段，而可依照说明书的内容予以实施，并且为了让本公开的上述和其它目的、特征和优点能够更明显易懂，以下特举本公开的具体实施方式。

附图说明

为了更清楚地说明本公开实施例或相关技术中的技术方案，下面将对实施例或相关技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。需要说明的是，附图中的比例仅作为示意并不代表实际比例。

图1示意性地示出了相关技术中的一种电路板的平面结构示意图；

图2示出了相关技术中的电路板的电磁干扰测试结果；

图3示意性地示出了本公开提供的一种电路板的连接结构示意图；

图4示意性地示出了本公开提供的一种电路板的布局结构示意图；

图5示意性地示出了本公开提供的第一种电路板的平面结构示意图；

图6示意性地示出了本公开提供的第二种电路板的平面结构示意图；

图7示意性地示出了本公开提供的第三种电路板的平面结构示意图；

图8示出了本公开提供的电路板的电磁干扰测试结果。

具体实施方式

为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。

相关技术中，为了节省电路板的布线空间，通常在电路板上设置电源管理集成芯片(power management IC，PMIC)，参照图1示意性示出了相关技术中的一种电路板的平面结构示意图。发明人对图1所示的电路板进行了电磁干扰测试，测试结果如图2所示，测试尖峰较多，并且测试尖峰值超过了尖峰标准线，因此图1所示的电路板的电磁干扰较高，导致裕量不足。

发明人对图1所示的电路板进行分析发现，PMIC正常工作时会产生一个固定频率的电磁波，如图2中测试尖峰之间的频段大约为1.4MHZ，即当前使用的PMIC产生的电磁波的固定频率。另外，为了将PMIC输出信号中的高频部分过滤掉，使输出信号无杂波干扰，如图1所示的电路板中，在输出电路上设置了滤波电容组，该滤波电容组包括电容C1、电容C2和电容C3。其中，输出电路与PMIC上的OUT管脚连接，输出信号沿着图1中的箭头传输，依次经过电感L、二极管D和滤波电容组，滤波电容组的一端与二极管D连接，另一端与PMIC上的接地管脚GND连接。如图1所示，由于滤波电容组连接接地管脚GND的一端与接地管脚GND之间的布线距离较远，使得该滤波电容组所在回路的面积较大，较大的回路面积使得PMIC工作时产生的电磁波会引发较高的电磁干扰，导致电磁干扰裕量不足。

为了降低电磁干扰，本公开一实施例提供了一种电路板，参照图4示意性示出了本公开提供的一种电路板的结构示意图。如图4所示，该电路板包括：基板40以及设置在基板40上的电源管理集成芯片41和至少一个滤波模块42。

其中，电源管理集成芯片41包括多个管脚，各管脚靠近电源管理集成芯片41的边缘设置，多个管脚包括至少一个接地管脚43和至少一个输出信号管脚44。

滤波模块42分别与对应的接地管脚43和对应的输出信号管脚44连接，滤波模块42包括电容电路45，电容电路45包括第一端a和第二端b，第一端a与对应的接地管脚43连接，第二端b与对应的输出信号管脚44连接。

电容电路45位于电源管理集成芯片41的四周侧中靠近对应的接地管脚43的一侧，第一端a位于第二端b靠近电源管理集成芯片41的一侧。

具体地，第一端a可以位于第二端b靠近对应的接地管脚43的一侧，即第一端a靠近与第一端a连接的接地管脚43。

其中，接地管脚43为与接地线连接的管脚。输出信号管脚44用于输出信号。

本实施例中，滤波模块42用于将输出信号管脚44输出的信号进行过滤，消除杂波干扰。在具体实现中，滤波模块42可以包括电容电路45，还可以包括电感元件L1、晶体管等等，本公开对滤波模块42的具体结构不作限定。

本实施例中，电容电路45可以包括一个存储电容，或者多个存储电容等，本公开对电容电路45的具体结构不作限定。

本实施例中，与滤波模块42连接的接地管脚43，即与该滤波模块42对应的接地管脚43。与滤波模块42连接的输出信号管脚44，即与该滤波模块42对应的输出信号管脚44。

电源管理集成芯片41的四周侧可以包括第一侧、第二侧、第三侧和第四侧。

滤波模块42的数量可以为一个或多个，本公开对此不作限定。

当滤波模块42的数量为一个时，对应的接地管脚43的数量可以为一个或多个，该一个或多个接地管脚43与滤波模块42中的电容电路45的第一端a连接。

如图5所示，滤波模块42的数量为一个，即第一滤波模块51，连接第一滤波模块51的接地管脚43为第一接地管脚GND1，电源管理集成芯片41的四周侧中靠近第一接地管脚GND1的一侧为第一侧，因此第一滤波模块51中的电容电路45(即第一电容电路52)位于电源管理集成芯片41的第一侧。在图5中，电源管理集成芯片41的第一侧即电源管理集成芯片41的下侧。

如图6所示，滤波模块42的数量为一个，即第二滤波模块61，连接第二滤波模块61的接地管脚43为第二接地管脚GND2，电源管理集成芯片41的四周侧中靠近第二接地管脚GND2的一侧为第二侧，因此第二滤波模块61中的电容电路45(即第二电容电路62)位于电源管理集成芯片41的第二侧。在图6中，电源管理集成芯片41的第二侧即电源管理集成芯片41的右侧。

当滤波模块42的数量为一个时，滤波模块42中的电容电路45还可以位于电源管理集成芯片41的第三侧或第四侧，具体可以根据接地管脚43的位置确定，本公开对此不作限定。

当滤波模块42的数量为一个时，对应的输出信号管脚44的数量可以为一个或多个，该一个或多个输出信号管脚44与滤波模块42中的电容电路45的第二端b连接。图5所示的输出信号管脚44为第一输出信号管脚INP，图6所示的输出信号管脚44为第二输出信号管脚OUTN。

当滤波模块42的数量为多个时，各滤波模块42均可以包括电容电路45。不同的滤波模块42可以对应不同的接地管脚43，即不同的滤波模块42中的电容电路45的第一端a连接的接地管脚43可以不相同。

当滤波模块42的数量为多个时，对于每一个滤波模块42，该滤波模块42中的电容电路45位于电源管理集成芯片41的四周侧中靠近该滤波模块42对应的接地管脚43的一侧。

如图7所示，滤波模块42的数量为两个，分别为第一滤波模块51和第二滤波模块61。与第一滤波模块51连接的接地管脚43为第一接地管脚GND1，电源管理集成芯片41的四周侧中靠近第一接地管脚GND1的一侧为第一侧，因此第一滤波模块51中的电容电路45(即第一电容电路52)位于电源管理集成芯片41的第一侧。连接第二滤波模块61的接地管脚43为第二接地管脚GND2，电源管理集成芯片41的四周侧中靠近第二接地管脚GND2的一侧为第二侧，因此第二滤波模块61中的电容电路45(即第二电容电路62)位于电源管理集成芯片41的第二侧。在图7中，电源管理集成芯片41的第一侧即电源管理集成芯片41的下侧，电源管理集成芯片41的第二侧即电源管理集成芯片41的右侧。

当滤波模块42的数量为多个时，不同的滤波模块42可以对应不同的输出信号管脚44，即不同的滤波模块42中的电容电路45的第二端b连接的输出信号管脚44可以不相同。如图7所示，与第一滤波模块51连接的输出信号管脚44为第一输出信号管脚INP，与第二滤波模块61连接的输出信号管脚44为第二输出信号管脚OUTN。

本实施例提供的电路板，通过将滤波模块中的电容电路设置在电源管理集成芯片的四周侧中靠近该滤波模块对应的接地管脚的一侧，并且电容电路中与接地管脚连接的一端靠近接地管脚设置，这样可以缩短电容电路的接地端(即第一端)与对应的接地管脚之间的布线长度，从而可以减小电容电路所在回路的回路面积，有效降低电源管理集成芯片工作产生的电磁辐射的影响，降低电源管理集成芯片工作时产生的电磁波对其它器件产生的电磁干扰。

发明人对本实施例提供的电路板进行电磁干扰测试，测试结果如图8所示，发现测试尖峰值在尖峰标准线以下，测试平均值在平均标准线以下，可见，本实施例提供的电路板的电磁干扰裕量满足要求。

在一种可选的实现方式中，电容电路45包括至少一个存储电容。参照图3示出了一种电路板的连接结构示意图，如图3所示，该电路板包括第一滤波模块51(如图5所示)和第二滤波模块61(如图6所示)，其中，第一滤波模块51中的第一电容电路52包括三个相互并联的存储电容，第二滤波模块61中的第二电容电路62包括三个相互并联的存储电容。

如图5或图6所示，存储电容的第一极位于存储电容的第二极靠近电源管理集成芯片41的一侧，至少一个存储电容可以包括第一存储电容，第一存储电容的第一极和对应的接地管脚43分别在第一方向上的正投影可以有交叠，第一存储电容的第一极与对应的接地管脚43连接。其中，第一方向为对应的接地管脚43的窄边方向。其中，第一存储电容的第一极可以作为电容电路45的第一端a。

如图5所示，第一电容电路52包括三个相互并联的存储电容：存储电容C82、存储电容C76和存储电容C78，第一存储电容为存储电容C78，对应的接地管脚43为第一接地管脚GND1，第一方向为第一接地管脚GND1的窄边方向。在图5中，存储电容C82、存储电容C76和存储电容C78中各存储电容靠近电源管理集成芯片41一侧的电极为对应存储电容的第一极。存储电容C78的第一极与第一接地管脚GND1分别在第一接地管脚GND1的窄边方向上的正投影有交叠，并且存储电容C78的第一极与第一接地管脚GND1相互连接。

如图6所示，第二电容电路62包括三个相互并联的存储电容：存储电容C81、存储电容C79和存储电容C83，第一存储电容为存储电容C83，对应的接地管脚43为第二接地管脚GND2，第一方向为第二接地管脚GND2的窄边方向。在图6中，存储电容C81、存储电容C79和存储电容C83中各存储电容靠近电源管理集成芯片41一侧的电极为对应存储电容的第一极。存储电容C83的第一极与第二接地管脚GND2分别在第二接地管脚GND2的窄边方向上的正投影有交叠，并且存储电容C83的第一极与第二接地管脚GND2相互连接。

可选地，电容电路45包括多个存储电容，多个存储电容沿第一方向依次排布，各存储电容的第一极和第二极沿第二方向相对设置，相邻的两个存储电容的第一极之间相互连接，相邻的两个存储电容的第二极之间相互连接。其中，第二方向为对应的接地管脚43的长边方向。

在图5中，第二方向为第一接地管脚GND1的长边方向，第一电容电路52中的存储电容C82、存储电容C76和存储电容C78沿第一方向即第一接地管脚GND1的窄边方向依次排布，存储电容C82、存储电容C76和存储电容C78中的任意一个存储电容的第一极和第二极沿第二方向即第一接地管脚GND1的长边方向相对设置。

如图5所示，存储电容C82和存储电容C76的第一极之间相互连接，存储电容C76和存储电容C78的第一极之间相互连接，存储电容C82和存储电容C76的第二极之间相互连接，存储电容C76和存储电容C78的第二极之间相互连接。存储电容C82的第二极可以作为电容电路45的第二端b。

在图6中，第二方向为第二接地管脚GND2的长边方向，第二电容电路62中的存储电容C81、存储电容C79和存储电容C83沿第一方向即第二接地管脚GND2的窄边方向依次排布，存储电容C81、存储电容C79和存储电容C83中的任意一个存储电容的第一极和第二极沿第二方向即第二接地管脚GND2的长边方向相对设置。

如图6所示，存储电容C81和存储电容C79的第一极之间相互连接，存储电容C79和存储电容C83的第一极之间相互连接，存储电容C81和存储电容C79的第二极之间相互连接，存储电容C79和存储电容C83的第二极之间相互连接。存储电容C81的第二极可以作为电容电路45的第二端b。

本实施例中，滤波模块42的结构可以有多种实现方式。

在第一种实现方式中，如图5所示，至少一个滤波模块42包括第一滤波模块51，第一滤波模块51中的电容电路45为第一电容电路52，第一电容电路52位于电源管理集成芯片41的第一侧。在图5中，电源管理集成芯片41的第一侧为电源管理集成芯片41的下侧。

与第一滤波模块51对应的接地管脚43为第一接地管脚GND1，第一接地管脚GND1靠近电源管理集成芯片41的第一边缘m1设置，第一边缘m1为电源管理集成芯片41靠近第一侧的边缘。

参照图3示出了第一滤波模块的连接结构示意图，与第一滤波模块51对应的输出信号管脚44为第一输出信号管脚INP。第一滤波模块51还包括第一晶体管D5，第一晶体管D5的第一极与第一输出信号管脚INP连接，第一晶体管D5的第二极与第一电容电路52的第二端连接。

如图5所示，第一晶体管D5的第一极位于第一晶体管D5的第二极靠近电源管理集成芯片41的一侧。具体地，第一晶体管D5的第一极靠近第一输出信号管脚INP设置。这样可以缩短第一晶体管D5的第一极与第一输出信号管脚INP之间的布线长度，减小回路面积，降低电磁干扰。

如图5所示，第一晶体管D5为二极管，第一晶体管D5的第一极为阳极，第二极为阴极，本公开对此不作限定。

可选地，第一晶体管D5和第一输出信号管脚INP位于第一接地管脚GND1以及第一电容电路52的同一侧。

具体地，如图5所示，第一晶体管D5位于第一电容电路52的左侧，第一输出信号管脚INP位于第一接地管脚GND1的左侧。

这样，一方面可以缩短第一晶体管D5与第一输出信号管脚INP之间的布线距离，进一步降低第一电容电路52所在回路的回路面积，降低电磁干扰；另外，还可以避免第一晶体管D5和第一输出信号管脚INP之间的连接线，与第一晶体管D5和第一电容电路52之间的连接线相互交叉，确保第一滤波模块51内的连接线可以设置在同一层，无需换层连接。

在第二种实现方式中，如图6所示，至少一个滤波模块42包括第二滤波模块61，第二滤波模块61中的电容电路45为第二电容电路62，第二电容电路62位于电源管理集成芯片41的第二侧。在图6中，电源管理集成芯片41的第二侧为电源管理集成芯片41的右侧。

与第二滤波模块61对应的接地管脚43为第二接地管脚GND2，第二接地管脚GND2靠近电源管理集成芯片41的第二边缘m2设置，第二边缘m2为电源管理集成芯片41靠近第二侧的边缘。

参照图3示出了第二滤波模块的连接结构示意图，与第二滤波模块61对应的输出信号管脚44为第二输出信号管脚OUTN。第二滤波模块61还包括第二晶体管D4和电感元件L1，电感元件L1的第一极分别与第二输出信号管脚OUTN以及第二晶体管D4的第二极连接，电感元件L1的第二极与第二电容电路62的第一端连接，第二晶体管D4的第一极与第二电容电路62的第二端连接。

如图6所示，第二输出信号管脚OUTN靠近第三边缘m3设置。第二晶体管D4和电感元件L1位于电源管理集成芯片41的第三侧(如图6所示的上侧)，电感元件L1的第一极与电源管理集成芯片41的第三边缘m3相邻，第三边缘m3为电源管理集成芯片41靠近第三侧的边缘，第三边缘m3与第二边缘m2连接。

可选地，如图6所示，电感元件L1的第一极和第二输出信号管脚OUTN分别在第三方向上的正投影有交叠，第三方向为第二输出信号管脚OUTN的窄边方向。这样，可以缩短电感元件L1的第一极与第二输出信号管脚OUTN之间的布线距离，进一步降低第二电容电路62所在回路的回路面积，降低电磁干扰，另外还可以减少电流损耗。

为了进一步缩短布线长度，如图6所示，沿第三方向，电感元件L1位于第二电容电路62与第二晶体管D4之间，第二晶体管D4的第二极位于第二晶体管D4的第一极靠近电感元件L1的一侧。

这样设置电感元件L1和第二晶体管D4，可以避免电感元件L1和第二电容电路62之间的连接线，与第二晶体管D4和第二电容电路62之间的连接线相互交叉，确保第二滤波模块61内的连接线可以设置在同一层，无需换层连接。

可选地，如如图3和图6所示，第二滤波模块61还包括第三晶体管D6，第三晶体管D6的第一极分别与第二晶体管D4的第一极以及第二电容电路62的第二端b连接，第三晶体管D6的第二极与电感元件L1的第二极连接。

如图6所示，第三晶体管D6与第二晶体管D4可以位于感光元件L1的同一侧，第三晶体管D6位于第二晶体管D4远离第三边缘m3的一侧，第三晶体管D6的第二极位于第三晶体管D6的第一极靠近电感元件L1的一侧。

如图6所示，第二晶体管D4和第三晶体管D6均为二极管，第二晶体管D4的第一极为阳极，第二极为阴极；第三晶体管D6的第一极为阳极，第二极为阴极，本公开对此不作限定。

在第三种实现方式中，如图3和图7所示，至少一个滤波模块42可以包括第一滤波模块51和第二滤波模块61。其中，第一滤波模块51的结构与图5的描述相同，第二滤波模块61的结构与图6的描述相同，这里不再赘述。

可选地，第一边缘m1与第三边缘m3相对设置，第二边缘m2分别与第一边缘m1和第三边缘m3连接。

可选地，第一输出信号管脚INP靠近第一边缘m1和/或第四边缘m4设置，第四边缘与第二边缘m2相对设置，第四边缘分别与第一边缘m1和第三边缘m3连接。

本公开一实施例提供了一种电子设备，包括如任一项所述的电路板。

本领域技术人员可以理解，该电子设备具有前面所述电路板的优点。

可选地，该电子设备还可以包括显示面板，显示面板与电路板连接。电路板用于驱动显示面板发光。

本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。

最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、商品或者设备中还存在另外的相同要素。

以上对本公开所提供的一种电路板及电子设备进行了详细介绍，本文中应用了具体个例对本公开的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本公开的方法及其核心思想；同时，对于本领域的一般技术人员，依据本公开的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本公开的限制。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本公开旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由下面的权利要求指出。

应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限制。

本文中所称的“一个实施例”、“实施例”或者“一个或者多个实施例”意味着，结合实施例描述的特定特征、结构或者特性包括在本公开的至少一个实施例中。此外，请注意，这里“在一个实施例中”的词语例子不一定全指同一个实施例。

在此处所提供的说明书中，说明了大量具体细节。然而，能够理解，本公开的实施例可以在没有这些具体细节的情况下被实践。在一些实例中，并未详细示出公知的方法、结构和技术，以便不模糊对本说明书的理解。

在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。单词“包含”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。本公开可以借助于包括有若干不同元件的硬件以及借助于适当编程的计算机来实现。在列举了若干装置的单元权利要求中，这些装置中的若干个可以是通过同一个硬件项来具体体现。单词第一、第二、以及第三等的使用不表示任何顺序。可将这些单词解释为名称。

最后应说明的是：以上实施例仅用以说明本公开的技术方案，而非对其限制；尽管参照前述实施例对本公开进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本公开各实施例技术方案的精神和范围。

Claims (15)

1.一种电路板，其特征在于，所述电路板包括：

基板，以及设置在所述基板上的电源管理集成芯片和至少一个滤波模块；

其中，所述电源管理集成芯片包括多个管脚，各所述管脚靠近所述电源管理集成芯片的边缘设置，所述多个管脚包括至少一个接地管脚和至少一个输出信号管脚；

所述滤波模块分别与对应的接地管脚和对应的输出信号管脚连接，所述滤波模块包括电容电路，所述电容电路包括第一端和第二端，所述第一端与所述对应的接地管脚连接，所述第二端与所述对应的输出信号管脚连接；

所述电容电路位于所述电源管理集成芯片的四周侧中靠近所述对应的接地管脚的一侧，所述第一端位于所述第二端靠近所述电源管理集成芯片的一侧。

2.根据权利要求1所述的电路板，其特征在于，所述电容电路包括至少一个存储电容，所述存储电容的第一极位于所述存储电容的第二极靠近所述电源管理集成芯片的一侧，所述至少一个存储电容包括第一存储电容；

所述第一存储电容的第一极和所述对应的接地管脚分别在第一方向上的正投影有交叠，所述第一存储电容的第一极与所述对应的接地管脚连接；

其中，所述第一方向为所述对应的接地管脚的窄边方向。

3.根据权利要求2所述的电路板，其特征在于，所述电容电路包括多个所述存储电容，多个所述存储电容沿所述第一方向依次排布，各所述存储电容的第一极和第二极沿第二方向相对设置，相邻的两个所述存储电容的第一极之间相互连接，相邻的两个所述存储电容的第二极之间相互连接；

其中，所述第二方向为所述对应的接地管脚的长边方向。

4.根据权利要求1至3任一项所述的电路板，其特征在于，所述至少一个滤波模块包括第一滤波模块，所述第一滤波模块中的电容电路为第一电容电路，所述第一电容电路位于所述电源管理集成芯片的第一侧；

与所述第一滤波模块对应的接地管脚为第一接地管脚，所述第一接地管脚靠近所述电源管理集成芯片的第一边缘设置，所述第一边缘为所述电源管理集成芯片靠近所述第一侧的边缘；

与所述第一滤波模块对应的输出信号管脚为第一输出信号管脚；

所述第一滤波模块还包括第一晶体管，所述第一晶体管的第一极与所述第一输出信号管脚连接，所述第一晶体管的第二极与所述第一电容电路的第二端连接；

其中，所述第一晶体管的第一极位于所述第一晶体管的第二极靠近所述电源管理集成芯片的一侧。

5.根据权利要求4所述的电路板，其特征在于，所述第一晶体管和所述第一输出信号管脚位于所述第一接地管脚以及所述第一电容电路的同一侧。

6.根据权利要求1至3任一项所述的电路板，其特征在于，所述至少一个滤波模块包括第二滤波模块，所述第二滤波模块中的电容电路为第二电容电路，所述第二电容电路位于所述电源管理集成芯片的第二侧；

与所述第二滤波模块对应的接地管脚为第二接地管脚，所述第二接地管脚靠近所述电源管理集成芯片的第二边缘设置，所述第二边缘为所述电源管理集成芯片靠近所述第二侧的边缘；

与所述第二滤波模块对应的输出信号管脚为第二输出信号管脚，所述第二输出信号管脚靠近第三边缘设置；

所述第二滤波模块还包括第二晶体管和电感元件，所述电感元件的第一极分别与所述第二输出信号管脚以及所述第二晶体管的第二极连接，所述电感元件的第二极与所述第二电容电路的第一端连接，所述第二晶体管的第一极与所述第二电容电路的第二端连接；

其中，所述第二晶体管和所述电感元件位于所述电源管理集成芯片的第三侧，所述电感元件的第一极与所述第三边缘相邻，所述第三边缘为所述电源管理集成芯片靠近所述第三侧的边缘，所述第三边缘与所述第二边缘连接。

7.根据权利要求6所述的电路板，其特征在于，所述电感元件的第一极和所述第二输出信号管脚分别在第三方向上的正投影有交叠，所述第三方向为所述第二输出信号管脚的窄边方向。

8.根据权利要求7所述的电路板，其特征在于，沿所述第三方向，所述电感元件位于所述第二电容电路与所述第二晶体管之间，所述第二晶体管的第二极位于所述第二晶体管的第一极靠近所述电感元件的一侧。

9.根据权利要求8所述的电路板，其特征在于，所述第二滤波模块还包括第三晶体管，所述第三晶体管的第一极分别与所述第二晶体管的第一极以及所述第二电容电路的第二端连接，所述第三晶体管的第二极与所述电感元件的第二极连接；

其中，所述第三晶体管和所述第二晶体管位于所述感光元件的同一侧，所述第三晶体管位于所述第二晶体管远离所述第三边缘的一侧，所述第三晶体管的第二极位于所述第三晶体管的第一极靠近所述电感元件的一侧。

10.根据权利要求6所述的电路板，其特征在于，所述至少一个滤波模块还包括第一滤波模块，所述第一滤波模块中的电容电路为第一电容电路，所述第一电容电路位于所述电源管理集成芯片的第一侧；

与所述第一滤波模块对应的接地管脚为第一接地管脚，所述第一接地管脚靠近所述电源管理集成芯片的第一边缘设置，所述第一边缘为所述电源管理集成芯片靠近所述第一侧的边缘；

与所述第一滤波模块对应的输出信号管脚为第一输出信号管脚；

所述第一滤波模块还包括第一晶体管，所述第一晶体管的第一极位于所述第一晶体管的第二极靠近所述电源管理集成芯片的一侧，所述第一晶体管的第一极与所述第一输出信号管脚连接，所述第一晶体管的第二极与所述第一电容电路的第二端连接。

11.根据权利要求10所述的电路板，其特征在于，所述第一晶体管和所述第一输出信号管脚位于所述第一接地管脚以及所述第一电容电路的同一侧。

12.根据权利要求11所述的电路板，其特征在于，所述第一边缘与所述第三边缘相对设置，所述第二边缘分别与所述第一边缘和所述第三边缘连接。

13.根据权利要求12所述的电路板，其特征在于，所述第一输出信号管脚靠近所述第一边缘和/或第四边缘设置，所述第四边缘与所述第二边缘相对设置，所述第四边缘分别与所述第一边缘和所述第三边缘连接。

14.一种电子设备，其特征在于，包括权利要求1至13任一项所述的电路板。

15.根据权利要求14所述的电子设备，其特征在于，所述电子设备还包括显示面板，所述显示面板与所述电路板连接。

Images