CN104573222A - 一种降低emi风险的有源晶振布线方法 - Google Patents
一种降低emi风险的有源晶振布线方法 Download PDFInfo
- Publication number
- CN104573222A CN104573222A CN201510002519.8A CN201510002519A CN104573222A CN 104573222 A CN104573222 A CN 104573222A CN 201510002519 A CN201510002519 A CN 201510002519A CN 104573222 A CN104573222 A CN 104573222A
- Authority
- CN
- China
- Prior art keywords
- crystal oscillator
- circuit
- risk
- emi
- peripheral cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000013078 crystal Substances 0.000 title claims abstract description 55
- 238000000034 method Methods 0.000 title claims abstract description 12
- 230000002093 peripheral effect Effects 0.000 claims abstract description 19
- 238000001914 filtration Methods 0.000 claims description 6
- 238000013461 design Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000011514 reflex Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Abstract
本发明公开了一种降低EMI风险的有源晶振布线方法，通过将晶振及其外围元件电路的GND全部连接在一起，并形成环路将晶振及外围元件和信号全部包裹起来，可有效降低晶振的EMI风险。本发明方法可将晶振模块与其他信号相对隔离，有效降低晶振对外界的干扰，最大程度的降低系统EMI风险，提高系统性能。
Description
技术领域
本发明涉及电磁兼容设计领域，具体涉及一种降低EMI风险的有源晶振布线方法。
背景技术
EMI即电磁干扰。电磁干扰分为传导电磁干扰（Conducted EMI）和辐射电磁干扰（Radiated EMI）。其中，传导电磁干扰噪声在火线、中线与地线间传播，包括火线与地线、中线与地线间的共模噪声（Common-mode Noise），以及火线与中线间的差模噪声（Differential-mode Noise）。辐射电磁干扰噪声以辐射电磁场的形式在空间传播，包括由于非良好接地或接地反射电位不为零引起的共模噪声，以及由于没有很好控制的大信号环路引起的差模噪声。此外，无论是多么复杂的电子设备或系统，产生电磁干扰需要同时具备以下三个条件，即电磁干扰三要素：干扰源、干扰传播途径（或传输通道）以及敏感设备。干扰源是指产生电磁干扰的电子设备或系统，干扰传播途径（或传输通道）包括线缆，空间等，敏感设备是指易受电磁干扰影响的电子设备或系统。
随着无线通信设备的增多，以及人们认识水平的扩大，电磁污染及电磁干扰问题越来越引起人们的关注。如何保证设计的产品不会干扰到其他产品的性能，且能够抵抗住外界及自身干扰的影响，成为越来越重要的问题。由于造成电磁兼容问题的因素很多，并且在电磁兼容设计的后期，需要投入的人力、物力也会越大，但成效往往较差。因此，通过前期设计，将可能会造成电磁兼容问题的因素解决或降低风险是至关重要的。
晶振的作用是为板卡提供稳定的时序，使其正常工作，是每个板卡所必需的器件。但晶振谐波的能量较高，很容易通过空间传播，干扰到周围的电路或直接辐射到空间中去。因此，晶振电路的设计好坏，能够很大程度地降低板卡造成电磁兼容问题的风险。
改进前layout的做法只是：将电源滤波电容等器件尽可能地放置电源输入端，偏置电路和终端匹配电路尽可能靠近信号终端放置，差分信号两部分控制等长，并将其他信号尽可能远离晶振电路放置。
发明内容
本发明要解决的技术问题是：本文提出的一种降低EMI风险的有源晶振布线方法，是通过改进晶振电路的layout布线方法来降低晶振的EMI风险。简单有效，且不会造成额外的成本。
晶振因品质因素较高，含有大量高能量的谐波。一般晶振电路都会有电容滤波。六引脚的有源晶振滤波电容放在电源引脚上。输出电路一般为LVECL形式（Low Voltage Emitter Couple Logic: 低电压射极耦合逻辑电路）。晶振输出端串接电路，末端采用RC网络实现直流偏置、交流终端匹配。
本发明所采用的技术方案为：
一种降低EMI风险的有源晶振布线方法，通过将晶振及其外围元件电路的GND全部连接在一起，并形成环路将晶振及外围元件和信号全部包裹起来，可有效降低晶振的EMI风险。
所述晶振外围元件包括滤波电路、偏置及终端匹配电路。
布线时，将电源滤波电路器件尽可能地放置于电源输入端，偏置及终端匹配电路尽可能靠近信号终端放置，差分信号两部分控制等长。
一种降低EMI风险的有源晶振电路板，所述电路板的晶振及其外围元件电路的GND全部连接在一起，并形成环路将晶振及外围元件和信号全部包裹起来。
本发明有益效果：本发明方法可将晶振模块与其他信号相对隔离，有效降低晶振对外界的干扰，最大程度的降低系统EMI风险，提高系统性能。
附图说明
图1为晶振电路原理图。
具体实施方式
下面根据说明书附图，结合具体实施例，对本发明进一步说明：
一种降低EMI风险的有源晶振布线方法，通过将晶振及其外围元件的GND全部连接在一起，并形成环路将晶振及外围元件和信号全部包裹起来，可有效降低晶振的EMI风险。
如图1所示，以sas背板上的晶振电路为例，电源输入端配有滤波电路，电路输出形式为LVECL结构，在信号线末端，配有偏置电路及终端匹配电路，通过将晶振及其外围元件电路的GND全部连接在一起，并形成环路将晶振及外围元件和信号全部包裹起来，可有效降低晶振的EMI风险。
所述晶振外围元件包括滤波电路、偏置及终端匹配电路。
一种降低EMI风险的有源晶振电路板，所述电路板的晶振及其外围元件电路的GND全部连接在一起，并形成环路将晶振及外围元件和信号全部包裹起来。
布线时，将电源滤波电路器件尽可能地放置于电源输入端，偏置及终端匹配电路尽可能靠近信号终端放置，差分信号两部分控制等长。
测试分析：
现有设计中，使用频谱分析仪在晶振电路附近的散热片上量测其基波149.996MHz的频谱分量为74.982dBuV。
通过将晶振电路中的电容、终端电路与芯片的GND引脚连接在一起，形成环路将晶振电路包裹起来，使用频谱仪在芯片散热器的相同位置、相同角度进行量测其基频分量为54.629 dBuV，改进后比之前降低了20 dBuV左右，效果非常明显。
以上实施方式仅用于说明本发明，而并非对本发明的限制，有关技术领域的普通技术人员，在不脱离本发明的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本发明的范畴，本发明的专利保护范围应由权利要求限定。
Claims (3)
1.一种降低EMI风险的有源晶振布线方法，其特征在于：通过将晶振及其外围元件电路的GND全部连接在一起，并形成环路将晶振及外围元件和信号全部包裹起来，可有效降低晶振的EMI风险。
2.根据权利要求1所述的一种降低EMI风险的有源晶振布线方法，其特征在于：所述晶振外围元件电路包括滤波电路、偏置及终端匹配电路。
3.一种降低EMI风险的有源晶振电路板，其特征在于：所述电路板的晶振及其外围元件电路的GND全部连接在一起，并形成环路将晶振及外围元件和信号全部包裹起来。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510002519.8A CN104573222A (zh) | 2015-01-05 | 2015-01-05 | 一种降低emi风险的有源晶振布线方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510002519.8A CN104573222A (zh) | 2015-01-05 | 2015-01-05 | 一种降低emi风险的有源晶振布线方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104573222A true CN104573222A (zh) | 2015-04-29 |
Family
ID=53089276
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510002519.8A Pending CN104573222A (zh) | 2015-01-05 | 2015-01-05 | 一种降低emi风险的有源晶振布线方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104573222A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108306499A (zh) * | 2017-01-11 | 2018-07-20 | 北京普源精电科技有限公司 | 降低精密仪器噪声干扰的方法及装置 |
| CN110568897A (zh) * | 2019-06-06 | 2019-12-13 | 纳瓦电子（上海）有限公司 | 一种应用于雷达收发器的晶振电路 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1298189A (zh) * | 1999-11-29 | 2001-06-06 | 朗迅科技公司 | 小型磁装置的电磁干扰屏蔽 |
| CN201054568Y (zh) * | 2006-10-27 | 2008-04-30 | 中兴通讯股份有限公司 | 一种抑制电源电磁干扰的接地电路 |
| CN102226941A (zh) * | 2010-09-30 | 2011-10-26 | 四川虹欧显示器件有限公司 | 电磁干扰的控制方法及装置 |
-
2015
- 2015-01-05 CN CN201510002519.8A patent/CN104573222A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1298189A (zh) * | 1999-11-29 | 2001-06-06 | 朗迅科技公司 | 小型磁装置的电磁干扰屏蔽 |
| CN201054568Y (zh) * | 2006-10-27 | 2008-04-30 | 中兴通讯股份有限公司 | 一种抑制电源电磁干扰的接地电路 |
| CN102226941A (zh) * | 2010-09-30 | 2011-10-26 | 四川虹欧显示器件有限公司 | 电磁干扰的控制方法及装置 |
Non-Patent Citations (1)
| Title |
|---|
| LIUXUEHUI8888: "手机设计PCB LAYOUT注意事项", 《百度文库在线公开：HTTPS://WENKU.BAIDU.COM/VIEW/EEBB483110661ED9AD51F398.HTML?FROM=SEARCH》 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108306499A (zh) * | 2017-01-11 | 2018-07-20 | 北京普源精电科技有限公司 | 降低精密仪器噪声干扰的方法及装置 |
| CN110568897A (zh) * | 2019-06-06 | 2019-12-13 | 纳瓦电子（上海）有限公司 | 一种应用于雷达收发器的晶振电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9325049B2 (en) | Transmission line and filtering module thereof | |
| US9871439B2 (en) | Power electronic circuit and power module | |
| WO2020207181A1 (zh) | 无源光网络多用户单元辐射发射定位整改方法 | |
| CN104573222A (zh) | 一种降低emi风险的有源晶振布线方法 | |
| Trzynadlowski | EMI Effects of power converters | |
| Park et al. | An EMI evaluation method for integrated circuits in mobile devices | |
| Shiue et al. | Common-mode noise reduction schemes for weakly coupled differential serpentine delay microstrip lines | |
| US9270499B2 (en) | Network signal enhancement circuit assembly | |
| CN102769499B (zh) | 复杂电子系统的传导emi噪声抑制方法 | |
| CN104953802A (zh) | 电磁兼容滤波器 | |
| CN204794664U (zh) | 电磁兼容滤波器 | |
| CN209593381U (zh) | 网络信号处理电路 | |
| CN210804409U (zh) | 一种双层网口电磁兼容电路及服务器 | |
| CN207853862U (zh) | 方波时钟信号高次谐波的emi抑制电路 | |
| CN105790435A (zh) | 一种采用电力载波技术的新型电网测控系统 | |
| CN103166589B (zh) | 通信设备e1接口线路端电磁辐射抑制电路 | |
| CN104201865A (zh) | 电子系统的降噪方法、电子系统和电压转换电路 | |
| Degraeve et al. | Development of an EMC demonstration unit | |
| JP3185317U (ja) | ネットワーク信号のカップリング及び電磁干渉防止回路 | |
| CN202501846U (zh) | 一种水平仪抑制抗干扰的组成结构 | |
| WO2021068375A1 (zh) | 一种双层网口电磁兼容电路及服务器 | |
| CN204131369U (zh) | 一种电子系统和电压转换电路 | |
| CN211670777U (zh) | 一种通讯隔离电路及ir46电能表工况仿真装置 | |
| CN212302254U (zh) | 一种mcu的保护装置和mcu电路 | |
| Li et al. | Reliability analysis of rectification on electromagnetic compatibility test |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150429 |