CN114006783A

CN114006783A - 一种协同控制方法、装置、系统及存储介质

Info

Publication number: CN114006783A
Application number: CN202111276957.5A
Authority: CN
Inventors: 杨义; 尹有杰
Original assignee: Shanghai Awinic Technology Co Ltd
Current assignee: Shanghai Awinic Technology Co Ltd
Priority date: 2021-10-29
Filing date: 2021-10-29
Publication date: 2022-02-01

Abstract

本申请提供一种协同控制方法、装置、系统及存储介质，由电子设备中的第一芯片和至少一个第二芯片构成，每个第二芯片均预先设置有广播地址，不同的第二芯片的广播地址相同，第二芯片的广播地址不同于第二芯片的设备地址；第一芯片统一向至少一个第二芯片下发第一协同工作请求，第一协同工作请求携带目标广播地址；第二芯片接收第一协同工作请求，并在其广播地址和目标广播地址一致的情况下，建立与第一芯片之间的通信链路，基于通信链路接收第一芯片向至少一个第二芯片统一下发的协同控制信息。本申请依赖于广播地址实现协同控制，不仅能减小协同控制信息传输带宽、而且能降低协同控制信息达到不同功能芯片的时间延迟、减少功能卡顿情况的发生。

Description

一种协同控制方法、装置、系统及存储介质

技术领域

本发明涉及多芯片协同技术领域，更具体地说，涉及一种协同控制方法、装置、系统及存储介质。

背景技术

随着电子设备的发展，电子设备中某些功能的集成度和复杂程度也越来越高，为了实现某个功能往往需要在电子设备上集成多个功能芯片，并控制多个功能芯片协同工作。

传统技术通常是由电子设备的主控芯片根据一个功能芯片的设备地址向该功能芯片发送协同控制信息后，再通过切换设备地址的方式将同样的协同控制信息发送给下一功能芯片。这种协同控制方式，不仅增加了协同控制信息的传输带宽，而且协同控制信息到达不同功能芯片的时间延迟较大、容易造成功能卡顿。

发明内容

有鉴于此，为解决上述问题，本发明提供一种对协同控制方法、装置、系统及存储介质，不仅能减小协同控制信息传输带宽、而且能降低协同控制信息达到不同功能芯片的时间延迟、减少功能卡顿情况的发生，技术方案如下：

一种协同控制系统，由电子设备中的第一芯片和至少一个第二芯片构成，每个所述第二芯片均预先设置有广播地址，不同的所述第二芯片的广播地址相同，所述第二芯片的广播地址不同于所述第二芯片的设备地址，其中：

所述第一芯片统一向所述至少一个第二芯片下发第一协同工作请求，所述第一协同工作请求携带目标广播地址；

所述第二芯片接收所述第一协同工作请求，并在其广播地址和所述目标广播地址一致的情况下，建立与所述第一芯片之间的通信链路，以及基于所述通信链路接收所述第一芯片向所述至少一个第二芯片统一下发的协同控制信息。

优选的，所述第一芯片向所述至少一个第二芯片统一下发协同控制信息的方式包括：

所述第一芯片响应所述至少一个第二芯片中任意一个所述第二芯片返回的应答信息，向所述至少一个第二芯片统一下发协同控制信息；其中，所述第二芯片在其广播地址和所述目标广播地址一致的情况下，向所述第一芯片返回应答信息。

优选的，还包括：

所述第一芯片统一向所述至少一个第二芯片下发模式控制信息，所述模式控制信息指示目标信息传输模式，所述目标信息传输模式为第一信息传输模式或第二信息传输模式；

所述第二芯片接收所述模式控制信息，调整所述第二芯片处于所述模式控制信息指示的目标信息传输模式；

所述第一芯片统一向所述至少一个第二芯片下发第一协同工作请求，包括：在所述目标信息传输模式为所述第一信息传输模式时，所述第一芯片统一向所述至少一个第二芯片下发第一协同工作请求。

优选的，不同第二芯片的设备地址不同，在所述目标信息传输模式为所述第二信息传输模式时，该系统还包括：

所述第一芯片统一向所述至少一个第二芯片下发第二协同工作请求，所述第二协同工作请求指示目标设备地址；

所述第二芯片接收所述第二协同工作请求，在其设备地址和所述目标设备地址一致的情况下，建立与所述第一芯片之间的通信链路，以及基于所述通信链路接收所述第一芯片向所述至少一个第二芯片统一下发的协同控制信息。

优选的，所述第一芯片统一向所述至少一个第二芯片下发第二协同工作请求，包括：

所述第一芯片确定当前所述至少一个第二芯片中存在未接收到所述协同控制信息的第二芯片的情况下，统一向所述至少一个第二芯片下发第二协同工作请求；

其中，所述第二协同工作请求携带的目标设备地址为当前所述至少一个第二芯片中未接收到所述协同控制信息的一个第二芯片的设备地址。

一种协同控制方法，应用于第一芯片，该方法包括：

统一向所述至少一个第二芯片下发第一协同工作请求，所述第一协同工作请求携带目标广播地址；所述至少一个第二芯片中每个所述第二芯片均预先设置有广播地址，不同的所述第二芯片的广播地址相同，所述第二芯片的广播地址不同于所述第二芯片的设备地址；

响应所述至少一个第二芯片中任意一个所述第二芯片在其广播地址和所述目标广播地址一致的情况下返回的应答信息，向所述至少一个第二芯片统一下发协同控制信息；

其中，所述第二芯片在其广播地址和所述目标广播地址一致的情况下，建立与所述第一芯片之间的通信链路，所述通信链路用于接收所述协同控制信息。

一种协同控制方法，应用于第二芯片，该方法包括：

接收第一芯片统一向至少一个第二芯片中每个所述第二芯片下发的第一协同工作请求，所述第一协同工作请求携带目标广播地址；所述至少一个第二芯片中每个所述第二芯片均预先设置有广播地址，不同的所述第二芯片的广播地址相同，所述第二芯片的广播地址不同于所述第二芯片的设备地址；

在其广播地址和所述目标广播地址一致的情况下，建立与所述第一芯片之间的通信链路，以及向所述第一芯片返回应答信息；

基于所述通信链路接收所述第一芯片响应所述至少一个第二芯片中任意一个所述第二芯片返回的应答信息向所述至少一个第二芯片统一下发的协同控制信息。

一种协同控制装置，应用于第一芯片，该装置包括：

第一协同工作请求下发单元，用于统一向所述至少一个第二芯片下发第一协同工作请求，所述第一协同工作请求携带目标广播地址；所述至少一个第二芯片中每个所述第二芯片均预先设置有广播地址，不同的所述第二芯片的广播地址相同，所述第二芯片的广播地址不同于所述第二芯片的设备地址；

协同控制信息下发单元，用于响应所述至少一个第二芯片中任意一个所述第二芯片在其广播地址和所述目标广播地址一致的情况下返回的应答信息，向所述至少一个第二芯片统一下发协同控制信息；

一种协同控制装置，应用于第二芯片，该装置包括：

第一协同工作请求接收单元，用于接收第一芯片统一向至少一个第二芯片中每个所述第二芯片下发的第一协同工作请求，所述第一协同工作请求携带目标广播地址；所述至少一个第二芯片中每个所述第二芯片均预先设置有广播地址，不同的所述第二芯片的广播地址相同，所述第二芯片的广播地址不同于所述第二芯片的设备地址；

响应单元，用于在其广播地址和所述目标广播地址一致的情况下，建立与所述第一芯片之间的通信链路，以及向所述第一芯片返回应答信息；

协同控制信息接收单元，用于基于所述通信链路接收所述第一芯片响应所述至少一个第二芯片中任意一个所述第二芯片返回的应答信息向所述至少一个第二芯片统一下发的协同控制信息。

一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器加载并执行，实现所述协同控制方法的各步骤。

本申请提供一种协同控制方法、装置、系统及存储介质，由电子设备中的第一芯片和至少一个第二芯片构成，每个第二芯片均预先设置有广播地址，不同的第二芯片的广播地址相同，第二芯片的广播地址不同于第二芯片的设备地址；第一芯片统一向至少一个第二芯片下发第一协同工作请求，第一协同工作请求携带目标广播地址；第二芯片接收第一协同工作请求，并在其广播地址和目标广播地址一致的情况下，建立与第一芯片之间的通信链路，以及基于通信链路接收第一芯片向至少一个第二芯片统一下发的协同控制信息。本申请依赖于广播地址实现协同控制，不仅能减小协同控制信息传输带宽、而且能降低协同控制信息达到不同功能芯片的时间延迟、减少功能卡顿情况的发生。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为本申请实施例提供的一种协同控制系统的结构示意图；

图2为本申请实施例提供的另一种协同控制系统的结构示意图；

图3为本申请实施例提供的一种设备地址模式示意图；

图4为本申请实施例提供的一种广播地址模式示意图；

图5为本申请实施例提供的一种协同控制方法流程图；

图6为本申请实施例提供的一种协同控制装置的结构示意图；

图7为本申请实施例提供的另一种协同控制方法流程图；

图8为本申请实施例提供的另一种协同控制装置的结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

以影像功能为例，目前数码市场中对电子设备影像功能的先进性要求越来越高，电子设备的影像系统集成度和复杂程度也越来越高，一部电子设备的镜头模组上往往集成3颗、4颗甚至5颗摄像头，这些摄像头分别具有不同的场景使用功能，然而它们都有一个相同的需求：自动对焦。

自动对焦需要一颗专门的自动对焦芯片(功能芯片)，在高度集成化的系统中，自动对焦芯片大多支持IIC通信协议。若电子设备上设置有多个摄像头，按一个摄像头对应一个自动对焦芯片，电子设备主控芯片往往需要向电子设备中的多颗自动对焦芯片分别发送一个相同的协同控制信息(即，对焦信息，对焦信息可以为码值或者指令)，以控制电子设备中各个自动对焦芯片基于对焦信息实现自动对焦。

传统技术通常是由电子设备主控芯片根据自动对焦芯片的设备地址向该自动对焦芯片发送对焦信息后，再通过切换设备地址的方式将同样的对焦信息发送给下一颗自动对焦芯片。这种信息传输方式不仅会增加对焦信息传输带宽，而且无法实现各个自动对焦芯片之间的对焦信息同步、增加对焦切换的延迟，造成对焦卡顿。

由此，本申请实施例提供一种协同控制方法、装置、系统及存储介质，以减小协同控制信息传输带宽，降低协同控制信息达到不同功能芯片的传输延迟、减少因协同控制信息传输延迟造成的功能卡顿情况的发生。

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

图1为本申请实施例提供的一种协同控制系统的结构示意图。

如图1所示，协同控制系统由第一芯片和至少一个第二芯片构成，第一芯片和至少一个第二芯片位于同一电子设备，每个第二芯片中均预先设置有设备地址和广播地址，不同的第二芯片中的广播地址相同，不同的第二芯片中的设备地址不同，每个第二芯片有唯一的设备地址，第二芯片的广播地址不同于第二芯片的设备地址。具体的，至少一个第二芯片中各个第二芯片中设置的广播地址与至少一个第二芯片中每个第二芯片的设备地址均不相同。

第一芯片可以为电子设备的主控芯片，至少一个第二芯片中的每个第二芯片可以为电子设备中的一个功能芯片。

示例性的，至少一个第二芯片中每个第二芯片均设置有芯片接口，第二芯片的广播地址和设备地址均设置在该第二芯片的芯片接口，芯片接口可以称为控制接口，也可以称为从机接口。

参见图2，第一芯片分别连接在两条总线上，其中一条总线为SCL(时钟信号线)，一条总线为SDA(数据信号线)，且至少一个第二芯片中每个第二芯片也分别通过其芯片接口与SCL和SDA连接。这样，第一芯片可以通过SCL和SDA两条总线实现对至少一个第二芯片的协同控制。

需要说明的是，图2仅示出了一个芯片接口的示意图，参见图2，不同的第二芯片的芯片接口不同，第二芯片X的芯片接口中设置的是设备地址X和广播地址，第二芯片Y的芯片接口中设置的是设备地址Y和广播地址，第二芯片N的芯片接口中设置的设备地址N和广播地址。其中，第二芯片X、第二芯片Y和第二芯片N中设置的广播地址相同。

示例性的，协同控制系统若要实现对第一芯片对至少一个第二芯片的协同控制，需要实现IC传输功能，而若要实现基本的IIC传输功能，第一芯片和至少一个第二芯片的芯片接口需要独立工作。其中，第一芯片可以称为IIC主机电路，第二芯片的芯片接口也可以称为IIC从机电路，第二芯片可以称为从机设备，从机设备可以为VCM芯片。IIC由两根线组成：SCL(时钟信号线)和SDA(数据信号线)。

以上仅仅是本申请实施例提供的第二芯片的优选表现形式，有关第二芯片的具体表现形式本领域技术人员可根据自己的需求进行设置，在此不做限定。

本申请实施例，第一芯片统一向至少一个第二芯片下发第一协同工作请求，第一协同工作请求携带目标广播地址。

示例性的，第一芯片可以通过IIC统一向至少一个第二芯片下发第一协同工作请求。比如，第一芯片可以先向IIC发送start信号，通信开始，然后在向IIC发送第一协同工作请求，第一协同工作请求携带广播地址。为了便于区分，可以将第一协同工作请求携带的广播地址称为目标广播地址。

相应的，至少一个第二芯片中的每个第二芯片均可以通过IIC接收到第一芯片发送的第一协同工作请求，并在其广播地址和目标广播地址一致的情况下，建立与第一芯片之间的通信链路，以及基于通信链路接收第一芯片向至少一个第二芯片统一下发的协同控制信息。

示例性的，第一芯片统一向至少一个第二芯片下发第一协同工作请求后，由至少一个第二芯片中每个第二芯片的芯片接口接收第一协同工作请求，以一个第二芯片为例，该第二芯片的芯片接口接收到第一协同工作请求后，可以获取第一协同工作请求携带的目标广播地址，并将该目标广播地址和其自身设置的广播地址进行比对，在目标广播地址与其自身设置的广播地址一致的情况下，建立该第二芯片与第一芯片之间的通信链路。

需要说明的是，建立第二芯片与第一芯片之间的通信链路的方式可以为：激活第二芯片的芯片接口中的设备地址，以便于可以基于该设备地址将第一芯片发送的信息传输至相应的第二芯片。

进一步的，以一个第二芯片为例，该第二芯片的芯片接口确定第一协同工作请求携带的目标广播地址和该第二芯片的广播地址一致的情况下，还可以向第一芯片返回应答信息。

更进一步的，第一芯片只要接收到至少一个第二芯片任意一个第二芯片返回的应答信息，便可通过IIC向至少一个第二芯片统一下发协同控制信息；相应的，第二芯片可以基于通信链路接收第一芯片通过IIC下发的协同控制信息。

示例性的，因第二芯片已经与第一芯片之间通信链路，即，第二芯片的芯片接口中的设备地址已经被激活，所以在第一芯片通过IIC向至少一个第二芯片统一下发协同控制信息后，第二芯片的芯片接口可以接收协同控制信息，并根据其中被激活的设备地址，将协同控制信息发送给相应的第二芯片。

本申请提供一种协同控制方法，由电子设备中的第一芯片和至少一个第二芯片构成，每个第二芯片均预先设置有广播地址，不同的第二芯片的广播地址相同，第二芯片的广播地址不同于第二芯片的设备地址；其中，第一芯片统一向至少一个第二芯片下发第一协同工作请求，第一协同工作请求携带目标广播地址；第二芯片接收第一协同工作请求，并在其广播地址和目标广播地址一致的情况下，建立与第一芯片之间的通信链路，以及基于通信链路接收第一芯片向至少一个第二芯片统一下发的协同控制信息。本申请可以基于至少一个第二芯片中各个第二芯片统一的广播地址，实现对至少一个第二芯片的统一协同控制，不需要依赖于不同第二芯片的不同设备地址对第二芯片进行依次控制，这样，不仅减小了协同控制信息传输带宽，而且能减低协同控制信息到达不同第二芯片的时间延迟，减少了因协同控制信息到达第二芯片的时间延迟导致功能卡顿情况的发生。

以上仅仅是本申请实施例提供的协同控制系统的一种优选实现方案，现对本申请实施例提供的协同控制系统的另一种优选实现方案进行说明。

结合上述图1-2所示的协同控制系统，可以先由第一芯片统一向至少一个第二芯片下发模式控制信息，模式控制信息指示目标信息传输模式，目标信息传输模式为第一信息传输模式或第二信息传输模式。

相应的，第二芯片接收第一芯片下发的模式控制信息，并调整该第二芯片处于模式控制信息指示的目标信息传输模式。

示例性的，第二芯片的芯片接口接收第一芯片下发的模式控制信息，第二芯片的芯片接口接收到模式控制信息后，获取模式控制信息指示的目标信息传输模式，并将自身调整为目标信息传输模式。

本申请实施例，在目标信息传输模式为第一信息传输模式的情况下，第一芯片统一向至少一个第二芯片下发第一协同工作请求，第一协同工作请求携带目标广播地址；第二芯片接收第一协同工作请求，并在其广播地址和目标广播地址一致的情况下，建立与第一芯片之间的通信链路，以及基于通信链路接收第一芯片向至少一个第二芯片统一下发的协同控制信息。

本申请实施例，在目标信息传输模式为第二信息传输模式的情况下，第一芯片统一向至少一个第二芯片下发第二协同工作请求，第二协同工作请求指示目标设备地址；第二芯片接收第二协同工作请求，在其设备地址和目标设备地址一致的情况下，建立与第一芯片之间的通信链路，以及基于通信链路接收第一芯片向至少一个第二芯片统一下发的协同控制信息。

示例性的，在目标信息传输模式为第二信息传输模式的情况下，第一芯片通过IIC统一向至少一个第二芯片下发第二协同工作请求，第二协同工作请求携带设备地址，为了便于区分，可以将第二协同工作请求携带的设备地址称为目标设备地址。

相应的，第二芯片的芯片接口的可以通过IIC接收第二协同工作请求，获取第二协同工作请求携带的目标设备地址，并确定目标设备地址是否与其自身设置的设备地址一致，如果一致，则激活该芯片接口中的设备地址，以建立该芯片接口所属的第二芯片和第一芯片之间的通信链路。

进一步的，如果第二芯片的芯片接口确定目标设备地址与其自身设置的设备地址不一致，则不激活该芯片接口中的设备地址，这样便不会建立该芯片接口所属第二芯片和第一芯片之间的通信链路。

更进一步的，第二芯片的芯片接口在确定目标设备地址和其自身设置的设备地址一致的情况下，还可以向第一芯片返回应答信息。

第一芯片只要接收到至少一个第二芯片中任意一个第二芯片返回的应答信息，便可通过IIC统一向至少一个第二芯片下发协同控制信息。

相应的，因至少一个第二芯片中已经与第一芯片建立通信链路的第二芯片的芯片接口中的设备地址已经被激活，所以在第一芯片通过IIC向至少一个第二芯片统一下发协同控制信息后，已经与第一芯片建立通信链路的第二芯片的芯片接口可以接收协同控制信息，并根据其中被激活的设备地址，将协同控制信息发送给相应的第二芯片。

本申请实施例中，第一芯片统一向至少一个第二芯片下发第二协同工作请求，包括：第一芯片确定当前至少一个第二芯片中存在未接收到协同控制信息的第二芯片的情况下，统一向至少一个第二芯片下发第二协同工作请求；其中，第二协同工作请求携带的目标设备地址为当前至少一个第二芯片中未接收到协同控制信息的一个第二芯片的设备地址。

示例性的，第一芯片确定当前至少一个第二芯片中是否存在未接收到协同控制信息的第二芯片，如果存在，则从至少一个第二芯片中选取一个未接收到协同控制信息的第二芯片，获取当前被选取的第二芯片的设备地址，通过IIC向至少一个第二芯片统一下发携带当前获取到的设备地址的第二协同工作请求，在接收到当前被选取的第二芯片返回的应答信息后，向至少一个第二芯片统一下发协同控制信息；并返回执行“第一芯片确定当前至少一个第二芯片中是否存在未接收到协同控制信息的第二芯片”过程。

进一步的，第一芯片确定当前至少一个第二芯片中不存在未接收到协同控制信息的第二芯片后，确定协同控制方法执行完成。说明此时已实现对至少一个第二芯片的协同控制。

本申请实施例提供的一种协同控制方法，不仅能够实现第一信息传输模式还能实现第二信息传输模式，在第一信息传输模式下可以实现对至少一个第二芯片的一种控制方法，在第二信息传输模式下可以实现对至少一个第二芯片的另一种控制方法，实现了对灵活多样的协同控制方式。

下面结合具体场景对本申请实施例提供的一种协同控制方式进行进一步详细说明。

IIC由两根线组成：

1)SCL(时钟信号线)

2)SDA(数据信号线)

SDA线是双向数据线，IIC主机电路发送指令读取从机数据的过程：

1)主机发送start信号，通信开始。

2)主机发送IIC从机设备地址，选中IIC从机(VCM芯片)。

3)从机发送应答信号。

4)主机接收到应答信号，发送数据，从机接收数据，再发送给主机应答信号。

以上所描述的是针对点对点通信的情况下，即一个IIC主机在同一时刻只与一个从机进行数据通信，与一个设备通信完成后，通过下发下一个设备地址，与另一个设备(VCM芯片)进行通信。进一步的，本申请还可以给VCM芯片增加一个可配的广播地址，使主机在同一时刻通过发送广播地址，选中多个从机设备(VCM芯片)，从而实现在同一时刻对多个VCM芯片下发相同的指令或者target值，建立多芯片协同工作的机制。

控制逻辑判断在设备地址模式下，此时所有从机设备地址激活，并与主机发送的设备地址进行匹配，一个主机(上位机)通过设备地址只能与某一个地址匹配成功的VCM芯片建立通信，而不能与其它的VCM芯片建立通信，即点对点通信，如图3所示。

控制逻辑判断在广播地址模式下，此时所有从机的广播地址激活，当前主机可以通过广播地址向所有设备发送相同的指令或者目标值(target)，所有从机芯片接收到主机发来的信息后开始独立的工作，从而实现一对多通信，如图4所示。

本申请提到的广播地址是可配的，实际中IIC总线有一个通用广播地址，即地址全为0，不可配。用IIC的通用广播地址通信方式理论上也可以实现。并且，本申请可以保证多芯片协同工作场景下的数据同步,传输延时小，效率高。

图5为本申请实施例提供的一种协同控制方法流程图，该协同控制方法应用于第一芯片。

如图5所示，该方法包括：

S501、统一向至少一个第二芯片下发第一协同工作请求，第一协同工作请求携带目标广播地址；至少一个第二芯片中每个第二芯片均预先设置有广播地址，不同的第二芯片的广播地址相同，第二芯片的广播地址不同于第二芯片的设备地址；

S502、响应至少一个第二芯片中任意一个第二芯片在其广播地址和目标广播地址一致的情况下返回的应答信息，向至少一个第二芯片统一下发协同控制信息；其中，第二芯片在其广播地址和目标广播地址一致的情况下，建立与第一芯片之间的通信链路，通信链路用于接收协同控制信息。

相应的，图6为本申请实施例提供的一种协同控制装置的结构示意图，该协同控制装置应用于第一芯片。

如图6所示，该装置包括：

第一协同工作请求下发单元601，用于统一向至少一个第二芯片下发第一协同工作请求，第一协同工作请求携带目标广播地址；至少一个第二芯片中每个第二芯片均预先设置有广播地址，不同的第二芯片的广播地址相同，第二芯片的广播地址不同于第二芯片的设备地址；

协同控制信息下发单元602，用于响应至少一个第二芯片中任意一个第二芯片在其广播地址和目标广播地址一致的情况下返回的应答信息，向至少一个第二芯片统一下发协同控制信息；

其中，第二芯片在其广播地址和目标广播地址一致的情况下，建立与第一芯片之间的通信链路，通信链路用于接收协同控制信息。

图7为本申请实施例提供的另一种协同控制方法流程图，该协同控制方法应用于第二芯片。

如图7所示，该方法包括：

S701、接收第一芯片统一向至少一个第二芯片中每个第二芯片下发的第一协同工作请求，第一协同工作请求携带目标广播地址；至少一个第二芯片中每个第二芯片均预先设置有广播地址，不同的第二芯片的广播地址相同，第二芯片的广播地址不同于第二芯片的设备地址；

S702、在其广播地址和目标广播地址一致的情况下，建立与第一芯片之间的通信链路，以及向第一芯片返回应答信息；

S703、基于通信链路接收第一芯片响应至少一个第二芯片中任意一个第二芯片返回的应答信息向至少一个第二芯片统一下发的协同控制信息。

相应的，图8为本申请实施例提供的一种协同控制装置的结构示意图，该协同控制装置应用于第二芯片。

第一协同工作请求接收单元801，用于接收第一芯片统一向至少一个第二芯片中每个第二芯片下发的第一协同工作请求，第一协同工作请求携带目标广播地址；至少一个第二芯片中每个第二芯片均预先设置有广播地址，不同的第二芯片的广播地址相同，第二芯片的广播地址不同于第二芯片的设备地址；

响应单元802，用于在其广播地址和目标广播地址一致的情况下，建立与第一芯片之间的通信链路，以及向第一芯片返回应答信息；

协同控制信息接收单元803，用于基于通信链路接收第一芯片响应至少一个第二芯片中任意一个第二芯片返回的应答信息向至少一个第二芯片统一下发的协同控制信息。

本申请实施例还提供了一种可读存储介质，其上存储有计算机程序，计算机程序被处理器加载并执行，实现上述的协同控制方法的各步骤，具体实现过程可以参照上述实施例相应部分的描述，本实施例不做赘述。

本申请提供一种协同控制方法、装置、系统及存储介质，由电子设备中的第一芯片和至少一个第二芯片构成，每个第二芯片均预先设置有广播地址，不同的第二芯片的广播地址相同，第二芯片的广播地址不同于第二芯片的设备地址；其中，第一芯片统一向至少一个第二芯片下发第一协同工作请求，第一协同工作请求携带目标广播地址；第二芯片接收第一协同工作请求，并在其广播地址和目标广播地址一致的情况下，建立与第一芯片之间的通信链路，以及基于通信链路接收第一芯片向至少一个第二芯片统一下发的协同控制信息。本申请可以基于至少一个第二芯片中各个第二芯片统一的广播地址，实现对至少一个第二芯片的统一协同控制，不需要依赖于不同第二芯片的不同设备地址对第二芯片进行依次控制，这样，不仅减小了协同控制信息传输带宽，而且能减低协同控制信息到达不同第二芯片的时间延迟，减少了因协同控制信息到达第二芯片的时间延迟导致功能卡顿情况的发生。

以上对本发明所提供的一种协同控制方法、装置、系统及存储介质进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。

还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备所固有的要素，或者是还包括为这些过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims

1.一种协同控制系统，其特征在于，由电子设备中的第一芯片和至少一个第二芯片构成，每个所述第二芯片均预先设置有广播地址，不同的所述第二芯片的广播地址相同，所述第二芯片的广播地址不同于所述第二芯片的设备地址，其中：

2.根据权利要求1所述的系统，其特征在于，所述第一芯片向所述至少一个第二芯片统一下发协同控制信息的方式包括：

3.根据权利要求1所述的系统，其特征在于，还包括：

4.根据权利要求3所述的系统，其特征在于，不同第二芯片的设备地址不同，在所述目标信息传输模式为所述第二信息传输模式时，该系统还包括：

5.根据权利要求4所述的系统，其特征在于，所述第一芯片统一向所述至少一个第二芯片下发第二协同工作请求，包括：

6.一种协同控制方法，其特征在于，应用于第一芯片，该方法包括：

7.一种协同控制方法，其特征在于，应用于第二芯片，该方法包括：

8.一种协同控制装置，其特征在于，应用于第一芯片，该装置包括：

9.一种协同控制装置，其特征在于，应用于第二芯片，该装置包括：

10.一种计算机可读存储介质，其特征在于，其上存储有计算机程序，所述计算机程序被处理器加载并执行，实现如权利要求6所述的协同控制方法的各步骤或如权利要求7所述的协同控制方法的各步骤。