CN114005933B - 低阈值电压漂移的双向阈值切换选通管单元制备方法以及产品 - Google Patents
低阈值电压漂移的双向阈值切换选通管单元制备方法以及产品 Download PDFInfo
- Publication number
- CN114005933B CN114005933B CN202111229192.XA CN202111229192A CN114005933B CN 114005933 B CN114005933 B CN 114005933B CN 202111229192 A CN202111229192 A CN 202111229192A CN 114005933 B CN114005933 B CN 114005933B
- Authority
- CN
- China
- Prior art keywords
- ots
- functional layer
- substrate
- threshold voltage
- bottom electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 17
- 239000002346 layers by function Substances 0.000 claims abstract description 87
- 238000000034 method Methods 0.000 claims abstract description 70
- 230000008569 process Effects 0.000 claims abstract description 43
- 230000002457 bidirectional effect Effects 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims description 50
- 239000010410 layer Substances 0.000 claims description 48
- 229920002120 photoresistant polymer Polymers 0.000 claims description 34
- 239000000463 material Substances 0.000 claims description 32
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 28
- 239000002184 metal Substances 0.000 claims description 20
- 229910052751 metal Inorganic materials 0.000 claims description 20
- 238000005530 etching Methods 0.000 claims description 18
- 238000001259 photo etching Methods 0.000 claims description 18
- 238000010438 heat treatment Methods 0.000 claims description 16
- 238000004544 sputter deposition Methods 0.000 claims description 14
- 238000012546 transfer Methods 0.000 claims description 12
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 8
- 229910052697 platinum Inorganic materials 0.000 claims description 8
- 229910052718 tin Inorganic materials 0.000 claims description 8
- 229910052721 tungsten Inorganic materials 0.000 claims description 8
- 238000000233 ultraviolet lithography Methods 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 claims 5
- 239000011521 glass Substances 0.000 abstract description 6
- 230000000630 rising effect Effects 0.000 abstract description 6
- 238000004377 microelectronic Methods 0.000 abstract description 2
- 230000001133 acceleration Effects 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 230000015654 memory Effects 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 6
- 230000032683 aging Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 5
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 238000011161 development Methods 0.000 description 4
- 230000018109 developmental process Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000001755 magnetron sputter deposition Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 239000003292 glue Substances 0.000 description 3
- 238000003780 insertion Methods 0.000 description 3
- 230000037431 insertion Effects 0.000 description 3
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 239000011148 porous material Substances 0.000 description 2
- 238000009210 therapy by ultrasound Methods 0.000 description 2
- 238000005406 washing Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000002791 soaking Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Formation Of Insulating Films (AREA)
Abstract
本发明提供了一种低阈值电压漂移的双向阈值切换选通管单元制备方法以及产品装置，属于微电子技术领域，在制备过程中，对OTS功能层执行升温工艺，使OTS功能层温度为80℃～120℃，持续时间为50s～200s，以此方式，对OTS功能层加速弛豫，使其提前进入更稳定的非晶态。优选的，使OTS功能层温度为90℃～110℃，持续时间为80s～180s，更优选的，使OTS功能层温度为95℃～105℃，持续时间为85s～150s。本发明通过设计新型的工艺方法，利用玻璃弛豫来降低OTS阈值电压漂移，解决现有技术中OTS阈值漂移较大从而抑制了OTS选通管大量应用的问题。
Description
技术领域
本发明属于微电子技术领域，更具体地，涉及一种低阈值漂移的双向阈值切换选通管(OTS)单元制备的方法以及产品。
背景技术
随着科技的飞速发展，数据呈指数式发展，海量的数据需要更大容量的存储器来处理和存放。当前，发展高速度，高密度，低功耗的存储器是存储器行业的首要目标。相变存储器作为最有希望的候选者，受到了广大科研工作者的研究，尤其是3DXpoint技术的问世，使得相变存储器领域的存储密度得到了一个巨大的提升。该技术需要用到一种叫做双向阈值切换(OTS)选通管的器件与相变存储器PCM集成来抑制临近单元的泄漏电流，从而达到降低功耗，提高读出裕度以及扩展阵列尺寸的目的。
不同于相变存储器是利用电脉冲产生的焦耳热使得相变存储单元在低阻态的晶态和高阻态的非晶态之间进行切换，OTS器件则是一直保持在非晶态，通过电脉冲调节其高阻与低阻状态。因为OTS选通管材料一直是处于非晶玻璃状态，而作为非晶态其自身会发生弛豫过程且贯穿其制备到使用的全过程，进而导致其作为开关时会发生阈值电压漂移的问题。
目前，虽然OTS的阈值开关机理还不是很清晰，但是致力于降低OTS阈值漂移是目前OTS选通管大量应用的急需解决的问题，对于更高性能的3DPCM器件，OTS性能还是有较大的改进空间。
发明内容
针对现有技术的缺陷，本发明的目的在于提供一种低阈值电压漂移的双向阈值切换选通管单元制备方法以及产品，通过设计新型的工艺方法，利用玻璃弛豫来降低OTS阈值电压漂移，解决现有技术中OTS阈值漂移较大从而抑制了OTS选通管大量应用的技术问题。
为实现上述目的，本发明提供了一种低阈值电压漂移的双向阈值切换选通管单元制备方法，在制备过程中，对OTS功能层执行升温工艺，使OTS功能层温度为80℃～120℃，持续时间为50s～200s，以此方式，对OTS功能层加速弛豫，使其提前进入更稳定的非晶态。
进一步的，在制备过程中，对OTS功能层执行升温工艺，使OTS功能层温度为90℃～110℃，持续时间为80s～180s。
进一步的，在制备过程中，对OTS功能层执行升温工艺，使OTS功能层温度为95℃～105℃，持续时间为85s～150s。
进一步的，其包括如下步骤：
S1：在衬底上制备金属底电极，
S2：在底电极上制备绝缘层，
S3：在绝缘层上设置光刻胶，采用EBL工艺或者光刻工艺进行图形转移，然后刻蚀掉多余部分的绝缘层，形成小孔区域，去掉光刻胶后再进行紫外光刻制备功能层图案与上电极图案，
S4：对衬底执行升温操作，再依次溅射制备OTS功能层和上电极，使OTS功能层在80℃～120℃温度范围内保持50s～200s，
S5：去除光刻胶。
进一步的，更详细的步骤如下：
S1：在Si/SiO2衬底上制备金属底电极，金属底电极的材质选自Pt、W或TiN的一种或者多种，
S2：在底电极上制备SiO2绝缘层，
S3：在SiO2绝缘层上设置光刻胶，采用EBL工艺或者光刻工艺进行图形转移，然后采用ICP工艺刻蚀掉多余部分的绝缘层，形成小孔区域，去掉光刻胶后再进行紫外光刻制备功能层图案与上电极图案，
S4：对衬底执行升温操作，再依次溅射制备OTS功能层和上电极，使OTS功能层在90℃～110℃温度范围内持续80s～180s，
S5：去除光刻胶。
进一步的，步骤S4：对衬底执行升温操作，再依次溅射制备OTS功能层和上电极，使OTS功能层在95℃～105℃温度范围内保持85s～150s。
进一步的，其包括如下步骤：
S1：在衬底上制备金属底电极，
S2：在底电极上制备绝缘层，
S3：在绝缘层上设置光刻胶，采用EBL工艺或者光刻工艺进行图形转移，然后刻蚀掉多余部分的绝缘层，形成小孔区域，
S4：对衬底执行升温操作，再依次溅射制备OTS功能层和上电极，使OTS功能层在80℃～120℃时间范围内持续50s～200s，
S5：通过紫外光刻保护功能层与上电极图案，通过刻蚀把功能区外的材料去除，
S6：去除光刻胶。
进一步的，更详细的步骤如下：
S1：在Si/SiO2衬底上制备金属底电极，金属底电极的材质选自Pt、W或TiN的一种或者多种，
S2：在底电极上制备SiO2绝缘层，
S3：在SiO2绝缘层上设置光刻胶，采用EBL工艺或者光刻工艺进行图形转移，然后采用ICP工艺刻蚀掉多余部分的绝缘层，形成小孔区域，
S4：对衬底执行升温操作，再依次溅射制备OTS功能层和上电极，使OTS功能层在90℃～110℃时间范围内持续80s～180s，
S5：通过紫外光刻保护功能层与上电极图案，通过刻蚀把功能区外的材料去除，
S6：采用湿法剥离去除光刻胶。
进一步的，步骤S4：对衬底执行升温操作，再依次溅射制备OTS功能层和上电极，使OTS功能层在95℃～105℃时间范围内持续85s～150s。
按照本发明的第二个方面，还提供如上所述的方法制备的低阈值电压漂移的双向阈值切换选通管单元，包括衬底以及依次设置在所述衬底上的底电极、OTS材料层和顶电极。
总体而言，通过本发明所构思的以上技术方案与现有技术相比，具有以下有益效果：
本发明的OTS选通管单元中的OTS材料功能层在制备过程中，通过预热衬底，从而使底电极升温，在底电极上的OTS材料功能层温度也会升高，由于溅射到底电极的OTS材料是非晶态，升温会加速其弛豫过程，从而使他向更高的电阻态变化。弛豫过程会导致其材料内部结构的变化，阻态朝着更高的阻值波动，这会使得OTS器件的阈值电压发生漂移。弛豫过程随着时间的变化，对材料结构或者说是阻态的相对影响就会减小，即会处在一个相对之前更稳定的非晶状态。因此，通过加热衬底板，使溅射到底电极上的OTS材料升温，加速其弛豫，通过人为干预其非晶OTS材料功能层的弛豫状态，使其提前进入更稳定的非晶态，从而降低其器件的阈值电压漂移。本发明方法构思巧妙，操作和应用十分简便，实际工程效果显著，能够进行实际工程应用推广。
附图说明
图1是本发明实施例提供的一种Viahole型OTS选通管单元的结构示意图，
图2是本发明实施例提供的对功能层升温时功能层底部结构示意图，
图3是本发明实施例提供的一种低阈值电压漂移的双向阈值切换选通管单元制备方法流程图，
图4是本发明实施例提供的又一种低阈值电压漂移的双向阈值切换选通管单元制备方法流程图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
图1是本发明实施例提供的一种Viahole型OTS选通管单元的结构示意图，由图可知，Viahole型OTS选通管单元包括衬底以及依次设置在衬底1上的底电极2、SiO2绝缘层3、OTS材料功能层4和顶电极5。一般来说，对于溅射到底电极上的功能层，都是非晶态的，因此就发生弛豫，进而导致阈值电压漂移现象。阈值电压漂移是影响OTS器件性能的一个主要因素。阈值电压漂移会随着玻璃老化(弛豫)而逐渐减小，可以通过加速玻璃老化的进程，就能对阈值漂移起到一定的抑制作用，从而降低阈值电压漂移。为了加速玻璃老化这一过程，也就是加速非晶态OTS材料的老化，本发明申请采取的主要策略是升温。升温的工艺参数是成功与否的关键。
图2是本发明实施例提供的对功能层升温时功能层底部结构示意图，由图可知，其中仅仅示出了衬底1、底电极2和SiO2绝缘层3，通过预热比如Si/SiO2材质的衬底1到一定的温度范围，比如为100℃～200℃，间接升高底电极温度，从而溅射到底电极上的OTS材料的温度也会增加，温度的升高会加速OTS材料老化速度，让其进入一个更稳定的阶段，从而降低其阈值电压的漂移。
本发明提供了两种相近的低阈值电压漂移的双向阈值切换选通管单元制备方法，两种方法分别如下：
方法一
S1：在衬底上制备金属底电极，具体的，在Si/SiO2衬底上制备金属底电极，金属底电极的材质选自Pt、W或TiN的一种或者多种，
S2：在底电极上制备绝缘层，具体的，在底电极上制备SiO2绝缘层，
S3：在绝缘层上设置光刻胶，采用EBL工艺或者光刻工艺进行图形转移，然后刻蚀掉多余部分的绝缘层，形成小孔区域，去掉光刻胶后再进行紫外光刻制备功能层图案与上电极图案，具体的，在SiO2绝缘层上设置光刻胶，采用EBL工艺或者光刻工艺进行图形转移，然后采用ICP工艺刻蚀掉多余部分的绝缘层，形成小孔区域，去掉光刻胶后再进行紫外光刻制备功能层图案与上电极图案，
S4：对衬底执行升温操作，再依次溅射制备OTS功能层和上电极，使OTS功能层在80℃～120℃温度范围内保持50s～200s，优选的，使OTS功能层在90℃～110℃温度范围内持续80s～180s，更进一步优选的，使OTS功能层在95℃～105℃温度范围内保持85s～150s。
S5：采用湿法剥离去除光刻胶。
方法二
S1：在衬底上制备金属底电极，具体的，在Si/SiO2衬底上制备金属底电极，金属底电极的材质选自Pt、W或TiN的一种或者多种，
S2：在底电极上制备绝缘层，具体的，在底电极上制备SiO2绝缘层，
S3：在绝缘层上设置光刻胶，采用EBL工艺或者光刻工艺进行图形转移，然后刻蚀掉多余部分的绝缘层，形成小孔区域，具体的，在SiO2绝缘层上设置光刻胶，采用EBL工艺或者光刻工艺进行图形转移，然后采用ICP工艺刻蚀掉多余部分的绝缘层，形成小孔区域，
S4：对衬底执行升温操作，再依次溅射制备OTS功能层和上电极，使OTS功能层在80℃～120℃时间范围内持续50s～200s，优选的，使OTS功能层在90℃～110℃时间范围内持续80s～180s，更优选的，使OTS功能层在95℃～105℃时间范围内持续85s～150s，
S5：通过紫外光刻保护功能层与上电极图案，通过刻蚀把功能区外的材料去除，
S6：采用湿法剥离去除光刻胶。
下面结合具体的实施例进一步详细说明。
实施例1
图3是本发明实施例提供的一种低阈值电压漂移的双向阈值切换选通管单元制备方法流程图，由图可知，其具体包括如下步骤：
S1：提供一衬底。
在本实施例中，衬底可以选用半导体衬底。具体地，半导体衬底可以是晶相为<100>、表面有一层二氧化硅的硅片。
实现时，可以先对衬底进行清洗，将硅片依次放置在丙酮，酒精中进行超声洗涤，约十分钟；超声完成后使用氮气枪将表面残留的液体吹净烘干待用。在清洗完成的硅片上，使用等离子体增强化学气相沉积法或者原子层沉积生长一层致密的二氧化硅。
S2：在衬底上制备底电极。
实现时，可以在衬底上通过磁控溅射一层金属层，作为底电极。具体地，底电极可以是Pt、W、TiN。
S3：在底电极上制备SiO2绝缘层，利用等离子体增强化学气相沉积(PECVD)在硅圆上热生长100nm厚度SiO2。
S4：EBL图形化小孔、紫外套刻标记以及底电极扎针图案。电子束光刻胶作为刻蚀的掩模，匀胶速率为3000r/min，70s显影时间得到250nm小孔。
S5：ICP刻蚀小孔，紫外套刻标记以及底电极扎针图案出的SiO2材料，暴露底电极。对于100nm的孔深，刻蚀时间为40s。
S6：去胶剂浸泡去除EBL掩膜残胶，紫外光刻图形化功能层。功能层尺寸为100μm×100μm。氧离子体干法刻蚀5分钟去除小孔内的残胶。
S7：预热Si/SiO2衬底，使底电极升温。
S8：磁控溅射沉积功能层与上电极，使OTS功能层在80℃温度内保持200s。
S9：湿法剥离去胶。
实施例2
本实施例与实施例1不同的是，使OTS功能层在120℃温度内保持50s。
实施例3
本实施例与实施例1不同的是，使OTS功能层在90℃温度范围内持续180s。
实施例4
本实施例与实施例1不同的是，使OTS功能层在105℃温度范围内保持50s。
实施例5
本实施例与实施例1不同的是，使OTS功能层在95℃温度范围内保持150s。
实施例6
图4是本发明实施例提供的又一种低阈值电压漂移的双向阈值切换选通管单元制备方法流程图，由图可知，其具体包括如下步骤：
S1：提供一衬底。
在本实施例中，衬底可以选用半导体衬底。具体地，半导体衬底可以是晶相为<100>、表面有一层二氧化硅的硅片。
实现时，可以先对衬底进行清洗，将硅片依次放置在丙酮，酒精中进行超声洗涤，约十分钟；超声完成后使用氮气枪将表面残留的液体吹净烘干待用。在清洗完成的硅片上，使用等离子体增强化学气相沉积法或者原子层沉积生长一层致密的二氧化硅。
S2：在衬底上制备底电极。
实现时，可以在衬底上通过磁控溅射一层金属层，作为底电极。具体地，底电极可以是Pt、W、TiN中任意。
S3：在底电极上制备SiO2绝缘层，利用等离子体增强化学气相沉积(PECVD)在硅圆上热生长100nm厚度SiO2。
S4：EBL图形化小孔、紫外套刻标记以及底电极扎针图案。电子束光刻胶作为刻蚀的掩模，匀胶速率为3000r/min，70s显影时间得到250nm小孔。
S5：ICP刻蚀小孔，对于100nm的孔深，刻蚀时间为40s。
S6：预热Si/SiO2衬底，使底电极升温。
S7：磁控溅射沉积功能层与上电极，使OTS功能层在85℃温度内保持190s。
S8：紫外光刻保护功能层与上电极图案。
S9：刻蚀去除功能区外的上电极与功能层材料。
S10：湿法剥离去胶。
实施例7
本实施例与实施例6不同的是，使OTS功能层在90℃温度范围内保持160s。
实施例8
本实施例与实施例6不同的是，使OTS功能层在99℃温度范围内保持120s。
实施例9
本实施例与实施例6不同的是，使OTS功能层在95℃温度范围内保持150s。
实施例10
本实施例与实施例6不同的是，使OTS功能层在100℃温度范围内保持120s。
本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种低阈值电压漂移的双向阈值切换选通管单元制备方法，其特征在于，在制备过程中，对OTS功能层执行升温工艺，使OTS功能层温度为80℃～120℃，持续时间为50s～200s，以此方式，对OTS功能层加速弛豫，使其提前进入更稳定的非晶态。
2.如权利要求1所述的一种低阈值电压漂移的双向阈值切换选通管单元制备方法，其特征在于，在制备过程中，对OTS功能层执行升温工艺，使OTS功能层温度为90℃～110℃，持续时间为80s～180s。
3.如权利要求2所述的一种低阈值电压漂移的双向阈值切换选通管单元制备方法，其特征在于，在制备过程中，对OTS功能层执行升温工艺，使OTS功能层温度为95℃～105℃，持续时间为85s～150s。
4.如权利要求3所述的一种低阈值电压漂移的双向阈值切换选通管单元制备方法，其特征在于，其包括如下步骤：
S1：在衬底上制备金属底电极，
S2：在底电极上制备绝缘层，
S3：在绝缘层上设置光刻胶，采用EBL工艺或者光刻工艺进行图形转移，然后刻蚀掉多余部分的绝缘层，形成小孔区域，去掉光刻胶后再进行紫外光刻制备功能层图案与上电极图案，
S4：对衬底执行升温操作，再依次溅射制备OTS功能层和上电极，使OTS功能层在80℃～120℃温度范围内保持50s～200s，
S5：去除光刻胶。
5.如权利要求4所述的一种低阈值电压漂移的双向阈值切换选通管单元制备方法，其特征在于，更详细的步骤如下：
S1：在Si/SiO2衬底上制备金属底电极，金属底电极的材质选自Pt、W或TiN的一种或者多种，
S2：在底电极上制备SiO2绝缘层，
S3：在SiO2绝缘层上设置光刻胶，采用EBL工艺或者光刻工艺进行图形转移，然后采用ICP工艺刻蚀掉多余部分的绝缘层，形成小孔区域，去掉光刻胶后再进行紫外光刻制备功能层图案与上电极图案，
S4：对衬底执行升温操作，再依次溅射制备OTS功能层和上电极，使OTS功能层在90℃～110℃温度范围内持续80s～180s，
S5：去除光刻胶。
6.如权利要求5所述的一种低阈值电压漂移的双向阈值切换选通管单元制备方法，其特征在于，步骤S4为，
S4：对衬底执行升温操作，再依次溅射制备OTS功能层和上电极，使OTS功能层在95℃～105℃温度范围内保持85s～150s。
7.如权利要求1-3之一所述的一种低阈值电压漂移的双向阈值切换选通管单元制备方法，其特征在于，其包括如下步骤：
S1：在衬底上制备金属底电极，
S2：在底电极上制备绝缘层，
S3：在绝缘层上设置光刻胶，采用EBL工艺或者光刻工艺进行图形转移，然后刻蚀掉多余部分的绝缘层，形成小孔区域，
S4：对衬底执行升温操作，再依次溅射制备OTS功能层和上电极，使OTS功能层在80℃～120℃时间范围内持续50s～200s，
S5：通过紫外光刻保护功能层与上电极图案，通过刻蚀把功能区外的材料去除，
S6：去除光刻胶。
8.如权利要求7所述的一种低阈值电压漂移的双向阈值切换选通管单元制备方法，其特征在于，更详细的步骤如下：
S1：在Si/SiO2衬底上制备金属底电极，金属底电极的材质选自Pt、W或TiN的一种或者多种，
S2：在底电极上制备SiO2绝缘层，
S3：在SiO2绝缘层上设置光刻胶，采用EBL工艺或者光刻工艺进行图形转移，然后采用ICP工艺刻蚀掉多余部分的绝缘层，形成小孔区域，
S4：对衬底执行升温操作，再依次溅射制备OTS功能层和上电极，使OTS功能层在90℃～110℃时间范围内持续80s～180s，
S5：通过紫外光刻保护功能层与上电极图案，通过刻蚀把功能区外的材料去除，
S6：采用湿法剥离去除光刻胶。
9.如权利要求3所述的一种低阈值电压漂移的双向阈值切换选通管单元制备方法，其特征在于，步骤S4为，
S4：对衬底执行升温操作，再依次溅射制备OTS功能层和上电极，使OTS功能层在95℃～105℃时间范围内持续85s～150s。
10.如权利要求1-9任一所述的方法制备的低阈值电压漂移的双向阈值切换选通管单元。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111229192.XA CN114005933B (zh) | 2021-10-21 | 2021-10-21 | 低阈值电压漂移的双向阈值切换选通管单元制备方法以及产品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111229192.XA CN114005933B (zh) | 2021-10-21 | 2021-10-21 | 低阈值电压漂移的双向阈值切换选通管单元制备方法以及产品 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114005933A CN114005933A (zh) | 2022-02-01 |
| CN114005933B true CN114005933B (zh) | 2024-08-20 |
Family
ID=79923581
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111229192.XA Active CN114005933B (zh) | 2021-10-21 | 2021-10-21 | 低阈值电压漂移的双向阈值切换选通管单元制备方法以及产品 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114005933B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN118248194A (zh) * | 2022-12-22 | 2024-06-25 | 华为技术有限公司 | 存储芯片、存储芯片控制方法和存储系统 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109103330A (zh) * | 2018-07-06 | 2018-12-28 | 东华大学 | 一种N掺杂Ge-Se-As OTS材料、OTS选通器单元及其制备方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5397902B2 (ja) * | 2007-03-16 | 2014-01-22 | 国立大学法人東北大学 | スピン緩和変動方法、スピン流検出方法、及び、スピン緩和を利用したスピントロニクスデバイス |
-
2021
- 2021-10-21 CN CN202111229192.XA patent/CN114005933B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109103330A (zh) * | 2018-07-06 | 2018-12-28 | 东华大学 | 一种N掺杂Ge-Se-As OTS材料、OTS选通器单元及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114005933A (zh) | 2022-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102447061B (zh) | 一种高速低功耗相变存储器的制备方法 | |
| CN114005933B (zh) | 低阈值电压漂移的双向阈值切换选通管单元制备方法以及产品 | |
| JPH0845912A (ja) | 半導体装置の製造方法 | |
| CN109616541A (zh) | 过渡金属硫族化合物横向同质结太阳能电池及其制备方法 | |
| CN114755761B (zh) | 基于铬掩膜的铌酸锂薄膜亚微米线宽脊型光波导制备方法 | |
| CN101101451A (zh) | 减小激光直写光刻点或线宽的薄膜结构及其制备方法 | |
| CN105425536A (zh) | 激光直写用超分辨掩膜板及其制备方法 | |
| CN106340457A (zh) | 薄膜晶体管及制作方法、显示面板 | |
| KR100892667B1 (ko) | 상변화 메모리 소자 및 그 제조 방법 | |
| CN109870769B (zh) | 一种干法蚀刻制备二氧化硅光学微盘腔的方法 | |
| KR20060004788A (ko) | 다결정 실리콘 제조방법 및 이를 이용하는 반도체 소자의제조방법 | |
| CN110556297A (zh) | 一种10纳米以下硅基鳍式场效应晶体管的制备方法 | |
| CN114446794A (zh) | 一种实现薄膜晶体管防护的制备方法 | |
| US6835319B2 (en) | Method of patterning a substrate | |
| CN113921710A (zh) | 一种导电桥阈值转换器件及其制备方法 | |
| CN110098324A (zh) | 一种高耐久性忆阻器及其制备方法 | |
| CN210956689U (zh) | 非对称面积石墨烯金属异质结光电探测器 | |
| CN210272427U (zh) | 一种ZnO:Li阻变存储器 | |
| CN114122248A (zh) | 用于超导量子比特的金属薄膜及其变功率制备方法 | |
| CN108899416B (zh) | 一种相变存储器的擦写方法 | |
| CN102509732B (zh) | 微控制器用低功耗嵌入式相变存储器及其相变存储材料与制备方法 | |
| CN110071215B (zh) | 一种双极性/无极性可逆互转型阻变存储器及其制备方法 | |
| CN112652712B (zh) | 选通管相变存储集成单元及其制备方法、相变存储器件 | |
| CN118338771B (zh) | 一种氧化硅自整流忆阻器及其制备方法 | |
| CN113838975B (zh) | 一种半导体结构以及制备方法、阻变存储器以及阻变存储器阵列 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |