CN114005793A - 一种功率模块 - Google Patents

一种功率模块 Download PDF

Info

Publication number
CN114005793A
CN114005793A CN202111376330.7A CN202111376330A CN114005793A CN 114005793 A CN114005793 A CN 114005793A CN 202111376330 A CN202111376330 A CN 202111376330A CN 114005793 A CN114005793 A CN 114005793A
Authority
CN
China
Prior art keywords
power module
drainage base
drainage
base
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111376330.7A
Other languages
English (en)
Inventor
苏宇泉
兰昊
许崴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meiken Semiconductor Technology Co ltd
Original Assignee
Meiken Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meiken Semiconductor Technology Co ltd filed Critical Meiken Semiconductor Technology Co ltd
Priority to CN202111376330.7A priority Critical patent/CN114005793A/zh
Publication of CN114005793A publication Critical patent/CN114005793A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Casings For Electric Apparatus (AREA)

Abstract

本申请实施例公开了一种功率模块，包括：基板，所述基板的表层具有导电线路；至少两个插针座，与所述导电线路电连接；引流基座，固定在所述基板上；以及胶层，所述胶层铺设在所述基板的表层并覆盖所述导电线路、所述引流基座以及所述插针座；相邻两个所述插针座处于第一距离阈值，两个所述插针座之间设置有至少一个所述引流基座。本申请实施例的一种功率模块，具有成本低和电气绝缘性能好的优点。

Description

一种功率模块
技术领域
本申请涉及封装领域，尤其涉及一种功率模块。
背景技术
现有技术中，功率模块的组成和生产过程：覆铜陶瓷衬底(DBC)的一边刻蚀出线路，在上面焊接芯片和插针底座，芯片与线路间通过金属线连接，把DBC装到塑料壳上，往插针底座上插入金属针，并在壳的内部灌入胶层。
但是当前的灌装过程中，胶层的用料普遍偏多，使得成本高，还因为流动性问题出现裸露的情况，导致电气绝缘性能不好。
发明内容
有鉴于此，本申请实施例期望提供一种功率模块，以改善成本高和电气绝缘性能差的问题。
为达到上述目的，本申请实施例的技术方案是这样实现的：
一种功率模块，包括：
基板，所述基板的表层具有导电线路；
至少两个插针座，与所述导电线路电连接；
引流基座，固定在所述基板上；
以及胶层，所述胶层铺设在所述基板的表层并覆盖所述导电线路、所述引流基座以及所述插针座；
相邻两个所述插针座处于第一距离阈值，两个所述插针座之间设置有至少一个所述引流基座。
进一步地，所述胶层为硅凝胶层。
进一步地，所述胶层各处的厚度的差值不高于1mm。
进一步地，所述第一距离阈值为大于等于1cm。
进一步地，所述功率模块包括芯片，所述芯片与所述导电线路电连接；
所述芯片位于两个相邻的所述插针座之间，且两个所述插针座处于第一距离阈值，至少一个所述引流基座设置在两个所述插针座之间。
进一步地，所述基板的表层具有至少两条导电线路，每个所述导电线路至少与一个所述插针座电连接；
相邻的两条所述导电线路之间通过键合结构电连接；
所述胶层覆盖在所述键合结构上。
进一步地，所述键合结构位于两个相邻的所述插针座之间，且两个所述插针座处于第一距离阈值，至少一个所述引流基座设置在两个所述插针座之间。
进一步地，所述引流基座高于所述键合结构。
进一步地，所述引流基座设置在所述导电线路上；或，
所述引流基座设置在所述基板除开所述导电线路的区域上。
进一步地，所述功率模块包括罩设在所述基板上的外壳，所述胶层铺设在所述外壳罩设在所述基板的表层区域。
本申请实施例的一种功率模块通过设置基板、至少两个插针座、引流基座以及胶层，其中，相邻的两个插针座处于第一距离阈值，两个插针座之间设置有至少一个引流基座，通过引流基座的浸润作用，使得引流基座附近的胶层的液面不会因远离插针座而出现低凹的情况，确保两个插针座之间的胶层的液面保持平整，也即是胶层的液面在各处的厚度基本一致，进而可以防止功率模块上的导电线路或者其他电子元器件从薄弱处裸露，使得功率模块内部的所有结构得到充足而又不冗余的保护，使得功率模块的电气绝缘性能好且成本低。
附图说明
图1为现有技术中的功率模块的铝线裸露的实物示意图；
图2为现有技术中的功率模块的铝线裸露的结构示意图，虚线为胶层表面；
图3为现有技术中的功率模块的结构示意图，虚线为胶层表面；
图4为本申请实施例的功率模块的结构示意图；
图5为本申请实施例的功率模块的三维示意图，其中，省略了外壳、胶层以及键合结构；
图6为本申请第一实施例的功率模块的俯视图，其中，省略了外壳以及胶层；
图7为图6的功率模块的正视图，其中，虚线为胶层表面；
图8为本申请第二实施例的功率模块的俯视图，其中省略了外壳以及胶层；
图9为图8的功率模块的正视图，其中，虚线为胶层表面；
图10为本申请第三实施例的功率模块的俯视图，其中省略了外壳以及胶层；
图11为图10的功率模块的正视图，其中，虚线为胶层表面；
图12为本申请第四实施例的功率模块的俯视图，其中省略了外壳以及胶层；
图13为图12的功率模块的正视图，其中，虚线为胶层表面；
图14为本申请第五实施例的功率模块的俯视图，其中省略了外壳以及胶层；
图15为图14的功率模块的正视图，其中，虚线为胶层表面；
图16为本申请第六实施例的功率模块的俯视图，其中省略了外壳以及胶层；
图17为图16的功率模块的正视图，其中，虚线为胶层表面。
具体实施方式
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的技术特征可以相互组合，具体实施方式中的详细描述应理解为本申请的解释说明，不应视为对本申请的不当限制。
在本申请实施例的描述中，“上”、“下”、“左”、“右”、“前”、“后”方位或位置关系为基于附图4所示的方位或位置关系，需要理解的是，这些方位术语仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
相关技术中，如图1至图3所示，当液态的胶层1’与固体接触时，在接触处形成一个液体薄层，这个液体薄层叫做附着层。附着层内部的分子同时受到液体分子和固体分子的吸引。对于大部分胶层1’来说，外界固体分子对液态凝胶分子的引力大于凝胶分子之间的引力，因此附着层的分子密度将会大于液态凝胶的分子密度，此时附着层内的分子相互作用表现为斥力，液面呈现扩散的趋势，形成了浸润现象。
由于浸润现象的存在，模块内部的胶层1’的表面不是平的，而是会集中在四周外壳2’和用于插入各个金属针3’的底座4’上。在远离外壳2’而又没有放置底座4’的区域，胶层1’会较浅，此时就可能达不到保护要求的厚度，导致芯片6’的电气绝缘性能打折扣，或者胶层1’的表层11’会低于金属线5’或者芯片6’，从而导致其裸露在空气中，导致电气不良。
如图3所示，为了确保电气绝缘性能，通常操作人员会加入过量的胶层1’，以使得胶层1’的最薄弱处也能达到相应的厚度A’以完全覆盖相应的电器元件和金属线5’；但是这种做法会使得灌装成本提高，且由于浸润作用，如果封灌不当，胶层1’的最薄弱处A’仍然可能裸露金属线5’。
本申请实施例提供一种功率模块，如图4至图17所示，功率模块包括：基板10、至少两个插针座20、引流基座30以及胶层40。
其中，基板10的表层具有导电线路11。插针座20固定在基板10的表层并与导电线路11电连接，插针座20用于安装插针21，插针21通过插针座20与导电线路11电连接，进而与设置在基板10上的其他电子元器件电连接，电子元器件可以是完成功率模块的功能所必须的元件，例如芯片60(下文提及)，插针21一端连接在插针座20上，另一端穿出外壳50(下文提及)用于连接外部电路。
引流基座30固定在基板10上；胶层40铺设在基板10的表层并覆盖导电线路11、引流基座30以及插针座20。其中，相邻的两个插针座20处于第一距离阈值，两个插针座20之间设置有至少一个引流基座30。
具体地，第一距离阈值为大于等于1cm，插针座20本身与胶层40接触时产生浸润现象，使得靠近插针座20的胶层40的液面相对较高，而远离插针座20的胶层40的液面相对较低，当两个插针座20之间的距离较近，胶层40的液面变化不明显，因此胶层40的液面厚度相对会一致；当两个插针座20之间的距离过大，也即是大于等于1cm，两个插针座20之间中部的胶层40的液面会明显下凹；通过在两个插针座20之间设置至少一个引流基座30，两个插针座20之间中部的胶层40与引流基座30接触，并在接触处形成一个液体薄层附着层。附着层内部的分子受到引流基座30吸引，液面呈现扩散的趋势，形成了浸润现象，从而使得引流基座30附近的胶层40的液面不会因远离插针座20而出现低凹的情况，确保两个插针座20之间的胶层40的液面保持平整，也即是胶层40的液面在各处的厚度基本一致，防止胶层40在导电线路11或者其他电子元器件上方形成如图3所示出的A’的薄弱处，进而可以防止功率模块上的导电线路11或者其他电子元器件从薄弱处裸露，使得功率模块内部的所有结构得到充足而又不冗余的保护，使得功率模块的电气绝缘性能好且胶层40的成本低。
可以理解的是，本申请各实施例中，在引流基座30的浸润作用下，胶层40的液面在各处的厚度基本一致，因此操作人员无需加入过量的胶层40，从而节省了胶层40的用量，工艺性好且成本低。
本申请各实施例中，如图4和图5所示，基板10包括基质12，基质12的顶面12a面向外壳50，导电线路11即铺设在基质12的顶面12a上，基质12的底面12b背向外壳50，基质12的底面12b上可根据需要设置底层导电板13，也可以不设置。
基质12可以为，例如，诸如氧化铝、氮化硅或氮化铝陶瓷的陶瓷，同时基板10可以配置为，例如直接铜结合(DCB)、直接铝结合(DAB)或活性金属钎焊(AMB)基板。
导电线路11可以为蚀刻而成的铜箔线路，底层导电板13可为整片的铜箔。
插针座20可以为铜质基座，插针座20与导电线路11之间可通过焊接方式固定连接。
本申请各实施例中，如图4至图7、以及图12至图15所示，相邻的两个插针座20处于第一距离阈值，例如相邻的两个插针座20相距为1.6cm，两个插针座20之间可设置一个引流基座30，使得引流基座30到插针座20的距离处于第二距离阈值，通常，第二距离阈值为除第一距离阈值以外的阈值，以第一距离阈值为大于等于1cm为例，第二距离阈值则可为小于1cm；由此，通过一个引流基座30的浸润作用，促使两个插针座20与引流基座30之间的胶层40的液面平整。
在某些情况下，相邻的两个插针座20处于第一距离阈值，相邻的两个插针座20之间插入一个引流基座30后，引流基座30到插针座20的距离仍然在第一距离阈值中，例如相邻的两个插针座20相距为3cm，单个引流基座30的浸润作用只能使得周围一定范围内的胶层40的液面抬高，因此，插入一个引流基座30后，引流基座30到插针座20的距离为1.5cm，距离仍然过大，引流基座30与插针座20之间的胶层40的液面仍然会出现较明显的下凹导致薄弱部产生。
因此，本申请各实施例中，如图8至图11、以及图16至图17所示，相邻的两个插针座20处于第一距离阈值，两个插针座20之间可设置两个引流基座30；使得引流基座30到插针座20的距离、引流基座30与引流基座30之间的距离处于第二距离阈值中，进而使得引流基座30附近的胶层40的液面不会因远离插针座20而出现低凹的情况，确保引流基座30到插针座20之间、引流基座30与引流基座30之间的胶层40的液面保持平整，也即是胶层40的液面在各处的厚度基本一致，防止胶层40在导电线路11或者其他电子元器件上方形成如图3所示出的A’的薄弱处，进而可以防止功率模块上的导电线路11或者其他电子元器件从薄弱处裸露，使得功率模块的电气绝缘性能好。
可以理解的是，在其他一些实施例中，引流基座30的数量可根据两个插针座20之间的距离做出调整。
本申请各个实施例中，根据使用的胶层40的材料不同，第一距离阈值可为大于等于1cm，第二距离阈值对应的可为小于1cm。第一距离阈值可为大于等于2cm，则第二距离阈值对应的可为小于2cm。
一实施例中，胶层40为硅凝胶层。硅凝胶是一种特殊的包裹剂，它受热后能从液态固化成极软的材料，并且在材料上形成良好的附着。固化凝胶保留了液体的大部分应力消除能力和自愈性，同时提供了弹性体的尺寸稳定性，而弹性体的尺寸稳定性对精细部件来说非常重要。硅凝胶被用来隔离电路，使其免受湿气和其他污染物的有害影响，并为高压提供电气绝缘。另一种用途是提供应力消除，以保护电路和互连免受热应力和机械应力的影响。硅凝胶通常以厚层包裹的形式应用，以完全封装有一定厚度的结构。混合后硅凝胶粘度一般在400～500cps之间，与植物油相当，属于流动性较好的液体。中大功率模块基本均使用硅凝胶来保护半导体芯片，形成固体绝缘、避免外部杂质入侵，并保持模块整体应力得到释放。
本申请各实施例中，如图4至图17所示，胶层40应能完整的覆盖引流基座30、插针座20、芯片60等结构，胶层40的覆盖厚度按照电气绝缘设计标准进行设计，通常厚度不低于5mm，此外，通过加设引流基座30，在引流基座30的浸润作用下，胶层40的液面40a在各处的厚度基本一致，即胶层40各处的厚度的差值不高于1mm，也就是说，液面40a在最高点B与最低点C的高度差值D不高于1mm，因此操作人员无需加入过量的胶层40，从而节省了胶层40的用量，工艺性好且成本低。
一实施例中，如图4至图17所示，功率模块包括芯片60，芯片60固定在基板10的表层并与导电线路11电连接。
芯片60可以是功率半导体的IGBT芯片、MOS芯片、FRD芯片等，该芯片60借助于导电线路11并且通过键合结构111而接合到功率模块的其他电部件(未示出)，例如，接合到接触接头、金属插针21、和/或其他的功率半导体的芯片60。
芯片60位于两个相邻的插针座20之间，且两个插针座20处于第一距离阈值，至少一个引流基座30设置在两个插针座20之间；以确保胶层40的液面完全覆盖芯片60。
具体地，如图8和图9所示，一条导电线路11上连接有芯片60以及两个插针座20，芯片60位于两个相邻的插针座20之间，胶层40铺设在基板10的表层并覆盖该导电线路11、芯片60以及插针座20。通过在芯片60的两侧分别设置引流基座30，使得引流基座30到插针座20的距离、引流基座30与引流基座30之间的距离处于第二距离阈值，例如第二距离阈值为小于1cm，进而使得引流基座30附近的胶层40的液面不会因远离插针座20而出现低凹的情况，确保引流基座30到插针座20的距离、引流基座30与引流基座30之间的胶层40的液面保持平整，防止胶层40在芯片60上方形成薄弱处，进而可以防止其从薄弱处裸露，使得功率模块的电气绝缘性能好。
如图12和图13所示，两条导电线路11上各连接一个插针座20，芯片60设置在其中任意一条导电线路11上，并通过键合结构111(下文提及)与另一条导电线路11电连接，芯片60位于两个相邻的插针座20之间，胶层40铺设在基板10的表层并覆盖该两条导电线路11、芯片60以及插针座20。通过在其中一条导电线路11上设置一个引流基座30，使得引流基座30到插针座20的距离、引流基座30与引流基座30之间的距离处于第二距离阈值，例如第二距离阈值为小于1cm，进而使得引流基座30附近的胶层40的液面不会因远离插针座20而出现低凹的情况，确保引流基座30到插针座20的距离、引流基座30与引流基座30之间的胶层40的液面保持平整，防止胶层40在芯片60上方形成薄弱处，进而可以防止其从薄弱处裸露，使得功率模块的电气绝缘性能好。
如图16和图17所示，两条导电线路11上各连接一个插针座20，芯片60设置在其中一条导电线路11上，并通过键合结构111(下文提及)与另一条导电线路11电连接，芯片60位于两个相邻的插针座20之间，胶层40铺设在基板10的表层并覆盖该两条导电线路11、芯片60以及插针座20。通过在两条导电线路11之间的基板10的基质12上设置两个引流基座30，使得引流基座30到插针座20的距离、引流基座30与引流基座30之间的距离处于第二距离阈值，例如第二距离阈值为小于1cm，进而使得引流基座30附近的胶层40的液面不会因远离插针座20而出现低凹的情况，确保引流基座30到插针座20的距离、引流基座30与引流基座30之间的胶层40的液面保持平整，防止胶层40在芯片60上方形成薄弱处，进而可以防止其从薄弱处裸露，使得功率模块的电气绝缘性能好。
如图4和图5所示，两条导电线路11上各连接一个插针座20，芯片60单独设置在第三条导电线路11上，并通过键合结构111与另两条条导电线路11电连接，胶层40铺设在基板10的表层并覆盖该两条导电线路11、芯片60以及插针座20，在此不再赘述。
一实施例中，如图4、图5、以及图10至图17所示，基板10的表层具有至少两条导电线路11，也即是基质12的顶面12a上具有至少两条彼此相互独立的导电线路11；每个导电线路11至少与一个插针座20电连接，也即是，一个导电线路11可以与一个插针座20直接连接为一体，也可以是一个导电线路11与两个或者多个插针座20直接连接为一体，具体以设计为准。
每一个插针座20上插接有一根插针21，插针21通过插针座20与导电线路11电连接，相邻的两条导电线路11之间通过键合结构111电连接；键合结构111可采用金丝键合工艺，也可以是采用铝丝、铜丝。胶层40覆盖在键合结构111上，以实现电气绝缘。
一实施例中，如图4、图5、以及图10至图17所示，键合结构111位于两个相邻的插针座20之间，且两个插针座20处于第一距离阈值，至少一个引流基座30设置在两个插针座20之间；以使得胶层40的液面完全覆盖键合结构111，通过在功率模块的基板10较为空旷的区域(也即是远离插针座20和外壳50)布置引流基座30，引流基座30固定在基板10上，起到平衡胶层40的液面的作用，使得胶层40在整个功率模块内部的厚度基本保持一致，所有键合结构111得到充足而又不冗余的保护。
在一些实施例中，如图10、图11、14以及图15所示，两条导电线路11上分别连接有至少一个插针座20，两条导电线路11之间通过键合结构111电连接，引流基座30固定在基板10上；
相邻的两个插针座20处于第一距离阈值，两个插针座20之间可设置一个、两个或者多个引流基座30；使得引流基座30到插针座20的距离、引流基座30与引流基座30之间的距离处于第二距离阈值中，进而使得引流基座30附近的胶层40的液面不会因远离插针座20而出现低凹的情况；起到平衡胶层40的液面的作用，使得胶层40在整个功率模块内部的厚度基本保持一致，所有导电线路11、键合结构111得到充足而又不冗余的保护。
在一些实施例中，如图4、图5、12.图13、图16和图17所示，两条导电线路11上分别连接有至少一个插针座20，两条导电线路11之间通过键合结构111电连接，芯片60设置在其中任意一条导电线路11上或者单独设置在一条导电线路11上，引流基座30固定在基板10上，芯片60位于两个相邻的插针座20之间，胶层40铺设在基板10的表层并覆盖该两条导电线路11、芯片60以及插针座20。
相邻的两个插针座20处于第一距离阈值，两个插针座20之间可设置一个、两个或者多个引流基座30；使得引流基座30到插针座20的距离、引流基座30与引流基座30之间的距离处于第二距离阈值中，进而使得引流基座30附近的胶层40的液面不会因远离插针座20而出现低凹的情况；起到平衡胶层40的液面的作用，使得胶层40在整个功率模块内部的厚度基本保持一致，所有芯片60和导电线路11、键合结构111得到充足而又不冗余的保护。
一实施例中，如图4至图17所示，引流基座30的高度应当高于键合结构111的上拱高度，使得引流基座30附近的胶层40的液面不会因远离插针座20而出现低凹导致键合结构111裸露；起到平衡胶层40的液面的作用，使得胶层40在整个功率模块内部的厚度基本保持一致，所有导电线路11、键合结构111得到充足而又不冗余的保护。
如图4至图17所示，引流基座30的高度应当高于或者等于插针座20的高度，起到平衡胶层40的液面的作用，使得胶层40在整个功率模块内部的厚度基本保持一致，
如图4至图17所示，引流基座30的高度应当高于或者等于芯片60的高度。使得引流基座30附近的胶层40的液面不会因远离插针座20而出现低凹导致芯片60裸露。
一实施例中，如图4至图13所示，引流基座30设置在导电线路11上。
具体地，相邻的两条导电线路11之间，其中一条导电线路11所连接的一个插针座20，与另一条导电线路11所连接的一个插针座20之间的距离处于第一距离阈值；两个插针座20之间设置有至少一个引流基座30；引流基座30设置在两条导电线路11的其中之一上，或者单独的一个导电线路11上，起到平衡胶层40的液面的作用，使得胶层40在整个功率模块内部的厚度基本保持一致，所有结构得到充足而又不冗余的保护。引流基座30可以采用金属材料或者塑料，通过卡接或者粘接的形式固定在导电线路11上。此外，引流基座30可为铜质的基座，与导电线路11上采用焊接连接固定，连接强度好，且引流基座30可以采用插针座20相同的结构，即两者物料通用，插针座20上需要连接插针21，引流基座30不连接，单纯的作为胶层40的引流，使得胶层40在整个功率模块内部的厚度基本保持一致。
一实施例中，如图14至图17所示，引流基座30设置在基板10除开导电线路11的区域上，也即是引流基座30设置在基质12上。
具体地，相邻的两条导电线路11之间，其中一条导电线路11所连接的一个插针座20，与另一条导电线路11所连接的一个插针座20之间的距离处于第一距离阈值；两个插针座20之间设置有至少一个引流基座30；引流基座30设置在基板10除两条导电线路11的基质12上。起到平衡胶层40的液面的作用，使得胶层40在整个功率模块内部的厚度基本保持一致，所有结构得到充足而又不冗余的保护。
引流基座30可采用陶瓷与基质12一体制成，也可以分体制备后通过卡接、粘接、摩擦焊接等形式连接固定。
在本申请各实施例中，引流基座30的形状可以为圆柱体、圆筒体、或者方形桩、半圆柱体等。
如图4和图5所示，引流基座30包括柱形的本体31、上连接部32以及下连接部33；上连接部32以及下连接部33呈圆饼或者圆环状沿本体31的径向凸出。本体31、上连接部32以及下连接部33可以一体连接也可以分体加工后装配形成。
一实施例中，如图4和图5所示，功率模块包括罩设在基板10上的外壳50，外壳50通常为塑料，与基板10焊接连接形成封闭的空间以容纳功率模块的各个元器件；胶层40铺设在外壳50罩设在基板10的表层区域，以作为灌装的区域使得所有导电线路11、键合结构111、芯片60得到充足而又不冗余的保护。
外壳50上有多个对应插针21的插针孔51，插针21一端连接在插针座20上，另一端穿出外壳50的插针孔51用于连接外部电路。
本申请提供的各个实施例/实施方式在不产生矛盾的情况下可以相互组合。
以上所述仅为本申请的较佳实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种功率模块，其特征在于，包括：
基板(10)，所述基板(10)的表层具有导电线路(11)；
至少两个插针座(20)，与所述导电线路(11)电连接；
引流基座(30)，固定在所述基板(10)上；
以及胶层(40)，所述胶层(40)铺设在所述基板(10)的表层并覆盖所述导电线路(11)、所述引流基座(30)以及所述插针座(20)；
相邻两个所述插针座(20)处于第一距离阈值，两个所述插针座(20)之间设置有至少一个所述引流基座(30)。
2.根据权利要求1所述的功率模块，其特征在于，所述胶层(40)为硅凝胶层。
3.根据权利要求1所述的功率模块，其特征在于，所述胶层(40)各处的厚度的差值不高于1mm。
4.根据权利要求1至3任一项所述的功率模块，其特征在于，所述第一距离阈值为大于等于1cm。
5.根据权利要求1至3任一项所述的功率模块，其特征在于，所述功率模块包括芯片(60)，所述芯片(60)与所述导电线路(11)电连接；
所述芯片(60)位于两个相邻的所述插针座(20)之间，且两个所述插针座(20)处于第一距离阈值，至少一个所述引流基座(30)设置在两个所述插针座(20)之间。
6.根据权利要求1至3任一项所述的功率模块，其特征在于，所述基板(10)的表层具有至少两条导电线路(11)，每个所述导电线路(11)至少与一个所述插针座(20)电连接；
相邻的两条所述导电线路(11)之间通过键合结构(111)电连接；
所述胶层(40)覆盖在所述键合结构(111)上。
7.根据权利要求6所述的功率模块，其特征在于，所述键合结构(111)位于两个相邻的所述插针座(20)之间，且两个所述插针座(20)处于第一距离阈值，至少一个所述引流基座(30)设置在两个所述插针座(20)之间。
8.根据权利要求6所述的功率模块，其特征在于，所述引流基座(30)高于所述键合结构(111)。
9.根据权利要求1至3任一项所述的功率模块，其特征在于，所述引流基座(30)设置在所述导电线路(11)上；或，
所述引流基座(30)设置在所述基板(10)除开所述导电线路(11)的区域上。
10.根据权利要求1至3任一项所述的功率模块，其特征在于，所述功率模块包括罩设在所述基板(10)上的外壳(50)，所述胶层(40)铺设在所述外壳(50)罩设在所述基板(10)的表层区域。
CN202111376330.7A 2021-11-19 2021-11-19 一种功率模块 Pending CN114005793A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111376330.7A CN114005793A (zh) 2021-11-19 2021-11-19 一种功率模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111376330.7A CN114005793A (zh) 2021-11-19 2021-11-19 一种功率模块

Publications (1)

Publication Number Publication Date
CN114005793A true CN114005793A (zh) 2022-02-01

Family

ID=79929609

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111376330.7A Pending CN114005793A (zh) 2021-11-19 2021-11-19 一种功率模块

Country Status (1)

Country Link
CN (1) CN114005793A (zh)

Similar Documents

Publication Publication Date Title
CN107170718B (zh) 半导体模块
US5544412A (en) Method for coupling a power lead to a bond pad in an electronic module
KR960016239B1 (ko) 반도체장치
US5943213A (en) Three-dimensional electronic module
US5905638A (en) Method and apparatus for packaging a microelectronic device with an elastomer gel
US8138593B2 (en) Packaged microchip with spacer for mitigating electrical leakage between components
US7714428B2 (en) High power semiconductor package and method of making the same
KR920001691A (ko) 제로 전력 ic 모듈
US9466542B2 (en) Semiconductor device
KR20090056594A (ko) 온도 감지소자가 장착된 반도체 파워 모듈 패키지 및 그제조방법
JP4075204B2 (ja) 積層型半導体装置
JP7158392B2 (ja) パワー半導体モジュール
KR20080015725A (ko) 기계적으로 분리된 리드 부착물을 갖는 플라스틱오버몰딩된 패키지들
CN110914975B (zh) 功率半导体模块
JP2008141140A (ja) 半導体装置
US8963303B2 (en) Power electronic device
CN114649271A (zh) 半导体封装件及形成半导体封装件的方法
CN216288389U (zh) 一种功率模块
TW200416989A (en) Semiconductor device and method therefor
CN110459525B (zh) 一种具有逆变器的电力系统及其制造方法
CN114005793A (zh) 一种功率模块
US6057594A (en) High power dissipating tape ball grid array package
US6989590B2 (en) Power semiconductor device with a control circuit board that includes filled through holes
TW201724612A (zh) 封蓋結構和包含封蓋結構的半導體裝置封裝
JP2645285B2 (ja) 集積回路担持用電気的構成要素

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination