CN113991030A - 一种像素结构及其制作方法、显示面板、电子设备 - Google Patents
一种像素结构及其制作方法、显示面板、电子设备 Download PDFInfo
- Publication number
- CN113991030A CN113991030A CN202111254918.5A CN202111254918A CN113991030A CN 113991030 A CN113991030 A CN 113991030A CN 202111254918 A CN202111254918 A CN 202111254918A CN 113991030 A CN113991030 A CN 113991030A
- Authority
- CN
- China
- Prior art keywords
- layer
- light
- preset position
- pixel structure
- emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
- H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
- H10K50/125—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light
- H10K50/13—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light comprising stacked EL layers within one EL unit
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/805—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/122—Pixel-defining structures or layers, e.g. banks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
Landscapes
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本公开提供了一种像素结构及其制作方法、显示面板、电子设备,该像素结构包括:在位于平坦层的第一预设位置和/或位于发光区域限制层的第二预设位置处设置有反射凹槽,平坦层和/或发光区域限制层与第一预设位置和/或第二预设位置对应的区域在制作时形成预设形状的凹陷,使发光层在制作时在凹陷处断开。本公开通过在像素结构的预设位置处设置反射凹槽,反射凹槽在受到光照时形成光的衍射汇聚,使平坦层和/或发光区域限制层与预设位置对应的区域曝光形成预设形状的凹陷,在后续进行发光层和阴极层制作时,发光层会在凹陷处出现断裂,使像素间电极联通情况消失,避免出现像素串扰情况,进而提升了显示产品的显示效果。
Description
技术领域
本公开涉及显示技术领域,特别涉及一种像素结构及其制作方法、显示面板、电子设备。
背景技术
在自发光的像素结构制作工艺中,极易发生不同像素之间的电极联通,从而发生像素间的串扰,使本来不应当被点亮的像素因电极联通导致发光,影响显示产品的整体画质。
发明内容
本公开实施例的目的在于提供一种像素结构及其制作方法、显示面板、电子设备,用以解决现有技术中像素间易发生串扰的问题。
本公开的实施例采用如下技术方案:一种像素结构,包括:依次设置的基板、平坦层、阳极层、发光区域限制层、发光层以及阴极层;其中,在位于所述平坦层的第一预设位置和/或位于所述发光区域限制层的第二预设位置处设置有反射凹槽,所述平坦层和/或所述发光区域限制层与所述第一预设位置和/或所述第二预设位置对应的区域在制作时形成预设形状的凹陷,使所述发光层在制作时在所述凹陷处断开。
在一些实施例中,所述发光层为双层堆栈结构。
在一些实施例中,所述第一预设位置为相邻两个像素之间的平坦层底部;所述第二预设位置为任意一个像素的坡度区的发光区域限制层底部。
在一些实施例中,在所述反射凹槽设置在所述第一预设位置处时,在所述预设形状的凹陷的截面形状中,所述平坦层与所述发光层之间接触的表面上所形成的开口宽度为第一宽度,所述平坦层与所述发光区域限制层之间接触的表面上所形成的开口宽度为第二宽度,并且所述第一宽度小于所述第二宽度;在所述反射凹槽设置在所述第二预设位置处时,所述预设形状的凹陷的截面形状为曲率大于第一阈值的弧形。
在一些实施例中,所述反射凹槽的长度为5至30微米。
在一些实施例中,所述反射凹槽的侧边与底边之间的坡度角为30至85度。
在一些实施例中,在所述反射凹槽设置在所述第一预设位置处时,所述反射凹槽的宽度为5至15微米;在所述反射凹槽设置在所述第二预设位置处时,所述反射凹槽的宽度为2至3微米。
本公开的实施例还提供一种像素结构的制作方法,包括:在基板上设置平坦层,并且在所述平坦层的第一位置设置反射凹槽;在所述平坦层上制作阳极层以及发光区域限制层,使所述平坦层和所述发光区域限制层与所述第一预设位置对应的区域在刻蚀过程中形成预设形状的凹陷;在所述发光区域限制层上制作发光层以及阴极层,使所述发光层在制作时在所述凹陷处断开。
本公开的实施例还提供了一种显示面板,其特征在于,所述显示面板基于多个上述的像素结构制成。
本公开的实施例还提供了一种电子设备,其特征在于,所述电子设备至少包括上述的显示面板。
本公开实施例的有益效果在于:通过在像素结构的预设位置处设置反射凹槽,反射凹槽在受到光照时形成光的衍射汇聚,使平坦层和/或发光区域限制层与预设位置对应的区域曝光形成预设形状的凹陷,在后续进行发光层和阴极层制作时,发光层会在凹陷处出现断裂,使像素间电极联通情况消失,避免出现像素串扰情况,进而提升了显示产品的显示效果。
附图说明
为了更清楚地说明本公开实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本公开中记载的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1为Tandem技术中双层堆栈像素结构示意图;
图2为本公开第一实施例中金属凹槽设置在第一预设位置时的像素结构截面示意图;
图3为本公开第一实施例中衍射汇聚效果原理示意图;
图4为本公开第一实施例中预设形状的凹陷示意图;
图5为本公开第一实施例中一种像素阵列排布方式中金属凹槽的设置示意图;
图6为本公开第一实施例中另一种像素阵列排布方式中金属凹槽的设置示意图;
图7为本公开第一实施例中金属凹槽设置在第二预设位置时的像素结构截面示意图;
图8为本公开第二实施例中像素结构的制作流程图。
具体实施方式
此处参考附图描述本公开的各种方案以及特征。
应理解的是,可以对此处申请的实施例做出各种修改。因此,上述说明书不应该视为限制,而仅是作为实施例的范例。本领域的技术人员将想到在本公开的范围和精神内的其他修改。
包含在说明书中并构成说明书的一部分的附图示出了本公开的实施例,并且与上面给出的对本公开的大致描述以及下面给出的对实施例的详细描述一起用于解释本公开的原理。
通过下面参照附图对给定为非限制性实例的实施例的优选形式的描述,本公开的这些和其它特性将会变得显而易见。
还应当理解,尽管已经参照一些具体实例对本公开进行了描述,但本领域技术人员能够确定地实现本公开的很多其它等效形式,它们具有如权利要求的特征并因此都位于借此所限定的保护范围内。
当结合附图时,鉴于以下详细说明,本公开的上述和其他方面、特征和优势将变得更为显而易见。
此后参照附图描述本公开的具体实施例;然而,应当理解,所申请的实施例仅仅是本公开的实例,其可采用多种方式实施。熟知和/或重复的功能和结构并未详细描述以避免不必要或多余的细节使得本公开模糊不清。因此,本文所申请的具体的结构性和功能性细节并非意在限定,而是仅仅作为权利要求的基础和代表性基础用于教导本领域技术人员以实质上任意合适的详细结构多样地使用本公开。
本说明书可使用词组“在一种实施例中”、“在另一个实施例中”、“在又一实施例中”或“在其他实施例中”,其均可指代根据本公开的相同或不同实施例中的一个或多个。
在自发光的像素结构制作工艺中,极易发生不同像素之间的电极联通,从而发生像素间的串扰,使本来不应当被点亮的像素因电极联通导致发光,影响显示产品的整体画质。
Tandem技术是指利用使用N/P-CGL作为异质结,将两个单层发光器件结构串联,即形成双层堆栈(2-Stack)结构后,再进行阴极层(CTD)和封盖层(CPL)蒸镀的发光层(EL)器件发光结构,如图1所示。该技术实现了双发光器件串联,在相同发光强度下,极大地降低了EL发光电流,提升了EL器件寿命。
但是,单层发光器件结构在使用时所出现的像素串扰情况,在双层堆栈结构中因异质结的导入使电极联通情况更容易发生,因此对于双层堆栈结构来说,其更容易发生像素间的串扰,显示器件的显示效果影响更加严重。
为了解决上述问题,本公开提供了一种像素结构,其至少包括依次设置的基板、平坦层PLN、阳极层AND、发光区域限制层PDL、发光层EL以及阴极层CTD,其主要通过在像素层级中的预设位置设置反射凹槽,使平坦层和/或发光区域限制层形成预设形状的凹陷,这样在蒸镀EL层时EL层会在凹陷处发生断裂,以避免像素间的电极联通情况发生。其中,反射凹槽所设置的预设位置至少包括位于平坦层的第一预设位置,其通常对应在两个相邻像素之间的PDL层的下方,如图2所示;预设位置还包括位于PDL层上的第二预设位置,其通常对应在单个像素的像素爬坡区,一般对于一个像素来说,会在其与其他像素相邻一侧的爬坡区设置反射凹槽,如图7所示。
需要注意的是,反射凹槽可以使用金属制作,也可以使用其他能实现相同衍射汇聚效果的光学材料制成。在其为金属凹槽时,其可以与像素结构中的金属电极同层制作,并使用与金属电极相同的材料制成,例如,金属凹槽可以与像素结构中的层级SD2(图中未示出)连接,并在制作时同时进行,以避免金属凹槽浮接影响像素正常工作。
图2示出了反射凹槽设置在第一预设位置时的像素结构截面示意图,如图2所示,图2中并未示出基板,并且将平坦层PLN划分为第一平坦层PLN1以及第二平坦层PLN2,其中PLN1更靠近基板一侧,PLN2则与AND层以及PDL层连接。具体地,反射凹槽底边设置在PLN1靠近基板一侧,其两个侧边向上(即向远离基板一侧的方向上)延伸,侧边的高度本实施例不进行限制,侧边与底边之间形成一定的坡度角,使其在受到光照时形成衍射汇聚效果如图3所示,而与反射凹槽对应的PLN2以及PDL层区域则受到衍射所汇聚的光线照射,相当于在对应区域进行了曝光处理,最终形成如图4所示的预设形状的凹陷。在蒸镀EL层时,受凹陷形状的影响,EL层在蒸镀过程中会在凹陷处形成断裂,致使相邻的两个像素之间的电极区域无法连通,如图2所示;尤其是针对双层堆栈结构的EL层来说,EL层断裂后也就无法形成串扰,进而提升了显示效果。
进一步地,在反射凹槽设置在第一位置处时,对应形成的预设形状的凹陷的截面如图2所示,其通常类似一上方具有开口的圆形。具体地,在该凹陷处,原有PDL层的上表面(即与EL层接触的表面)具有一开口宽度为第一宽度的开口,而PDL层与PLN2之间的接触面上所形成的开口的开口宽度为第二宽度,并且第一宽度小于第二宽度,使PDL层靠近凹陷的位置形成EL隔断结构,以保证在蒸镀EL层时因EL隔断结构形成断裂,实现相邻像素之间的电极断开效果。
在一些实施例中,反射凹槽的设置长度与其所设置位置两侧的像素大小有关,一般其长度设置在5至30微米之间。图5和图6分别示出了两种不同阵列排布方式中反射凹槽的设置示意图,在图5中绿色像素(G)与红色像素(R)相对的边长较短,对应反射凹槽设置的长度较短,蓝色像素(B)的右边一侧所设置的反射凹槽则由于蓝色像素的右侧边长较长,对应设置的长度较长,图6同理,在此不再赘述。在实际设置时,根据像素的排列情况以及像素边长情况进行反射凹槽长度调整即可。
需要了解的是,基于反射凹槽的设置所形成的衍射汇聚最终形成了预设形状的凹陷,因此可根据实际对凹陷形状的需求,对反射凹槽的形状进行相应调整,使其最终形成的凹陷形状满足要求。在一些实施例中,反射凹槽的侧边与底边之间所形成的坡度角在30至85度之间,其具体可根据像素之间的间距、像素层级厚度、所需凹陷形状等因素进行调整,一般选择70至75度为宜;另外,反射凹槽的侧边具有一定弧度,即向反射凹槽远离中心的方向弯曲有一定弧度,使衍射汇集效果更好,而反射凹槽侧边具体弯曲的幅度可根据实际需求进行调整,本公开不进行限制。
进一步地,在反射凹槽设置在第一位置处时,反射凹槽的宽度通常设置为5至15微米,具体可根据相邻像素之间的距离进行调整,也可结合对凹陷形状的具体需求进行设置,本实施例在此不进行限制。
图7示出了反射凹槽设置在第二预设位置时的像素结构截面示意图。如图7所示,反射凹槽设置的位置为AND层上方,PDL层中的爬坡区,其所实现的功能和效果与反射凹槽设置在第一预设位置相同,在此不再赘述,其区别在于反射凹槽设置在第二预设位置时,其对应生成的预设形状的凹陷为曲率大于第一阈值的弧形结构,而第一阈值的具体值可根据实际PDL层厚度、EL层厚度等因素进行调整,满足在PDL靠近凹陷的边缘处形成EL隔断结构,使EL层在制作时形成断裂即可。另外,在反射凹槽设置在第二预设位置时,由于像素坡度区的限制,此时反射凹槽的宽度在2至3微米之间,其长度、坡度角等参数根据实际像素参数进行相应调整即可。
本实施例通过在像素结构的预设位置处设置反射凹槽,反射凹槽在受到光照时形成光的衍射汇聚,使平坦层和/或发光区域限制层与预设位置对应的区域曝光形成预设形状的凹陷,在后续进行发光层和阴极层制作时,发光层会在凹陷处出现断裂,使像素间电极联通情况消失,避免出现像素串扰情况,进而提升了显示产品的显示效果。
本公开的第二实施例提供了一种第一实施例中像素结构的制作方法,其流程图如图8所示,主要包括步骤S10至S30:
S10,在基板上设置平坦层,并且在平坦层的第一位置设置反射凹槽;
S20,在平坦层上制作阳极层以及发光区域限制层,使平坦层和发光区域限制层与第一预设位置对应的区域在刻蚀过程中形成预设形状的凹陷;
S30,在发光区域限制层上制作发光层以及阴极层,使发光层在制作时在凹陷处断开。
本实施例通过在像素结构的预设位置处设置反射凹槽,反射凹槽在受到光照时形成光的衍射汇聚,使平坦层和/或发光区域限制层与预设位置对应的区域曝光形成预设形状的凹陷,在后续进行发光层和阴极层制作时,发光层会在凹陷处出现断裂,使像素间电极联通情况消失,避免出现像素串扰情况,进而提升了显示产品的显示效果。
需要注意的是,像素结构中各个层级的具体制作方法可直接使用现有技术中的方法,本实施例不进行详细描述,并且,像素结构中可能存在的其他层级结构可根据需求进行制作,例如CPL层等,本实施例不进行描述。
本公开的第三实施例提供了一种显示面板,该显示面板可基于多个本公开第一实施例中所提供的像素结构进行阵列排布形成,其在像素间或像素的爬坡区设置有反射凹槽,实现EL层的断裂,避免串扰情况发生,达到显示面板显示效果提升的目的。进一步地,在EL层为双层堆栈结构时,由于每个像素的位置实际上为两个单层结构的串联,可以在相同的发光强度下,降低EL发光电流,进一步达到了提升显示面板寿命的目的。
本公开的第四实施例提供了一种电子设备,该电子设备具有本公开第三实施例所提供的显示面板,其可以为任意一种具有显示功能的设备,例如手机、电脑、车载屏幕等,因显示面板中反射凹槽的设置形成的凹陷,实现了EL层的断裂,避免串扰情况发生,有利于提升电子设备显示效果。进一步地,在EL层为双层堆栈结构时,由于每个像素的位置实际上为两个单层结构的串联,可以在相同的发光强度下,降低EL发光电流,进一步达到了提升电子设备寿命的目的。
以上对本公开多个实施例进行了详细说明,但本公开不限于这些具体的实施例,本领域技术人员在本公开构思的基础上,能够做出多种变型和修改实施例,这些变型和修改都应落入本公开所要求保护的范围之内。
Claims (10)
1.一种像素结构,其特征在于,包括:
依次设置的基板、平坦层、阳极层、发光区域限制层、发光层以及阴极层;其中,
在位于所述平坦层的第一预设位置和/或位于所述发光区域限制层的第二预设位置处设置有反射凹槽,所述平坦层和/或所述发光区域限制层与所述第一预设位置和/或所述第二预设位置对应的区域在制作时形成预设形状的凹陷,使所述发光层在制作时在所述凹陷处断开。
2.根据权利要求1所述的像素结构,其特征在于,所述发光层为双层堆栈结构。
3.根据权利要求1所述的像素结构,其特征在于,所述第一预设位置为相邻两个像素之间的平坦层底部;所述第二预设位置为任意一个像素的坡度区的发光区域限制层底部。
4.根据权利要求3所述的像素结构,其特征在于,在所述反射凹槽设置在所述第一预设位置处时,在所述预设形状的凹陷的截面形状中,所述平坦层与所述发光层之间接触的表面上所形成的开口宽度为第一宽度,所述平坦层与所述发光区域限制层之间接触的表面上所形成的开口宽度为第二宽度,并且所述第一宽度小于所述第二宽度;
在所述反射凹槽设置在所述第二预设位置处时,所述预设形状的凹陷的截面形状为曲率大于第一阈值的弧形。
5.根据权利要求1所述的像素结构,其特征在于,所述反射凹槽的长度为5至30微米。
6.根据权利要求1所述的像素结构,其特征在于,所述反射凹槽的侧边与底边之间的坡度角为30至85度。
7.根据权利要求3所述的像素结构,其特征在于,在所述反射凹槽设置在所述第一预设位置处时,所述反射凹槽的宽度为5至15微米;
在所述反射凹槽设置在所述第二预设位置处时,所述反射凹槽的宽度为2至3微米。
8.一种像素结构的制作方法,其特征在于,包括:
在基板上设置平坦层,并且在所述平坦层的第一位置设置反射凹槽;
在所述平坦层上制作阳极层以及发光区域限制层,使所述平坦层和所述发光区域限制层与所述第一预设位置对应的区域在刻蚀过程中形成预设形状的凹陷;
在所述发光区域限制层上制作发光层以及阴极层,使所述发光层在制作时在所述凹陷处断开。
9.一种显示面板,其特征在于,所述显示面板基于多个如权利要求1至7中任一项所述的像素结构制成。
10.一种电子设备,其特征在于,所述电子设备至少包括如权利要求9所述的显示面板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111254918.5A CN113991030B (zh) | 2021-10-27 | 2021-10-27 | 一种像素结构及其制作方法、显示面板、电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111254918.5A CN113991030B (zh) | 2021-10-27 | 2021-10-27 | 一种像素结构及其制作方法、显示面板、电子设备 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113991030A true CN113991030A (zh) | 2022-01-28 |
CN113991030B CN113991030B (zh) | 2023-10-10 |
Family
ID=79742437
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111254918.5A Active CN113991030B (zh) | 2021-10-27 | 2021-10-27 | 一种像素结构及其制作方法、显示面板、电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113991030B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116075188A (zh) * | 2023-03-21 | 2023-05-05 | 北京京东方技术开发有限公司 | 一种显示基板及显示装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108649050A (zh) * | 2018-04-24 | 2018-10-12 | 京东方科技集团股份有限公司 | 一种oled显示基板及制作方法、显示装置 |
CN108717942A (zh) * | 2018-05-31 | 2018-10-30 | 京东方科技集团股份有限公司 | Oled基板及其制作方法、显示装置 |
US20180342563A1 (en) * | 2017-05-26 | 2018-11-29 | Boe Technology Group Co., Ltd. | Oled display substrate and manufacturing method thereof, display panel and display apparatus |
CN109346505A (zh) * | 2018-10-11 | 2019-02-15 | 京东方科技集团股份有限公司 | 一种有机发光显示面板、其制备方法及显示装置 |
CN113066838A (zh) * | 2021-03-22 | 2021-07-02 | 京东方科技集团股份有限公司 | 显示面板及其制作方法和显示装置 |
-
2021
- 2021-10-27 CN CN202111254918.5A patent/CN113991030B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20180342563A1 (en) * | 2017-05-26 | 2018-11-29 | Boe Technology Group Co., Ltd. | Oled display substrate and manufacturing method thereof, display panel and display apparatus |
CN108649050A (zh) * | 2018-04-24 | 2018-10-12 | 京东方科技集团股份有限公司 | 一种oled显示基板及制作方法、显示装置 |
CN108717942A (zh) * | 2018-05-31 | 2018-10-30 | 京东方科技集团股份有限公司 | Oled基板及其制作方法、显示装置 |
CN109346505A (zh) * | 2018-10-11 | 2019-02-15 | 京东方科技集团股份有限公司 | 一种有机发光显示面板、其制备方法及显示装置 |
CN113066838A (zh) * | 2021-03-22 | 2021-07-02 | 京东方科技集团股份有限公司 | 显示面板及其制作方法和显示装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116075188A (zh) * | 2023-03-21 | 2023-05-05 | 北京京东方技术开发有限公司 | 一种显示基板及显示装置 |
CN116075188B (zh) * | 2023-03-21 | 2023-08-22 | 北京京东方技术开发有限公司 | 一种显示基板及显示装置 |
Also Published As
Publication number | Publication date |
---|---|
CN113991030B (zh) | 2023-10-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101808715B1 (ko) | 유기발광표시장치 | |
US10607974B2 (en) | Micro LED display and manufacturing method thereof | |
KR101848561B1 (ko) | 표시 장치 | |
US9583737B2 (en) | Organic electro-luminescence display device | |
CN110444579B (zh) | 一种显示面板和显示面板的制备方法 | |
KR20150127368A (ko) | 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법 | |
CN108346685B (zh) | 一种阵列基板及其制备方法、显示装置 | |
CN113241421A (zh) | 显示基板、显示面板及显示装置 | |
CN113991030A (zh) | 一种像素结构及其制作方法、显示面板、电子设备 | |
KR101904466B1 (ko) | 유기 발광 표시 장치 및 그 제조방법 | |
US10868217B2 (en) | LED chips, method of manufacturing the same, and display panels | |
KR101766714B1 (ko) | 유기발광 표시장치 | |
KR20170028915A (ko) | 유기발광 표시장치 | |
US20190363307A1 (en) | Light emitting substrate and manufacturing method thereof, light emitting device and manufacturing method thereof | |
US20220320262A1 (en) | Display panel and display device | |
KR101890608B1 (ko) | 유기발광표시장치 | |
WO2022134427A1 (zh) | 显示基板、其制作方法及三维显示装置 | |
KR101802778B1 (ko) | 상부발광 유기발광표시장치 | |
US20230309347A1 (en) | Display panel, manufacturing method therefor, and display device | |
CN114122084B (zh) | 顶发射oled显示面板 | |
CN215644557U (zh) | 显示基板、显示面板及显示装置 | |
CN113555394B (zh) | 一种显示面板 | |
CN117769320A (zh) | 一种显示面板、制作方法以及显示装置 | |
US20220336771A1 (en) | Organic light emitting diode display device and manufacturing method thereof | |
US20220262878A1 (en) | Display device with reduced crosstalk and manufacturing method of the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |