CN113990858A - 一种集成无源器件、其制作方法及半导体装置 - Google Patents
一种集成无源器件、其制作方法及半导体装置 Download PDFInfo
- Publication number
- CN113990858A CN113990858A CN202111265841.1A CN202111265841A CN113990858A CN 113990858 A CN113990858 A CN 113990858A CN 202111265841 A CN202111265841 A CN 202111265841A CN 113990858 A CN113990858 A CN 113990858A
- Authority
- CN
- China
- Prior art keywords
- layer
- conductive
- flexible substrate
- glass substrate
- inductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/10—Inductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明实施例公开了一种集成无源器件、其制作方法及半导体装置,本发明通过采用第一柔性基板+玻璃基板+第二柔性基板的三明治结构,取代相关技术中的单层玻璃基板结构,可以增加器件强度,弥补玻璃基板打孔填充导电结构后强度降低的问题;并且本发明通过设计三维电感结构、平面电容结构,可以提高电感的品质因素(即Q factor),从而降低损耗,提高集成无源器件的可靠性。
Description
技术领域
本发明涉及半导体器件制造技术领域,特别涉及一种集成无源器件、其制作方法及半导体装置。
背景技术
集成无源器件(Integrated Passive Device,IPD)因其优越的独立无源元件特性,目前被广泛应用于微波射频电路及其产品中。
以玻璃基板为主体材料的集成无源器件,相比硅基板等材料产品可靠性优异,适合高频应用,实现更优的电性能。
发明内容
本发明实施例提供了一种集成无源器件、其制作方法及半导体装置,可以降低信号传递损耗、提高器件强度、简化制作工艺以及节约成本。
本发明实施例提供的一种集成无源器件,包括:相对设置的第一柔性基板和第二柔性基板,以及位于所述第一柔性基板和所述第二柔性基板之间的玻璃基板;其中,所述玻璃基板具有贯穿厚度方向的至少一个通孔;所述集成无源器件还包括:
至少一个电感,所述电感包括:位于所述第一柔性基板和所述玻璃基板之间的第一导电结构,填充在所述通孔内的第二导电结构,以及位于所述第二柔性基板和所述玻璃基板之间的第三导电结构;所述第一导电结构和所述第三导电结构通过所述第二导电结构电连接;
至少一个电容,所述电容位于所述第二柔性基板和所述玻璃基板之间,且所述电容与电感电连接。
可选地,在本发明实施例提供的上述集成无源器件中,所述第一导电结构包括:位于所述第一柔性基板和所述玻璃基板之间的第一导电层,以及位于所述第一导电层和所述玻璃基板之间的第一导电胶层;其中,所述通孔在所述第一柔性基板上的正投影位于所述第一导电层在所述第一柔性基板上的正投影范围内,所述第一导电胶层包括第一本体以及位于所述第一本体内部的第一导电球体,所述第二导电结构通过所述第一导电球体与所述第一导电层电连接。
可选地,在本发明实施例提供的上述集成无源器件中,所述第三导电结构包括:位于所述第二柔性基板和所述玻璃基板之间的第二导电层,位于所述第二导电层和所述玻璃基板之间的第二导电胶层,以及位于所述第二导电胶层和所述玻璃基板之间的第三导电层;其中,所述通孔在所述第一柔性基板上的正投影位于所述第二导电层在所述第一柔性基板上的正投影范围内,所述通孔在所述第一柔性基板上的正投影位于所述第三导电层在所述第一柔性基板上的正投影范围内,所述第二导电胶层包括第二本体以及位于所述第二本体内部的第二导电球体,所述第二导电结构通过所述第三导电层、所述第二导电球体与所述第二导电层电连接。
可选地,在本发明实施例提供的上述集成无源器件中,所述电容位于相邻两个电感之间,所述电容被配置为电连接所述相邻两个电感,所述电连接的两个电感包括第一电感和第二电感;
所述电容包括:位于所述玻璃基板和所述第一电感的第二导电层之间的第四导电层,位于所述第四导电层和所述第一电感的第二导电层之间的第一绝缘层,以及位于所述第一绝缘层和所述第一电感的第二导电层之间的第五导电层;其中,
所述第四导电层与所述第二电感的第三导电层为一体结构,所述第五导电层与所述第一电感的第二导电层电连接,所述第一绝缘层露出各所述通孔。
可选地,在本发明实施例提供的上述集成无源器件中,所述第五导电层和所述第一电感的第二导电层之间具有所述第二导电胶层,所述第五导电层通过所述第二导电球体与所述第一电感的第二导电层电连接。
可选地,在本发明实施例提供的上述集成无源器件中,所述第一电感的第二导电层和所述第二电感的第二导电层之间具有所述第二导电胶层,所述集成无源器件还包括位于所述第二导电胶层和所述第五导电层之间的第二绝缘层;所述第二绝缘层露出各所述通孔以及露出所述第五导电层。
可选地,在本发明实施例提供的上述集成无源器件中,还包括与所述第一导电层电连接且裸露的信号走线以及焊盘。
相应地,本发明实施例还提供了一种半导体装置,包括上述集成无源器件。
相应地,本发明实施例还提供了一种用于制作上述集成无源器件的制作方法,包括:
提供一玻璃基板,在所述玻璃基板上制作具有贯穿厚度方向的至少一个通孔;
在所述第一柔性基板和所述第二柔性基板之间形成至少一个电感和至少一个电容;其中,所述电感包括:位于所述第一柔性基板和所述玻璃基板之间的第一导电结构,填充在所述通孔内的第二导电结构,以及位于所述第二柔性基板和所述玻璃基板之间的第三导电结构;所述第一导电结构和所述第三导电结构通过所述第二导电结构电连接;所述电容位于所述第二柔性基板和所述玻璃基板之间,且所述电容与所述电感电连接。
可选地,在本发明实施例提供的上述制作方法中,所述在所述第一柔性基板和所述第二柔性基板之间形成至少一个电感和至少一个电容,具体包括:
在所述通孔内填充第二导电结构;
在填充有所述第二导电结构的玻璃基板上形成一体结构的第四导电层和第三导电层;
在所述第四导电层和第三导电层背离所述玻璃基板的一侧形成第一绝缘层;所述第一绝缘层露出各所述通孔;
在所述第一绝缘层背离所述玻璃基板的一侧形成第五导电层;
在所述第五导电层背离所述玻璃基板的一侧形成第二绝缘层;所述第二绝缘层露出各所述通孔以及露出所述第五导电层;所述第四导电层、所述第一绝缘层和所述第五导电层构成所述电容;
在所述第一柔性基板上形成图形化的第一导电层;
在所述第二柔性基板上形成图形化的第二导电层;
将形成有所述第一导电层的第一柔性基板、第一导电胶层、形成有所述电容的玻璃基板、第二导电胶层以及形成有所述第二导电层的第二柔性基板通过压合的方式集成在一起,形成所述集成无源器件。
本发明实施例的有益效果如下:
本发明实施例提供的一种集成无源器件、其制作方法及半导体装置,本发明通过采用第一柔性基板+玻璃基板+第二柔性基板的三明治结构,取代相关技术中的单层玻璃基板结构,可以增加器件强度,弥补玻璃基板打孔填充导电结构后强度降低的问题;并且本发明通过设计三维电感结构、平面电容结构,可以提高电感的品质因素(即Q factor),从而降低损耗,提高集成无源器件的可靠性。
附图说明
图1为相关技术中提供的集成无源器件的结构示意图;
图2为本发明实施例提供的集成无源器件的结构示意图;
图3为本发明实施例提供的集成无源器件的制作方法流程示意图;
图4为本发明实施例提供的集成无源器件的具体制作方法流程示意图;
图5A-图5I为本发明实施例提供的集成无源器件的制作方法在执行每一制作步骤之后的结构示意图;
图6为本发明实施例提供的半导体装置的结构示意图。
具体实施方式
为了使本发明的目的,技术方案和优点更加清楚,下面结合附图,对本发明实施例提供的集成无源器件、其制作方法及半导体装置的具体实施方式进行详细地说明。应当理解,下面所描述的优选实施例仅用于说明和解释本发明,并不用于限定本发明。并且在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互组合。
附图中各层薄膜厚度、大小和形状不反映集成无源器件的真实比例,目的只是示意说明本发明内容。
相关技术中,三维玻璃基集成无源器件的结构如图1所示,自上而下的膜层结构为:锡球101、第一绝缘层102、第二绝缘层103、第一电镀铜104、第三绝缘层105、第一电极106、第四绝缘层107、第二电极108、玻璃基板109、孔内铜110、第二电镀铜111、第五绝缘层112、第六绝缘层113,其中第二电极108、第四绝缘层107和第一电极106形成MIM(Metal-Insulation-Metal,金属-绝缘介质-金属)电容;第一电镀铜104、第二电极108、孔内铜110和第二电镀铜111形成电感。图1的制作的工艺流程如下:先制作一具有通孔的玻璃基板109,通孔的位置要对应表面连接盘图形;利用镀膜工艺对通孔进行金属化(即在通孔内填充孔内铜110),以实现玻璃基板109上下表面的电气连接;在玻璃基板109上下表面根据产品要求进行图形化工艺,包括上述各绝缘层与电极,绝缘层可采用氮化硅、氧化硅等无机材料或亚格力、聚酰亚胺等有机材料,而为防止上述电镀铜氧化,电镀铜后往往采用无机绝缘层103/112加有机绝缘层102/113结构,电极可采用铜、铝、金等金属材料或银浆、铜浆等浆料制作,最后再进行第一绝缘层102和第二绝缘层103开窗,露出第一电镀铜104,并制作封装所需的锡球101(凸点,Bump)。目前图1所示的结构的主要问题在于:作为电感一部分的金属走线(104、111)需要采用电镀铜,电镀铜厚度往往大于5μm,而采用电镀工艺制作时膜厚的均一性差,表面粗糙度大,由于趋肤效应影响,粗糙的电镀铜表面往往引起信号传输损耗的增加,若要采用化学机械抛光(CMP)工艺使电镀铜表面平坦化,一会造成工艺成本增加,二是抛光过程中会对玻璃基板109施加压力,极易造成玻璃基板破碎。同时随着电镀铜厚度的增加,电镀铜与其他膜层的应力也会不断加大,并且为了防止第一电镀铜104被氧化,在制作锡球101前需要沉积第一绝缘层102、第二绝缘层103,该过程一般为温度超过200℃的高温工艺,极易引起第一电镀铜104与下层膜层发生热膨胀,产生开裂或玻璃基板翘曲的问题,从而无法满足集成无源器件的信赖性要求。
有鉴于此,本发明实施例提供了一种集成无源器件,如图2所示,包括:相对设置的第一柔性基板14和第二柔性基板1,以及位于第一柔性基板14和第二柔性基板1之间的玻璃基板9;其中,玻璃基板9具有贯穿厚度方向的至少一个通孔91;集成无源器件还包括:
至少一个电感(例如L1、L2、L3),电感(L1、L2、L3)包括:位于第一柔性基板14和玻璃基板9之间的第一导电结构20,填充在通孔91内的第二导电结构10,以及位于第二柔性基板1和玻璃基板9之间的第三导电结构30;第一导电结构20和第三导电结构30通过第二导电结构10电连接;
至少一个电容C,电容C位于第二柔性基板1和玻璃基板9之间,且电容C与电感(L1、L2、L3)电连接。
本发明实施例提供的上述集成无源器件,通过采用第一柔性基板+玻璃基板+第二柔性基板的三明治结构,取代相关技术中的单层玻璃基板结构,可以增加器件强度,弥补玻璃基板打孔填充第二导电结构后强度降低的问题;并且本发明通过设计三维电感结构、平面电容结构,可以提高电感的品质因素(即Q factor),从而降低损耗,提高集成无源器件的可靠性。
在具体实施时,通过采用第一柔性基板和第二柔性基板分别代替相关技术中双层绝缘层结构102/103及112/113,可以在降低膜层厚度、提高器件强度的基础上起到隔绝保护作用。
在具体实施时,在本发明实施例提供的上述集成无源器件中,如图2所示,第一导电结构20包括:位于第一柔性基板14和玻璃基板9之间的第一导电层13,以及位于第一导电层13和玻璃基板9之间的第一导电胶层;其中,第一导电胶层包括第一本体12以及位于第一本体12内部的第一导电球体11,第二导电结构10通过第一导电球体11与第一导电层13电连接,通孔91在第一柔性基板14上的正投影位于第一导电层13在第一柔性基板14上的正投影范围内。具体地,第一导电层13的材料采用压延铜,即制作第一导电层13时沉积一整层的压延铜,然后通过光刻工艺制作图形化的第一导电层13,压延铜的表面平坦性较好,不用像相关技术中采用CMP工艺对电镀铜表面进行抛光处理,节约成本,实现大尺寸基板制作,同时可减少玻璃基板在抛光中的破碎风险;由于压延铜具有良好的表面平坦性和厚度均一性,因此可以使信号传递损耗大大降低。
在具体实施时,在本发明实施例提供的上述集成无源器件中,如图2所示,第三导电结构30包括:位于第二柔性基板1和玻璃基板9之间的第二导电层2,位于第二导电层2和玻璃基板9之间的第二导电胶层,以及位于第二导电胶层和玻璃基板9之间的第三导电层8;其中,第二导电胶层包括第二本体3以及位于第二本体3内部的第二导电球体4,第二导电结构10通过第三导电层8、第二导电球体4与第二导电层2电连接,通孔91在第一柔性基板14上的正投影位于第二导电层2在第一柔性基板14上的正投影范围内,通孔91在第一柔性基板14上的正投影位于第三导电层8在第一柔性基板14上的正投影范围内。具体地,第二导电层2的材料采用压延铜,即制作第二导电层2时沉积一整层的压延铜,然后通过光刻工艺制作图形化的第二导电层2,压延铜的表面平坦性较好,不用像相关技术中采用CMP工艺对电镀铜表面进行抛光处理,节约成本,实现大尺寸基板制作,同时可减少玻璃基板在抛光中的破碎风险;由于压延铜具有良好的表面平坦性和厚度均一性,因此可以使信号传递损耗大大降低。
在具体实施时,在本发明实施例提供的上述集成无源器件中,如图2所示,第二导电结构10的材料可以为铜,第一导电胶层(11和12构成)的第一本体12可以为异方性导电胶膜(Anisotropic Conductive Film,ACF),第二导电结构10与第一导电层13通过第一导电胶层(11和12构成)绑定连接,第一导电球体11和第二导电球体4可以采用实心镍球,镍球的硬度大于铜的硬度,在压力作用下镍球可嵌入第二导电结构10内,实现更大更有效的接触面积,同时第一本体12可实现不同电感的第一导电层13之间的绝缘,第二本体3可实现不同电感的第二导电层2之间的绝缘。
在具体实施时,在本发明实施例提供的上述集成无源器件中,如图2所示,电容C可以位于相邻两个电感(例如L1和L2)之间,电容C被配置为电连接相邻两个电感(L1和L2),以实现电容C和电感(L1和L2)的串联,串联的电容C和电感(L1、L2、L3)实现滤波器功能,电连接的两个电感(L1和L2)包括第一电感L1和第二电感L2;
电容C包括:位于玻璃基板9和第一电感L1的第二导电层2之间的第四导电层40,位于第四导电层40和第一电感L1的第二导电层2之间的第一绝缘层7,以及位于第一绝缘层7和第一电感L1的第二导电层2之间的第五导电层6;其中,
第四导电层40与第二电感L2的第三导电层8为一体结构,第五导电层6与第一电感L1的第二导电层2电连接,第一绝缘层7露出各通孔91。具体地,第一绝缘层7的材料可以为树脂、PI等有机材料。
具体地,本发明通过设计三维电感结构以及平面电容结构,可以提高电感的品质因素(即Q factor),从而降低信号传输损耗,提高集成无源器件的可靠性。
在具体实施时,在本发明实施例提供的上述集成无源器件中,如图2所示,第三导电层8、第四导电层40和第五导电层6的材料可以为铜、铝、金、银浆或铜浆。
在具体实施时,在本发明实施例提供的上述集成无源器件中,如图2所示,第五导电层6和第一电感L1的第二导电层2之间具有第二导电胶层(3和4构成),第五导电层6通过第二导电球体4与第一电感L1的第二导电层2电连接。
在具体实施时,在本发明实施例提供的上述集成无源器件中,如图2所示,第一电感L1的第二导电层2和第二电感L2的第二导电层2之间具有第二导电胶层(3和4构成),集成无源器件还包括位于第二导电胶层(3和4构成)和第五导电层6之间的第二绝缘层5;第二绝缘层5露出各通孔91以及露出第五导电层6。具体地,第二绝缘层5的材料可以为氮化硅、氧化硅、氮氧化硅等无机材料。
在具体实施时,在本发明实施例提供的上述集成无源器件中,如图2所示,还包括与第一导电层13电连接且裸露的信号走线131以及焊盘132。具体地,信号走线131可以作为电感的信号走线,焊盘132可以作为信号输入/输出电极,在制作电感的第一导电层13时,可以通过一次构图工艺形成信号走线131以及焊盘132,并且可采用打线(Wire Bonding)工艺将信号走线131以及焊盘132与外部电源电连接,不需要相关技术中Bump制作工艺过程,工艺过程更简化,成本降低。
基于同一发明构思,本发明实施例还提供了一种用于制作上述集成无源器件的制作方法,如图3所示,包括:
S301、提供一玻璃基板,在玻璃基板上制作具有贯穿厚度方向的至少一个通孔;
S302、在第一柔性基板和第二柔性基板之间形成至少一个电感和至少一个电容;其中,电感包括:位于第一柔性基板和玻璃基板之间的第一导电结构,填充在通孔内的第二导电结构,以及位于第二柔性基板和玻璃基板之间的第三导电结构;第一导电结构和第三导电结构通过第二导电结构电连接;电容位于第二柔性基板和玻璃基板之间,且电容与电感电连接。
在具体实施时,在本发明实施例提供的上述制作方法中,在第一柔性基板和第二柔性基板之间形成至少一个电感和至少一个电容,如图4所示,具体可以包括:
S401、在通孔内填充第二导电结构;
具体地,如图5A所示,提供一玻璃基板9,厚度可以为0.2mm~0.3mm;如图5B所示,在玻璃基板9上制作具有贯穿厚度方向的至少一个通孔91,通孔91的直径可以为50μm,通孔91的截面结构可以为柱状、漏斗形或沙漏形等,本发明实施例以沙漏形为例进行示意;如图5C所示,在通孔91内填充第二导电结构10,将玻璃基板9的通孔91进行金属化,实现玻璃基板9上下表面电信号导通,以电镀Cu为例,通孔91内壁Cu的厚度在5μm以上,优选将通孔91填充成实心,若通孔91为空心,则金属化后需进行树脂填充,保证后续膜层正常制作。
S402、在填充有第二导电结构的玻璃基板上形成一体结构的第四导电层和第三导电层;
S403、在第四导电层和第三导电层背离玻璃基板的一侧形成第一绝缘层;第一绝缘层露出各通孔;
S404、在第一绝缘层背离玻璃基板的一侧形成第五导电层;
S405、在第五导电层背离玻璃基板的一侧形成第二绝缘层;第二绝缘层露出各通孔以及露出第五导电层;第四导电层、第一绝缘层和第五导电层构成电容;
具体地,如图5D所示,通过上述步骤S402~S405,在玻璃基板9上表面采用曝光薄膜工艺完成图形化结构,包括第一绝缘层7、第二绝缘层5、第三导电层8、第四导电层40和第五导电层6,形成多层金属走线及MIM电容结构(C),实现高精度、高均一性的电容C。
S406、在第一柔性基板上形成图形化的第一导电层;
具体地,如图5E所示,在第一柔性基板14上沉积整面的第一导电层13,第一导电层13的材料为压延铜,第一导电层13的厚度可以为5μm~20μm,第一柔性基板14的材料可以为LCP、PI等材料;如图5F所示,对整面的第一导电层13进行图形化,图形化可采用光刻、激光刻蚀等工艺形成图形化的第一导电层13,图形化的第一导电层13,包括信号走线131以及焊盘132走线,可通过焊接引线或FPC Bonding等形式与外部进行导通。
S407、在第二柔性基板上形成图形化的第二导电层;
如图5G所示,在第二柔性基板1上沉积整面的第二导电层2,第二导电层2的材料为压延铜,第二导电层2的厚度可以为5μm~20μm,第二柔性基板1的材料可以为LCP、PI等材料;如图5H所示,对整面的第二导电层2进行图形化,图形化可采用光刻、激光刻蚀等工艺形成图形化的第二导电层2。
S408、将形成有第一导电层的第一柔性基板、第一导电胶层、形成有电容的玻璃基板、第二导电胶层以及形成有第二导电层的第二柔性基板通过压合的方式集成在一起,形成集成无源器件;
具体地,如图5I所示,将图5H、第二导电胶层(3和4构成)、图5D、第一导电胶层(11和12构成)、图5F通过压合的方式集成在一起,形成图2所示的集成无源器件。其中,玻璃基板9上第五导电层6、第三导电层8和第二导电结构10通过ACF胶内的实心镍球与第二导电层2、第一导电层13接触实现导通。由于ACF胶内镍球均匀分布,第二绝缘层5作为阻挡层,对不需导通处进行覆盖,对非连接处进行绝缘保护。
基于同一发明构思,本发明实施例还提供了一种半导体装置,如图6所示,包括本发明实施例提供的上述集成无源器件。
在具体实施时,在本发明实施例提供的上述半导体装置中,信号走线131以及焊盘132可以采用打线工艺(100)或FPC Bonding等形式与外部电源200进行导通。
该半导体装置可以是手机、平板、穿戴设备等电子产品,在此不作限制。该半导体装置的实施可以参见上述集成无源器件的实施例,重复之处不再赘述。
本发明实施例提供的一种集成无源器件、其制作方法及半导体装置,本发明通过采用第一柔性基板+玻璃基板+第二柔性基板的三明治结构,取代相关技术中的单层玻璃基板结构,可以增加器件强度,弥补玻璃基板打孔填充导电结构后强度降低的问题;并且本发明通过设计三维电感结构、平面电容结构,可以提高电感的品质因素(即Q factor),从而降低损耗,提高集成无源器件的可靠性。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。
Claims (10)
1.一种集成无源器件,其特征在于,包括:相对设置的第一柔性基板和第二柔性基板,以及位于所述第一柔性基板和所述第二柔性基板之间的玻璃基板;其中,所述玻璃基板具有贯穿厚度方向的至少一个通孔;所述集成无源器件还包括:
至少一个电感,所述电感包括:位于所述第一柔性基板和所述玻璃基板之间的第一导电结构,填充在所述通孔内的第二导电结构,以及位于所述第二柔性基板和所述玻璃基板之间的第三导电结构;所述第一导电结构和所述第三导电结构通过所述第二导电结构电连接;
至少一个电容,所述电容位于所述第二柔性基板和所述玻璃基板之间,且所述电容与电感电连接。
2.根据权利要求1所述的集成无源器件,其特征在于,所述第一导电结构包括:位于所述第一柔性基板和所述玻璃基板之间的第一导电层,以及位于所述第一导电层和所述玻璃基板之间的第一导电胶层;其中,所述通孔在所述第一柔性基板上的正投影位于所述第一导电层在所述第一柔性基板上的正投影范围内,所述第一导电胶层包括第一本体以及位于所述第一本体内部的第一导电球体,所述第二导电结构通过所述第一导电球体与所述第一导电层电连接。
3.根据权利要求2所述的集成无源器件,其特征在于,所述第三导电结构包括:位于所述第二柔性基板和所述玻璃基板之间的第二导电层,位于所述第二导电层和所述玻璃基板之间的第二导电胶层,以及位于所述第二导电胶层和所述玻璃基板之间的第三导电层;其中,所述通孔在所述第一柔性基板上的正投影位于所述第二导电层在所述第一柔性基板上的正投影范围内,所述通孔在所述第一柔性基板上的正投影位于所述第三导电层在所述第一柔性基板上的正投影范围内,所述第二导电胶层包括第二本体以及位于所述第二本体内部的第二导电球体,所述第二导电结构通过所述第三导电层、所述第二导电球体与所述第二导电层电连接。
4.根据权利要求3所述的集成无源器件,其特征在于,所述电容位于相邻两个电感之间,所述电容被配置为电连接所述相邻两个电感,所述电连接的两个电感包括第一电感和第二电感;
所述电容包括:位于所述玻璃基板和所述第一电感的第二导电层之间的第四导电层,位于所述第四导电层和所述第一电感的第二导电层之间的第一绝缘层,以及位于所述第一绝缘层和所述第一电感的第二导电层之间的第五导电层;其中,
所述第四导电层与所述第二电感的第三导电层为一体结构,所述第五导电层与所述第一电感的第二导电层电连接,所述第一绝缘层露出各所述通孔。
5.根据权利要求4所述的集成无源器件,其特征在于,所述第五导电层和所述第一电感的第二导电层之间具有所述第二导电胶层,所述第五导电层通过所述第二导电球体与所述第一电感的第二导电层电连接。
6.根据权利要求5所述的集成无源器件,其特征在于,所述第一电感的第二导电层和所述第二电感的第二导电层之间具有所述第二导电胶层,所述集成无源器件还包括位于所述第二导电胶层和所述第五导电层之间的第二绝缘层;所述第二绝缘层露出各所述通孔以及露出所述第五导电层。
7.根据权利要求2-6任一项所述的集成无源器件,其特征在于,还包括与所述第一导电层电连接且裸露的信号走线以及焊盘。
8.一种半导体装置,其特征在于,包括如权利要求1-7任一项所述的集成无源器件。
9.一种用于制作如权利要求1-7任一项所述的集成无源器件的制作方法,其特征在于,包括:
提供一玻璃基板,在所述玻璃基板上制作具有贯穿厚度方向的至少一个通孔;
在所述第一柔性基板和所述第二柔性基板之间形成至少一个电感和至少一个电容;其中,所述电感包括:位于所述第一柔性基板和所述玻璃基板之间的第一导电结构,填充在所述通孔内的第二导电结构,以及位于所述第二柔性基板和所述玻璃基板之间的第三导电结构;所述第一导电结构和所述第三导电结构通过所述第二导电结构电连接;所述电容位于所述第二柔性基板和所述玻璃基板之间,且所述电容与所述电感电连接。
10.根据权利要求9所述的制作方法,其特征在于,所述在所述第一柔性基板和所述第二柔性基板之间形成至少一个电感和至少一个电容,具体包括:
在所述通孔内填充第二导电结构;
在填充有所述第二导电结构的玻璃基板上形成一体结构的第四导电层和第三导电层;
在所述第四导电层和第三导电层背离所述玻璃基板的一侧形成第一绝缘层;所述第一绝缘层露出各所述通孔;
在所述第一绝缘层背离所述玻璃基板的一侧形成第五导电层;
在所述第五导电层背离所述玻璃基板的一侧形成第二绝缘层;所述第二绝缘层露出各所述通孔以及露出所述第五导电层;所述第四导电层、所述第一绝缘层和所述第五导电层构成所述电容;
在所述第一柔性基板上形成图形化的第一导电层;
在所述第二柔性基板上形成图形化的第二导电层;
将形成有所述第一导电层的第一柔性基板、第一导电胶层、形成有所述电容的玻璃基板、第二导电胶层以及形成有所述第二导电层的第二柔性基板通过压合的方式集成在一起,形成所述集成无源器件。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111265841.1A CN113990858A (zh) | 2021-10-28 | 2021-10-28 | 一种集成无源器件、其制作方法及半导体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111265841.1A CN113990858A (zh) | 2021-10-28 | 2021-10-28 | 一种集成无源器件、其制作方法及半导体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN113990858A true CN113990858A (zh) | 2022-01-28 |
Family
ID=79743769
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111265841.1A Pending CN113990858A (zh) | 2021-10-28 | 2021-10-28 | 一种集成无源器件、其制作方法及半导体装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113990858A (zh) |
-
2021
- 2021-10-28 CN CN202111265841.1A patent/CN113990858A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3861669B2 (ja) | マルチチップ回路モジュールの製造方法 | |
JP3709882B2 (ja) | 回路モジュールとその製造方法 | |
WO2019117073A1 (ja) | ガラス配線基板、その製造方法及び半導体装置 | |
US8058951B2 (en) | Sheet-like composite electronic component and method for manufacturing same | |
KR100878649B1 (ko) | 전자 장치용 기판 및 그 제조 방법, 및 전자 장치 및 그제조 방법 | |
KR100945622B1 (ko) | 전자 부품 모듈 | |
KR100782405B1 (ko) | 인쇄회로기판 제조방법 | |
KR20040080921A (ko) | 회로 기판 장치 및 그 제조 방법 | |
JP2001326305A (ja) | 半導体装置用インターポーザー、その製造方法および半導体装置 | |
WO2004006331A1 (ja) | 多層配線回路モジュール及びその製造方法 | |
TW201405767A (zh) | 模組 | |
KR20040067858A (ko) | 필터 회로 장치 및 그 제조 방법 | |
TWI566350B (zh) | Semiconductor device | |
TWI409884B (zh) | 半導體裝置之製造方法 | |
US10211119B2 (en) | Electronic component built-in substrate and electronic device | |
WO2008133369A9 (en) | The manufacturing method of the thin film ceramic multi layer substrate | |
CN113990858A (zh) | 一种集成无源器件、其制作方法及半导体装置 | |
JP2007096337A (ja) | 半導体搭載用配線基板、半導体パッケージ、及びその製造方法 | |
TWI278979B (en) | Chip package substrate and manufacturing method thereof | |
US9433108B2 (en) | Method of fabricating a circuit board structure having an embedded electronic element | |
US20100244274A1 (en) | Wiring board | |
CN114823372A (zh) | 板级系统级封装方法及封装结构 | |
JP2014192491A (ja) | 配線基板 | |
JP3792483B2 (ja) | 多層配線基板 | |
CN111463187B (zh) | 基于系统级封装的柔性装置及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |