CN113990235A - 显示驱动电路、显示驱动方法及显示装置 - Google Patents

Abstract

本申请实施例提供了一种显示驱动电路、显示驱动方法及显示装置。该显示驱动电路包括生成栅极开启电压信号和栅极关断电压信号的电源控制芯片、生成第一控制信号和第二控制信号的时序控制芯片、栅极电压处理模块以及栅极驱动芯片；栅极电压处理模块在每行薄膜晶体管关断之前，根据第一控制信号将栅极开启电压信号由第一开启电位调整至第二开启电位，根据第二控制信号将栅极关断电压信号由第一关断电位调整至第二关断电位，其中第二开启电位小于第一开启电位。与现有技术中在薄膜晶体管的关断过程中，本实施例中TFT的栅极电压需要降低的电位有所减小，能够降低TFT的Gate falling time，提升显示屏的像素充电能力。

Description

显示驱动电路、显示驱动方法及显示装置

技术领域

本申请涉及显示领域，具体而言，本申请涉及一种显示驱动电路、显示驱动方法及显示装置。

背景技术

随着用户对动态画面要求更加流畅、细腻，高频率的显示屏逐步得到用户的青睐。对于分辨率较高的显示屏，每行像素充电时间较小，因此若实现高频率显示则容易导致像素充电不足的问题，其中Gate falling time(栅极下降时间)对每一行的充电时间影响较大，因此，减小Gate falling time对于高频率显示屏的像素充电能力具有重要意义。

发明内容

本申请针对现有方式的缺点，提出一种显示驱动电路、显示驱动方法及显示装置，能够有效减小Gate falling time以增加像素充电能力，避免像素充电不足的问题。

第一个方面，本申请实施例提供了一种显示驱动电路，用于对显示屏进行驱动，其中，显示屏包括多个像素行以及驱动所述像素行的多行薄膜晶体管，述显示驱动电路包括：

电源控制芯片，被配置为生成栅极开启电压信号和栅极关断电压信号；

时序控制芯片，被配置为生成第一控制信号和第二控制信号；

栅极电压处理模块，分别与所述电源控制芯片和所述时序控制芯片电连接，且被配置为在每行所述薄膜晶体管关断之前，根据所述第一控制信号将所述栅极开启电压信号由第一开启电位调整至第二开启电位，根据所述第二控制信号将所述栅极关断电压信号由第一关断电位调整至第二关断电位，其中所述第二开启电位小于所述第一开启电位；

栅极驱动芯片，与所述栅极电压处理模块电连接，且被配置为根据所述栅极电压处理模块调整后的栅极开启电压信号和所述栅极电压处理模块调整后的栅极关断电压信号生成栅极驱动信号。

可选地，所述栅极电压处理模块还被配置为在每行所述薄膜晶体管关断后，根据所述第一控制信号降低所述栅极开启电压信号的电位，根据所述第二控制信号提升所述栅极开启电压信号的电位。

可选地，所述时序控制芯片具体被配置为根据输出使能信号和原始栅极下降时间生成第一控制信号和第二控制信号；其中，所述输出使能信号用于控制栅极驱动信号的输出，所述原始栅极下降时间为所述薄膜晶体管的栅极由所述第一开启电位降低至所述第一关断电位所需的时间。

可选地，在每个显示周期，所述第一控制信号的有效电平的起始时刻与所述第二控制信号的有效电平的起始时刻相同，所述第一控制信号的有效电平的起始时刻位于所述输出使能信号的有效电平之前，且所述第一控制信号的有效电平的起始时刻与所述输出使能信号的有效电平的起始时刻之间的时间间隔小于所述原始栅极下降时间。

可选地，所述电源控制芯片包括用于输出所述栅极开启电压信号的第一输出端和用于输出所述栅极关断电压信号的第二输出端；

所述时序控制芯片包括用于输出所述第一控制信号的第一输出端和用于输出所述第二控制信号的第二输出端；

所述栅极驱动芯片包括第一输入端和第二输入端；

所述栅极电压处理模块包括：

栅极开启电压处理单元，分别与所述电源控制芯片的第一输出端、所述时序控制芯片的第一输出端和所述栅极驱动芯片的第一输入端电连接，且被配置为根据所述第一控制信号在每行所述薄膜晶体管关断之前将所述栅极开启电压信号由第一开启电位降低至第二开启电位，在每行所述薄膜晶体管关断后将所述栅极开启电压信号由第二开启电位提升至第一开启电位；

栅极关断电压处理单元，分别与所述电源控制芯片的第二输出端、所述时序控制芯片的第二输出端和所述栅极驱动芯片的第二输入端电连接，且被配置为根据所述第二控制信号在每行所述薄膜晶体管关断之前将所述栅极开启电压信号由第一关断电位降低至第二关断电位，在每行所述薄膜晶体管关断后将所述栅极关断电压信号由第二关断电位提升至第一关断电位。

可选地，所述栅极开启电压处理单元包括：运放器，包括第一输入端、第二输入端和输出端，所述第一输入端与所述时序控制芯片的第一输出端电连接，且通过第四电阻与所述输出端电连接；所述第二输入端与所述电源控制芯片的第一输出端电连接，且通过第七电阻与地电连接，所述输出端与所述栅极驱动芯片的第一输入端电连接。

可选地，所述栅极关断电压处理单元包括三极管、降压子电路、第一开关管和第二开关管；

所述三极管的基极与所述时序控制芯片的第二输出端电连接，第一极与第一电压端电连接，第二极与所述电源控制芯片的第三输出端电连接，所述第三输出端输出恒定电压；

所述第一开关管的栅极与三极管的第一极电连接，第一极与所述降压子电路电连接，第二极与所述栅极驱动芯片电连接；

所述第二开关管的栅极与所述三极管的第一极电连接，第一极与所述时序控制芯片的第二输出端电连接，第二极与所述栅极驱动芯片电连接；

所述降压子电路与时序控制芯片的第一输出端电连接，且被配置为将所述栅极关断电压信号由所述第一关断电位调整至所述第二关断电位。

可选地，所述降压子电路包括第一电阻和稳压二极管；所述稳压二极管的第一极分别与电源控制芯片的第二输出端以及第一开关管的第一极电连接，所述稳压二极管的第二极接地，所述第一电阻设置在所述稳压二极管的第一极与所述电源控制芯片的第二输出端之间。

第二个方面，本申请实施例提供了一种显示装置，该显示装置包括：

上述的显示驱动电路，

显示屏，与所述显示驱动电路电连接。

第三个方面，本申请实施例提供了一种显示驱动方法，用于驱动显示屏进行显示，显示屏包括多个像素行以及驱动所述像素行的多行薄膜晶体管，所述显示驱动方法包括：

生成栅极开启电压信号和栅极关断电压信号；

生成第一控制信号和第二控制信号；

在每行所述薄膜晶体管关断之前，根据所述第一控制信号将所述栅极开启电压信号由第一开启电位调整至第二开启电位，根据所述第二控制信号将所述栅极关断电压信号由第一关断电位调整至第二关断电位，其中所述第二开启电位小于所述第一开启电位；

根据所述栅极电压处理模块调整后的栅极开启电压信号和所述栅极电压处理模块调整后的栅极关断电压信号生成栅极驱动信号。

可选地，所述显示驱动方法还包括：在每行所述薄膜晶体管关断后，根据所述第一控制信号降低所述栅极开启电压信号的电位，根据所述第二控制信号提升所述栅极开启电压信号的电位。

可选地，生成第一控制信号和第二控制信号，包括：

根据输出使能信号和原始栅极下降时间生成所述第一控制信号和所述第二控制信号；其中，所述输出使能信号用于控制栅极驱动信号的输出，所述原始栅极下降时间为薄膜晶体管的栅极由所述第一开启电位降低至所述第一关断电位所需的时间。

本申请实施例提供的技术方案带来的有益技术效果是：

本申请实施例提供的显示驱动电路、显示驱动方法及显示装置，由于在每行薄膜晶体管关断之前将栅极开启电压由第一开启电位调整至第二开启电位，且第二开启电位小于第一开启电位，与现有技术中在薄膜晶体管的关断过程中，薄膜晶体管的栅极电压需要降低的电位有所减小，能够降低TFT的Gate falling time，提升显示屏的像素充电能力。

本申请附加的方面和优点将在下面的描述中部分给出，这些将从下面的描述中变得明显，或通过本申请的实践了解到。

附图说明

本申请上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：

图1为现有技术中的栅极驱动信号的示意图；

图2为本申请实施例提供的一种显示驱动电路的结构示意图；

图3为本实施例提供的显示驱动电路生成的栅极驱动信号与现有技术中的栅极驱动信号的对比示意图；

图4为本申请实施例提供的另一种显示驱动电路的结构示意图；

图5为本申请实施例提供的又一种显示驱动电路的结构示意图；

图6为本申请实施例提供的一种显示驱动电路的时序图；

图7为本申请实施例提供的一种显示装置的框架结构示意图；

图8为本申请实施例提供的一种显示驱动方法的流程示意图。

附图标记：

1-电源控制芯片；

2-时序控制芯片；

3-栅极电压处理模块；31-栅极开启单元处理单元；32-栅极关断电压处理单元；321-降压子电路；

U1-运放器；

Q1-三极管；M1-第一开关管；M2-第二开关管；D1-稳压二极管；

R1-第一电阻；R2-第二电阻；R3-第三电阻；R4-第四电阻；R5-第五电阻；R6-第六电阻；R7-第七电阻；

P1-第一节点；P2-第二节点；P3-第三节点；P4-第四节点；

4-栅极驱动芯片。

具体实施方式

下面详细描述本申请，本申请的实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的部件或具有相同或类似功能的部件。此外，如果已知技术的详细描述对于示出的本申请的特征是不必要的，则将其省略。下面通过参考附图描述的实施例是示例性的，仅用于解释本申请，而不能解释为对本申请的限制。

本技术领域技术人员可以理解，除非另外定义，这里使用的所有术语(包括技术术语和科学术语)，具有与本申请所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语，应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样被特定定义，否则不会用理想化或过于正式的含义来解释。

本技术领域技术人员可以理解，除非特意声明，这里使用的单数形式“一”、“一个”、“所述”和“该”也可包括复数形式。应该进一步理解的是，本申请的说明书中使用的措辞“包括”是指存在特征、整数、步骤、操作、元件和/或组件，但是并不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、组件和/或它们的组。

栅极下降时间，Gate falling time，即薄膜晶体管的栅极电压由栅极开启电压VGH降低到栅极关断电压VGL所需的时间，如图1所示，栅极下降时间为Tf，若栅极下降时间较长则会影响薄膜晶体管的栅极处于栅极开启电压VGH的时长，从而影响对相应像素的充电时长，在高频显示屏中，Tf过长容易引起充电不足的问题。

本申请提供的显示驱动电路、显示驱动方法及显示装置，旨在解决现有技术的如上技术问题。

本申请实施例提供了一种显示驱动电路，用于对显示屏进行驱动，其中，显示屏包括多个像素行以及驱动像素行的多行薄膜晶体管。如图2和图3所示，本实施例提供的显示驱动电路包括：

电源控制芯片1，被配置为生成栅极开启电压信号VGH和栅极关断电压信号VGL；

时序控制芯片2，被配置为生成第一控制信号OS和第二控制信号RS；

栅极电压处理模块3，分别与电源控制芯片1和时序控制芯片2电连接，且被配置为在每行薄膜晶体管关断之前，根据第一控制信号OS将栅极开启电压信号VGH由第一开启电位VGH1调整至第二开启电位VGH2，根据第二控制信号RS将栅极关断电压信号VGL由第一关断电位VGL1调整至第二关断电位VGL2，其中，第二开启电位VGH2小于第一开启电位VGH1；

栅极驱动芯片4，与栅极电压处理模块3电连接，且被配置为根据栅极电压处理模块3调整后的栅极开启电压信号VGH和栅极电压处理模块3调整后的栅极关断电压信号VGL生成栅极驱动信号。

具体地，第一开启电位VGH1和现有技术中的栅极开启电压的电位相同，第一关断电位VGL1和现有技术中的栅极关断电压的电位相同，第二关断电位VGL2与现有技术中的栅极开启电压之间的电压差大于第一电位与现有技术中的栅极开启电压之间的电压差。

本实施例提供的显示驱动电路，由于在每行薄膜晶体管关断之前将栅极开启电压由第一开启电位VGH1调整至第二开启电位VGH2，且第二开启电位VGH2小于第一开启电位VGH1，与现有技术中在薄膜晶体管的关断过程中，薄膜晶体管的栅极电压需要降低的电位有所减小，因此能够减小TFT的Gate falling time，提升显示屏的像素充电能力。

可选地，如图2和图3所示，本实施例提供的显示驱动电路中，栅极电压处理模块3还被配置为在每行薄膜晶体管关断后，根据第一控制信号OS将栅极开启电压信号VGH由第二开启电位VGH2调整至第一开启电位VGH1，根据第二控制信号RS将栅极关断电压信号VGL由第二关断电位VGL2调整至第一关断电位VGL1。如此，能够避免影响下一行的像素充电能力。

可选地，如图2和图3所示，本实施例提供的显示驱动电路中，时序控制芯片2具体被配置为根据输出使能信号OE1和原始栅极下降时间生成第一控制信号OS和第二控制信号RS；其中，输出使能信号OE1用于控制栅极驱动信号的输出，原始栅极下降时间为薄膜晶体管的栅极由第一开启电位VGH1降低至第一关断电位VGL1所需的时间。

进一步地，在每个显示周期，第一控制信号OS的有效电平的起始时刻与第二控制信号RS的有效电平的起始时刻相同，第一控制信号OS的有效电平的起始时刻位于输出使能信号OE1的有效电平之前且第一控制信号OS的有效电平的起始时刻与输出使能信号OE1的有效电平的起始时刻之间的时间间隔小于原始栅极下降时间。

具体地，根据不同的需求，对第一控制信号OS的有效电平的起始时刻与输出使能信号OE1的有效电平的起始时刻之间的时间间隔进行设置，优选地，上述时间间隔为30％～80％Tf，在一个具体的实施例中，上述时间间隔为50％Tf。

可选地，如图4所示，本实施例提供的显示驱动电路中，电源控制芯片1包括用于输出栅极开启电压信号VGH的第一输出端和用于输出栅极关断电压信号VGL的第二输出端；时序控制芯片2包括用于输出第一控制信号OS的第一输出端和用于输出第二控制信号RS的第二输出端；栅极驱动芯片4包括第一输入端和第二输入端。栅极电压处理模块3包括：栅极开启电压处理单元31和栅极关断电压处理单元32。

栅极开启电压处理单元31分别与电源控制芯片1的第一输出端、时序控制芯片2的第一输出端和栅极驱动芯片4的第一输入端电连接，且被配置为根据第一控制信号OS在每行薄膜晶体管关断之前将栅极开启电压信号VGH由第一开启电位VGH1降低至第二开启电位VGH2，在每行薄膜晶体管关断后将栅极开启电压信号VGH由第二开启电位VGH2提升至第一开启电位VGH1。

栅极关断电压处理单元32分别与电源控制芯片1的第二输出端、时序控制芯片2的第二输出端和栅极驱动芯片4的第二输入端电连接，且被配置为根据第二控制信号RS在每行薄膜晶体管关断之前将栅极开启电压信号VGH由第一关断电位VGL1降低至第二关断电位VGL2，在每行薄膜晶体管关断后将栅极关断电压信号VGL由第二关断电位VGL2提升至第一关断电位VGL1。

具体地，如图5所示，栅极开启电压处理单元31包括运放器U1，运放器U1包括第一输入端、第二输入端和输出端，第一输入端与时序控制芯片2的第一输出端电连接，且通过第四电阻R4与输出端电连接；第二输入端与电源控制芯片1的第一输出端电连接，且通过第七电阻R7与地电连接，输出端与栅极驱动芯片4的第一输入端电连接。

具体地，如图5所示，本实施例中所述的运放器U1的第一输入端为反向输入端，由“-”表示，第二输入端为正向输入端，由“+”表示。

具体地，如图5所示，运放器U1的第一输入端和时序控制芯片2第一输出端之间设置有第五电阻R5，运放器U1的第二输入端与电源控制芯片1的第一输出端设置有第六电阻R6。

具体地，如图5所示，本实施例中的运放器U1的工作原理如下，根据运放器U1的虚短虚断得：

其中，VP2为第二节点P2的电位，P2与运放器U1的第一输入端等电位，VP3为第三节点P3的电位，P3与运放器U1的第二输入端等电位。

当第一控制信号OS为低电平时，计算公式如下：

其中，VP4为第四节点P4的电位，P4与运放器U1的输出端等电位。

在显示驱动电路中，设置

因此，能够得出VGH1＝VGH，即第一开启电位VGH1等于现有技术中的栅极开启电压。

当第一控制信号OS为高电平时，恒定电压VDD为3.3V时，计算公式如下：

能够计算出

通过调节R4，R5的阻值可以得到不同的VGH2，设置第一控制信号OS的宽度可以控制VGH2幅值的宽度。

具体地，如图5所示，栅极关断电压处理单元32包括三极管Q1、降压子电路321、第一开关管M1和第二开关管M2。

三极管Q1的基极与时序控制芯片2的第二输出端电连接，第一极与第一电压端电连接，第二极与电源控制芯片1的第三输出端电连接，第一输出端输出恒定电压VDD。

第一开关管M1的栅极与三极管Q1的第一极电连接，第一极与降压子电路321电连接，第二极与栅极驱动芯片4电连接。

第二开关管M2的栅极与三极管Q1的第一极电连接，第一极与时序控制芯片2的第二输出端电连接，第二极与栅极驱动芯片4电连接。

降压子电路321，与时序控制芯片2的第一输出端电连接，且被配置为将栅极关断电压信号VGL由第一关断电位VGL1调整至第二关断电位VGL2。

具体地，降压子电路321包括第一电阻R1和稳压二极管D1，稳压二极管D1的第一极分别与电源控制芯片1的第二输出端以及第一开关管M1的第一极电连接，稳压二极管D1的第二极接地，第一电阻R1设置在稳压二极管D1的第一极与电源控制芯片1的第二输出端之间。在第一电阻R1和稳压二极管D1的作用下，能够将第一开关管M1的第一极的电位稳定在第二关断电位VGL2，从而在第一开关管M1开启时将第二关断电位VGL2传输至栅极驱动芯片4。

具体地，如图5所示，三极管Q1的基极与时序控制芯片2的第二输出端之间设置有第三电阻R3，三极管Q1的第一极与电源控制芯片1的第三输出端之间设置有第二电阻R2。

具体地，如图5所示，本实施例提供的显示驱动电路还包括第一节点P1，第一节点P1与三极管Q1的第一极等电位。

为了便于对本申请提供的显示驱动电路的理解，以下结合图5所示的显示驱动电路和图6所示的时序图对本申请提供的显示驱动电路进行说明。

具体地，如图5所示，在本实施例中显示驱动电路中，三极管Q1为NPN型晶体管，第一开关管M1为NMOS，第二开关管M2为PMOS。当然，也可以根据具体需求调整三极管Q1、第一开关管M1和第二开关管M2的沟道类型。

如图6所示，该时序为应用于包括2160行像素的显示屏，主要包括Blank区和包括每行扫描区的显示区。

如图6所示，时序图中包括帧起始脉冲信号STV(Start Vertical)、行扫描时钟信号CPV(Clock Pulse Vertical)、输出使能信号OE1(Output Enable)、栅极关断电压信号VGL、第一关断电位VGL1、第二关断电位VGL2、第一控制信号OS、第二控制信号RS、栅极开启电压信号VGH、第一开启电位VGH1、第二开启电位VGH2、第一行栅极驱动信号G1、第二行栅极驱动信号G2以及第2160行栅极驱动信号G2160。

如图6所示，在Blank区：第一控制信号OS为低电平，栅极开启电压信号VGH运放器U1处理之后的电位，即第四节点P4的电位为第一开启电位VGH1，也就是第一开启电位VGH1传输至栅极驱动芯片4；第二控制信号RS也处于低电平，三极管Q1导通，使得第一节点P1的电位被拉低至地电平，此时第一开关管M1断开，第二开关管M2导通，使得第一关断电位VGL1传输至栅极驱动芯片4。此时，栅极驱动芯片4输出的栅极驱动信号处于第一关断电压VGL1。

在显示区，仅以第一行扫描区为例进行说明。帧起始脉冲信号STV处于高电平代表该帧画面扫描开始，随之，行扫描时钟信号CPV开始输出，与行扫描时钟信号CPV同时输出的为第一行栅极驱动信号G1，此时第一行薄膜晶体管导通。

在第一行栅极晶体管关断之前，即输出使能信号OE1输出高电平之前，第二控制信号RS在输出使能信号OE1提升至高电平之前的t1时间拉高至高电平，使得栅极关断电压在每行薄膜晶体管关闭前由第一关断电位VGL1切换到第二关断电位VGL2，确保每行薄膜晶体管关闭时的栅极电压为VGL2；时间t2为输出使能信号OE1的上升沿到第二控制信号RS的下降沿。结合图6和图3可知，Tf1<t2，此设计使栅极电压下降到VGL1电压后，栅极关断电压才由VGH1切换到VGH2。为了保证t2＜Tf1，可设置为t2≤Tf1+0.1μs，如此能够保证栅极关断电压在一帧内最大时间上保持在薄膜晶体管最佳的栅极关断电压VGL1。

基于同一发明构思，本申请实施例提供了一种显示装置，该显示装置包括上述实施例中的显示驱动电路，具有上述实施例中的显示装置的有益效果，在此不再赘述。

具体地，本实施例提供的显示装置还包括显示屏，显示屏与显示驱动电路中的栅极驱动芯片4电连接。

基于同一发明构思，本申请实施例提供了一种显示驱动方法，用于驱动显示屏进行显示，显示屏包括多个像素行以及驱动像素行的多行薄膜晶体管，如图8所示，本实施例提供的显示驱动方法包括：

S1：生成栅极开启电压信号VGH和栅极关断电压信号VGL。

S2：生成第一控制信号OS和第二控制信号RS。

S3：在每行薄膜晶体管关断之前，根据第一控制信号OS降低栅极开启电压信号VGH的电位，根据第二控制信号RS提升栅极关断电压信号VGL的电位。

S4：根据栅极电压处理模块3调整后的栅极开启电压信号VGH和栅极电压处理模块3调整后的栅极关断电压信号VGL生成栅极驱动信号。

具体地，第一开启电位VGH1和现有技术中的栅极开启电压的电位相同，第一关断电位VGL1和现有技术中的栅极关断电压的电位相同，第二关断电位VGL2与现有技术中的栅极开启电压之间的电压差大于第一电位与现有技术中的栅极开启电压之间的电压差。

本实施例提供的显示驱动方法，由于在每行薄膜晶体管关断之前将栅极开启电压由第一开启电位VGH1调整至第二开启电位VGH2，且第二开启电位VGH2小于第一开启电位VGH1，与现有技术中在薄膜晶体管的关断过程中，薄膜晶体管的栅极电压需要降低的电位有所减小，能够降低TFT的Gate falling time，提升显示屏的像素充电能力。

可选地，本实施例提供的显示驱动方法还包括：在每行薄膜晶体管关断后，根据第一控制信号OS将栅极开启电压信号VGH由第二开启电位VGH2调整至第一开启电位VGH1，根据第二控制信号RS将栅极关断电压信号VGL由第二关断电位VGL2调整至第一关断电位VGL1。如此，能够避免影响下一行的像素充电能力。

可选地，本实施例提供的显示驱动方法中，步骤S2包括：根据输出使能信号OE1和原始栅极下降时间生成第一控制信号OS和第二控制信号RS；其中，输出使能信号OE1用于控制栅极驱动信号的输出，原始栅极下降时间为薄膜晶体管的栅极由第一开启电位VGH1降低至第一关断电位VGL1所需的时间。

进一步地，在每个显示周期，第一控制信号OS的有效电平的起始时刻与第二控制信号RS的有效电平的起始时刻相同，第一控制信号OS的有效电平的起始时刻位于输出使能信号OE1的有效电平之前且第一控制信号OS的有效电平的起始时刻与输出使能信号OE1的有效电平的起始时刻之间的时间间隔小于原始栅极下降时间。

具体地，根据不同的需求，对第一控制信号OS的有效电平的起始时刻与输出使能信号OE1的有效电平的起始时刻之间的时间间隔进行设置，优选地，上述时间间隔为30％～80％Tf，在一个具体的实施例中，上述时间间隔为50％Tf。

应用本申请实施例，至少能够实现如下有益效果：

本本申请实施例提供的显示驱动电路、显示驱动方法及显示装置，由于在每行薄膜晶体管关断之前将栅极开启电压由第一开启电位调整至第二开启电位，且第二开启电位小于第一开启电位，与现有技术中在薄膜晶体管的关断过程中，薄膜晶体管的栅极电压需要降低的电位有所减小，能够降低TFT的Gate falling time，提升显示屏的像素充电能力。

本技术领域技术人员可以理解，本申请中已经讨论过的各种操作、方法、流程中的步骤、措施、方案可以被交替、更改、组合或删除。进一步地，具有本申请中已经讨论过的各种操作、方法、流程中的其他步骤、措施、方案也可以被交替、更改、重排、分解、组合或删除。进一步地，现有技术中的具有与本申请中公开的各种操作、方法、流程中的步骤、措施、方案也可以被交替、更改、重排、分解、组合或删除。

在本申请的描述中，需要理解的是，术语“中心”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。

术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，除非另有说明，“多个”的含义是两个或两个以上。

在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。

应该理解的是，虽然附图的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，其可以以其他的顺序执行。而且，附图的流程图中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，其执行顺序也不必然是依次进行，而是可以与其他步骤或者其他步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。

以上仅是本申请的部分实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。

Claims (12)

1.一种显示驱动电路，用于对显示屏进行驱动，其中，显示屏包括多个像素行以及驱动所述像素行的多行薄膜晶体管，其特征在于，所述显示驱动电路包括：

电源控制芯片，被配置为生成栅极开启电压信号和栅极关断电压信号；

时序控制芯片，被配置为生成第一控制信号和第二控制信号；

栅极电压处理模块，分别与所述电源控制芯片和所述时序控制芯片电连接，且被配置为在每行所述薄膜晶体管关断之前，根据所述第一控制信号将所述栅极开启电压信号由第一开启电位调整至第二开启电位，根据所述第二控制信号将所述栅极关断电压信号由第一关断电位调整至第二关断电位，其中所述第二开启电位小于所述第一开启电位；

栅极驱动芯片，与所述栅极电压处理模块电连接，且被配置为根据所述栅极电压处理模块调整后的栅极开启电压信号和所述栅极电压处理模块调整后的栅极关断电压信号生成栅极驱动信号。

2.根据权利要求1所述的显示驱动电路，其特征在于，所述栅极电压处理模块还被配置为在每行所述薄膜晶体管关断后，根据所述第一控制信号降低所述栅极开启电压信号的电位，根据所述第二控制信号提升所述栅极开启电压信号的电位。

3.根据权利要求2所述的显示驱动电路，其特征在于，所述时序控制芯片具体被配置为根据输出使能信号和原始栅极下降时间生成第一控制信号和第二控制信号；

其中，所述输出使能信号用于控制栅极驱动信号的输出，所述原始栅极下降时间为所述薄膜晶体管的栅极由所述第一开启电位降低至所述第一关断电位所需的时间。

4.根据权利要求3所述的显示驱动电路，其特征在于，

在每个显示周期，所述第一控制信号的有效电平的起始时刻与所述第二控制信号的有效电平的起始时刻相同，所述第一控制信号的有效电平的起始时刻位于所述输出使能信号的有效电平之前，且所述第一控制信号的有效电平的起始时刻与所述输出使能信号的有效电平的起始时刻之间的时间间隔小于所述原始栅极下降时间。

5.根据权利要求1-4中任一项所述的显示驱动电路，其特征在于，

所述电源控制芯片包括用于输出所述栅极开启电压信号的第一输出端和用于输出所述栅极关断电压信号的第二输出端；

所述时序控制芯片包括用于输出所述第一控制信号的第一输出端和用于输出所述第二控制信号的第二输出端；

所述栅极驱动芯片包括第一输入端和第二输入端；

所述栅极电压处理模块包括：

栅极开启电压处理单元，分别与所述电源控制芯片的第一输出端、所述时序控制芯片的第一输出端和所述栅极驱动芯片的第一输入端电连接，且被配置为根据所述第一控制信号在每行所述薄膜晶体管关断之前将所述栅极开启电压信号由第一开启电位降低至第二开启电位，在每行所述薄膜晶体管关断后将所述栅极开启电压信号由第二开启电位提升至第一开启电位；

栅极关断电压处理单元，分别与所述电源控制芯片的第二输出端、所述时序控制芯片的第二输出端和所述栅极驱动芯片的第二输入端电连接，且被配置为根据所述第二控制信号在每行所述薄膜晶体管关断之前将所述栅极开启电压信号由第一关断电位降低至第二关断电位，在每行所述薄膜晶体管关断后将所述栅极关断电压信号由第二关断电位提升至第一关断电位。

6.根据权利要求5所述的显示驱动电路，其特征在于，所述栅极开启电压处理单元包括：

运放器，包括第一输入端、第二输入端和输出端，所述第一输入端与所述时序控制芯片的第一输出端电连接，且通过第四电阻与所述输出端电连接；所述第二输入端与所述电源控制芯片的第一输出端电连接，且通过第七电阻与地电连接，所述输出端与所述栅极驱动芯片的第一输入端电连接。

7.根据权利要求5所述的显示驱动电路，其特征在于，所述栅极关断电压处理单元包括三极管、降压子电路、第一开关管和第二开关管；

所述三极管的基极与所述时序控制芯片的第二输出端电连接，第一极与第一电压端电连接，第二极与所述电源控制芯片的第三输出端电连接，所述第三输出端输出恒定电压；

所述第一开关管的栅极与三极管的第一极电连接，第一极与所述降压子电路电连接，第二极与所述栅极驱动芯片电连接；

所述第二开关管的栅极与所述三极管的第一极电连接，第一极与所述时序控制芯片的第二输出端电连接，第二极与所述栅极驱动芯片电连接；

所述降压子电路与时序控制芯片的第一输出端电连接，且被配置为将所述栅极关断电压信号由所述第一关断电位调整至所述第二关断电位。

8.根据权利要求7所述的显示驱动电路，其特征在于，所述降压子电路包括第一电阻和稳压二极管；

所述稳压二极管的第一极分别与电源控制芯片的第二输出端以及第一开关管的第一极电连接，所述稳压二极管的第二极接地，所述第一电阻设置在所述稳压二极管的第一极与所述电源控制芯片的第二输出端之间。

9.一种显示装置，其特征在于，包括：

权利要求1-8中任一项所述的显示驱动电路，

显示屏，与所述显示驱动电路电连接。

10.一种显示驱动方法，用于驱动显示屏进行显示，显示屏包括多个像素行以及驱动所述像素行的多行薄膜晶体管，其特征在于，所述显示驱动方法包括：

生成栅极开启电压信号和栅极关断电压信号；

生成第一控制信号和第二控制信号；

在每行所述薄膜晶体管关断之前，根据所述第一控制信号将所述栅极开启电压信号由第一开启电位调整至第二开启电位，根据所述第二控制信号将所述栅极关断电压信号由第一关断电位调整至第二关断电位，其中所述第二开启电位小于所述第一开启电位；

根据所述栅极电压处理模块调整后的栅极开启电压信号和所述栅极电压处理模块调整后的栅极关断电压信号生成栅极驱动信号。

11.根据权利要求10所述的显示驱动方法，其特征在于，还包括：

在每行所述薄膜晶体管关断后，根据所述第一控制信号降低所述栅极开启电压信号的电位，根据所述第二控制信号提升所述栅极开启电压信号的电位。

12.根据权利要求10所述的显示驱动方法，其特征在于，生成第一控制信号和第二控制信号，包括：

根据输出使能信号和原始栅极下降时间生成所述第一控制信号和所述第二控制信号；其中，所述输出使能信号用于控制栅极驱动信号的输出，所述原始栅极下降时间为薄膜晶体管的栅极由所述第一开启电位降低至所述第一关断电位所需的时间。

Images