CN113971142A - 用于在存储装置中进行系统上锁相环管理的方法以及设备 - Google Patents

用于在存储装置中进行系统上锁相环管理的方法以及设备 Download PDF

Info

Publication number
CN113971142A
CN113971142A CN202110823924.1A CN202110823924A CN113971142A CN 113971142 A CN113971142 A CN 113971142A CN 202110823924 A CN202110823924 A CN 202110823924A CN 113971142 A CN113971142 A CN 113971142A
Authority
CN
China
Prior art keywords
pll
voltage
memory
circuit
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110823924.1A
Other languages
English (en)
Other versions
CN113971142B (zh
Inventor
施富仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Motion Inc
Original Assignee
Silicon Motion Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Motion Inc filed Critical Silicon Motion Inc
Publication of CN113971142A publication Critical patent/CN113971142A/zh
Application granted granted Critical
Publication of CN113971142B publication Critical patent/CN113971142B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/023—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in clock generator or timing circuitry
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
    • H03L7/23—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers
    • H03L7/235—Nested phase locked loops
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/187—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明提供一种用于在存储装置中进行系统上锁相环(简称PLL)管理的方法和设备。该方法可以包含：利用该存储器控制器内的处理电路设定存储器控制器内的传输接口电路的暂存器电路中所储存的多个参数中的多个控制参数，以控制该传输接口电路的PLL的参数调整；利用修整控制电路根据该多个控制参数进行PLL的参数调整，以调整该多个参数中的一组电压参数，以优化压控振荡器的控制电压；在PLL的参数调整的期间，利用修整控制电路在暂存器电路中产生并储存多个处理结果，以供被发送回处理电路，以完成PLL的参数调整，从而实现存储装置的系统上PLL管理。

Description

用于在存储装置中进行系统上锁相环管理的方法以及设备
【技术领域】
本发明涉及存储装置(memory device)控制，尤其涉及一种用于在一存储装置中进行系统上(On-System)锁相环(Phase-Locked Loop,PLL)管理的方法，以及相关的设备(apparatus)诸如该存储装置、其控制器、包含该存储装置的一电子装置等。
【背景技术】
一存储装置可包含用于储存数据的快闪存储器，并且存取该快闪存储器的管理很复杂。该存储装置可包含一物理层(physical layer,PHY)电路，以供进行与一主机装置(host device)的通信。为了实现高数据速率(data rate)诸如10吉位元每秒(gigabitsper second，简称Gbps)或更高的数据速率，该物理层电路中典型地需要具有低相位噪声(phase noise)能力的锁相环(PLL)。相关技术尝试更正某些问题诸如相位噪声等，但是引入了进一步的问题。因此，需要一种新颖的方法以及相关的架构，以在没有副作用或较不可能带来副作用的状况下来解决这些问题。
【发明内容】
因此，本发明的一个目的是提供一种用于在一存储装置中进行系统上(On-System)锁相环(Phase-Locked Loop,PLL)管理的方法，以及提供相关的设备(apparatus)诸如该存储装置、其控制器、包含该存储装置的一电子装置等，以解决上述问题。
本发明的另一个目的是提供一种用于在存储装置中进行系统内PLL管理的方法，以及提供相关的设备诸如该存储装置、其控制器、包含该存储装置的一电子装置等，以提升整体效能。
本发明的至少一实施例提供了一种用于在一存储装置中进行系统上锁相环管理的方法，其中该方法是被应用于(applied to)该存储装置的一存储器控制器。该存储装置可包含该存储器控制器和一非挥发性(non-volatile,NV)存储器，而该非挥发性存储器可包含至少一非挥发性存储器元件(例如一或多个非挥发性存储器元件)。该方法可包含：利用该存储器控制器内的一处理电路设定该存储器控制器内的一传输接口电路的一暂存器电路中所储存的多个参数中的多个控制参数，以控制该传输接口电路的一锁相环的参数调整，其中，该传输接口电路包含一物理层(physical layer,PHY)电路，并且该物理层电路包含该锁相环、一修整控制(trimming control)电路和该暂存器电路，其中该锁相环中的一压控振荡器(voltage controlled oscillator,VCO)是用一压控晶体振荡器(voltagecontrolled crystal oscillator,VCXO)实现，且该修整控制电路用于对该锁相环进行修整控制，以支持使用该压控晶体振荡器的该锁相环的优化，其中该锁相环的该优化包含该锁相环的该参数调整；利用该修整控制电路根据该多个控制参数进行该锁相环的该参数调整，以调整该多个参数中的一组电压参数，以优化该压控振荡器的一控制电压，其中该控制电压对应于该组电压参数，且该压控振荡器的振荡频率对应于该控制电压；以及在该锁相环的该参数调整的期间，因应该锁相环的该参数调整的至少一预定条件(predeterminedcondition)被满足，利用该修整控制电路在该暂存器电路中产生并储存多个处理结果，以供被发送回该处理电路，以完成该锁相环的该参数调整，从而实现该存储装置的该系统上锁相环管理。
除了上述方法以外，本发明还提供一种存储装置，而该存储装置包含一非挥发性存储器和一控制器。该非挥发性存储器被配置成储存信息，其中该非挥发性存储器可以包含至少一非挥发性存储器元件(例如一或多个非挥发性存储器元件)。该控制器耦接至该非挥发性存储器，并且该控制器被配置成控制该存储装置的操作。另外，控制器包含一处理电路，而该处理电路被配置成根据来自一主机装置的多个主机命令来控制该控制器，以容许该主机装置透过该控制器存取该非挥发性存储器。该控制器另包含耦接至该处理电路的一传输接口电路，并且该传输接口电路被配置成与该主机装置进行通信，其中该传输接口电路包含一物理层(PHY)电路。该物理层电路包含一锁相环(PLL)、一修整控制电路和一暂存器电路，其中该物理层电路中的一压控振荡器(VCO)是用一压控晶体振荡器(VCXO)实现，且该修整控制电路被配置为对该锁相环进行修整控制，以支持使用该压控晶体振荡器的该锁相环的优化，其中该锁相环的该优化包含该锁相环的参数调整。该暂存器电路被配置成储存该锁相环的多个参数，并储存该锁相环的该参数调整的多个处理结果，其中该多个参数包含多个控制参数。例如，该控制器利用该处理电路设定该多个控制参数，以控制该锁相环的该参数调整；该控制器利用该修整控制电路根据该多个控制参数进行该锁相环的该参数调整，以调整该多个参数中的一组电压参数，以优化该压控振荡器的一控制电压，其中该控制电压对应于该组电压参数，且该压控振荡器的振荡频率对应于该控制电压；以及在该锁相环的该参数调整的期间，因应该锁相环的该参数调整的至少一预定条件被满足，该控制器利用该修整控制电路在该暂存器电路中产生并储存该多个处理结果，以供被发送回该处理电路，以完成该锁相环的该参数调整，从而实现该存储装置的系统上锁相环管理。
根据某些实施例，本发明还提供了相关的电子装置。该电子装置可以包含上述存储装置，并且可以进一步包含一主机装置，并且该主机装置可以耦接至该存储装置。该主机装置可以包含：至少一处理器，被配置成控制该主机装置的操作；以及一电源供应电路，耦接至该至少一处理器，用以提供电源至该至少一处理器及该存储装置。另外，存储装置可以为该主机装置提供储存空间。
除了上述方法以外，本发明还提供了一种存储装置的控制器，其中该存储装置包含该控制器和一非挥发性存储器。该非挥发性存储器可包含至少一非挥发性存储器元件(例如一或多个非挥发性存储器元件)。另外，控制器包含一处理电路，而该处理电路被配置成根据来自一主机装置的多个主机命令来控制该控制器，以容许该主机装置透过该控制器存取该非挥发性存储器。该控制器另包含耦接至该处理电路的一传输接口电路，并且该传输接口电路被配置成与该主机装置进行通信，其中该传输接口电路包含一物理层(PHY)电路。该物理层电路包含一锁相环(PLL)、一修整控制电路和一暂存器电路，其中该物理层电路中的一压控振荡器(VCO)是用一压控晶体振荡器(VCXO)实现，且该修整控制电路被配置为对该锁相环进行修整控制，以支持使用该压控晶体振荡器的该锁相环的优化，其中该锁相环的该优化包含该锁相环的参数调整。该暂存器电路被配置成储存该锁相环的多个参数，并储存该锁相环的该参数调整的多个处理结果，其中该多个参数包含多个控制参数。例如，该控制器利用该处理电路设定该多个控制参数，以控制该锁相环的该参数调整；该控制器利用修整控制电路根据该多个控制参数进行该锁相环的该参数调整，以调整该多个参数中的一组电压参数，以优化该压控振荡器的一控制电压，其中该控制电压对应于该组电压参数，且该压控振荡器的振荡频率对应于该控制电压；以及在该锁相环的该参数调整的期间，因应该锁相环的该参数调整的至少一预定条件被满足，该控制器利用该修整控制电路在该暂存器电路中产生并储存该多个处理结果，以供被发送回该处理电路，以完成该锁相环的该参数调整，从而实现该存储装置的系统上锁相环管理。
根据某些实施例，该设备可以包含该电子装置的至少一部分(例如：一部分或全部)。举例来说，该设备可以包含该存储装置内的该存储器控制器。在另一个示例中，该设备可以包含该存储装置。在某些示例中，该设备可以包含该电子装置的整体。另外，该存储装置的该存储器控制器可以根据该方法控制该存储装置的操作。举例来说，因应来自该主机装置的一主机命令诸如一写入命令，该存储装置可以为该主机装置储存数据。该存储装置可以因应来自该主机装置的另一主机命令诸如一读取命令来读取所储存的数据，并且向该主机装置提供从该非挥发性存储器读取的数据。此外，该非挥发性存储器可以包含一或多个非挥发性存储器元件(例如，一或多个快闪存储器(Flash memory)裸晶(die)，或一或多个快闪存储器晶片)。
本发明的方法及相关设备能确保该存储装置能在各种情况下妥善地运作。正当高稳定性和低相位噪声可以藉由使用该压控晶体振荡器实现该锁相环中的该压控振荡器来达成之际，本发明的方法及相关设备可以优化一控制电压以供控制该压控振荡器，例如，藉助于针对该压控振荡器的该控制电压的一优化工作流程，以确保一极短的安顿(settling)时间和该锁相环的一准确频率。另外，本发明的方法及相关设备可以在没有副作用或较不会带来副作用的情况下解决相关技术的现有问题。
【附图说明】
图1为依据本发明一实施例的一电子装置的示意图。
图2是依据本发明一实施例所绘示的一种用于在一存储装置诸如图1所示的存储装置中进行系统上(On-System)锁相环(Phase-Locked Loop，简称PLL)管理的方法的一控制方案的示意图。
图3是依据本发明一实施例所绘示的用于在该存储装置中进行该系统上PLL管理的方法的一工作流程。
图4是依据本发明一实施例所绘示的针对图4所示的工作流程中的某些操作的某些实施细节的示意图。
图5绘示了该方法所涉及的一PLL的示例。
符号说明
10:电子装置
50:主机装置
52:处理器
54:电源供应电路
100:存储装置
110:存储器控制器
112:微处理器
112C:程序码
112M:只读存储器
114:控制逻辑电路
116:缓冲存储器
118:传输接口电路
118APP:应用层电路
118MAC:媒体存取控制层电路
118PHY:物理层(PHY)电路
118L:锁相环(PLL)
118T:修整控制(TC)电路
118R:暂存器(REG)电路
120:非挥发性存储器
122-1,122-2～122-N:非挥发性存储器元件
120SYS:系统信息
118V:压控振荡器(VCO)
RCNT:参考时钟计数器
TCNT:传输(TX)位元时钟计数器
Refclk:参考时钟
Vp:电源电压
Trim_Enable:修整启用参数
Count_Limit:计数极限
Vref[Trim],Vctrl[Trim]:暂时值
Vref[Result],Vctrl[Result]:结果值
S11～S15,S16A,S16B,S17:步骤
Refclk_Sel:参考时钟选择参数
Gear_Speed:齿轮速度
Vstep[ref,ctrl],Vstep:电压步长
Th_diff:计数差阈值
Timeout_Count:超时计数
Count_diff_max:最大计数差
TCount:循环计数
Count_diff:计数差
Adjust:调整步长
Vref_cur,Vctrl_cur:当前值
Vref_next,Vctrl_next:下一个值
118F:低通滤波器(LPF)
118D:分频器(DIV)
PD:相位检测器
Vref:电压参考参数
Vctrl:电压控制参数
【具体实施方式】
图1为依据本发明一实施例的一种电子装置10的示意图，其中电子装置10包含一主机装置(host device)50与一存储装置100。主机装置50可以包含：至少一处理器52(例如一或多个处理器)，用来控制主机装置50的操作；以及一电源供应电路54，耦接至上述至少一处理器52，用来提供电源给上述至少一处理器52与存储装置100，以及输出一或多个驱动电压至存储装置100，其中存储装置100可以用来提供储存空间给主机装置50，并且从主机装置50取得该一或多个驱动电压，作为存储装置100的电源。主机装置50的例子可以包含(但不限于)：多功能行动电话(multifunctional mobile phone)、平板电脑(tablet)、以及个人电脑(personal computer)诸如桌上型电脑与膝上型电脑。存储装置100的例子可以包含(但不限于)：固态硬碟(solid state drive,SSD)以及各种嵌入式(embedded)存储装置(诸如符合UFS或eMMC规格的嵌入式存储装置)。依据本实施例，存储装置100可以包含一控制器诸如存储器控制器110，且可以另包含一非挥发性存储器(non-volatile memory,NVmemory)120，其中该控制器诸如存储器控制器110是用来为主机装置50存取(access)非挥发性存储器120，且非挥发性存储器120系用来储存信息。非挥发性存储器120可以包含至少一非挥发性存储器元件(NV memory element)(例如一或多个非挥发性存储器元件)，诸如多个非挥发性存储器元件122-1、122-2、…与122-N，其中符号“N”可以代表大于一的正整数。举例来说，非挥发性存储器120可以是一快闪存储器(Flash memory)，而非挥发性存储器元件122-1、122-2、…与122-N可以分别是多个快闪存储器晶片(Flash memory chip；可以简称为快闪晶片)或多个快闪存储器裸晶(Flash memory die；可以简称为快闪裸晶)，但是本发明不限于此。
如图1所示，存储器控制器110可以包含一处理电路诸如一微处理器112、一储存单元诸如一只读存储器(Read Only Memory,ROM)112M、一控制逻辑电路114、一缓冲存储器116与一传输接口电路118，其中这些元件中之至少一部分(例如一部分或全部)可透过总线彼此耦接。缓冲存储器116是用一随机存取存储器(Random Access Memory,RAM)来实施，例如可以是一静态随机存取存储器(Static RAM,SRAM)，其中该随机存取存储器可以用来提供内部储存空间给存储器控制器110，例如可以暂时地储存信息，但是本发明不限于此。另外，本实施例的只读存储器112M是用来储存一程序码112C，而微处理器112则是用来执行程序码112C以控制对非挥发性存储器120的存取。请注意，程序码112C也可以被储存在缓冲存储器116或任何形式的存储器内。此外，控制逻辑电路114可以用来控制非挥发性存储器120。控制逻辑电路114可以包含一错误更正码电路(Error Correction Code circuit，可简称为“ECC电路”；未显示于图1)，其可以进行错误更正码编码(ECC encoding，可简称为“ECC编码”)与错误更正码解码(ECC decoding，可简称为“ECC解码”)，以保护数据、及/或进行错误更正，并且传输接口电路118可以符合一特定通信标准(例如，串列高级技术附件(Serial Advanced Technology Attachment,SATA)标准、通用序列总线(UniversalSerial Bus,USB)标准、快捷外设互联(Peripheral Component Interconnect Express,PCIE)标准、嵌入式多媒体记忆卡(embedded Multi Media Card,eMMC)标准、或通用快闪存储器储存(Universal Flash Storage,UFS)标准)，且可以依据该特定通信标准，与主机装置50进行通信。
为了更好的理解，传输接口电路118可以包含分别对应于多个层的多个子电路，诸如一物理层(physical layer，简称PHY)电路118PHY、一媒体存取控制层(media accesscontrol layer，简称MAC层)电路118MAC和一应用层(application layer)电路118APP，并且，该多个子电路诸如PHY电路118PHY、MAC层电路118MAC和应用层电路118APP等可以藉由控制逻辑等方式来实现。PHY电路118PHY可以包含一锁相环(Phase-Locked Loop，简称PLL)118L、一修整控制(trimming control,TC)电路118T和一暂存器(register,REG)电路118R(于图1中可以分别标示为“PLL”、“TC”和“REG”以求简明)。另外，暂存器电路118R可以包含多个暂存器，并且这些暂存器的至少一部分(例如，一部分或全部)可以被配置成储存PHY电路118PHY的多个参数，诸如PLL118L的某些参数。举例来说，PLL 118L中的一压控振荡器(voltage controlled oscillator，简称VCO；未显示于图1中)可以藉由一压控晶体振荡器(voltage controlled crystal oscillator，简称VCXO)来实现，而不是藉由一非晶体振荡器(non-crystal oscillator)来实现。使用该VCXO有助于达到高数据速率要求，并且可以具有某些优点诸如高稳定性、低相位噪声等、以及某些缺点诸如窄频率范围、电压灵敏度等。修整控制电路118T可以支持PLL 118L的优化(例如，参数调整)，以减少或消除由于该VCXO引起的不想要的效应。在微处理器112的控制下，存储装置100可以进行PLL 118L的该优化以更新在暂存器电路118R中的一或多个参数(例如，PHY电路118PHY的该多个参数中的一或多个参数、及/或PLL 118L的这些参数中的一或多个参数)。于是，传输接口电路118可以很容易地在一高数据速率诸如10Gbps或更高的数据速率中操作，以增强电子装置10的整体效能。
于本实施例中，主机装置50可以向存储器控制器110发送多个主机命令(hostcommand)诸如主机装置命令(host device command)以及对应的逻辑地址，以间接地存取存储装置100内的非挥发性存储器120。存储器控制器110接收该多个主机命令与逻辑地址，并且将该多个主机命令分别转译成存储器操作命令(可以称为操作命令，以求简明)，且进一步以操作命令控制非挥发性存储器120读取、写入(write)/编程(Program)非挥发性存储器120内的特定物理地址的存储单元(memory unit)或数据页面(page)，其中物理地址关联于逻辑地址。例如，存储器控制器110可以产生或更新至少一逻辑对物理地址映射表(logical-to-physical address mapping table，简称L2P地址映射表)诸如一或多个L2P地址映射表，以管理物理地址与逻辑地址之间的关系。非挥发性存储器120可以储存系统信息120SYS，以供存储器控制器110控制存储装置100的操作。系统信息120SYS的例子可包含(但不限于)：该一或多个L2P地址映射表的一或多个储存位置(例如一或多个物理地址)、PHY电路118PHY的一或多个参数、以及PLL 118L的一或多个参数。当需要时，存储器控制器110可以将系统信息120SYS的至少一部分(例如，一部分或全部)加载到缓冲器存储器116或其它存储器中。系统信息120SYS可以位于非挥发性存储器元件122-1内的一预定区域中，诸如一系统区域(system region)，但是本发明不限于此。在某些实施例中，系统信息120SYS可以位于非挥发性存储器元件122-1、122-2,...和122-N中的任何一个非挥发性存储器元件内的一预定区域中，诸如一系统区域。
另外，前述的至少一非挥发性存储器元件(例如，该一或多个非挥发性存储器元件诸如{122-1,122-2,…,122-N})可包含多个区块，其中存储器控制器110对非挥发性存储器120进行抹除数据的操作的最小单位可以是区块，并且存储器控制器110对非挥发性存储器120进行写入数据的操作的最小单位可以是页面，但是本发明不限于此。例如，非挥发性存储器元件122-1、122-2、…与122-N中的任一非挥发性存储器元件122-n(符号“n”可代表区间[1,N]中的任一整数)可以包含一群区块，且这一群区块中的一区块可以包含并且记录特定数量的页面，其中，存储器控制器110可以依据一区块地址与一页面地址来存取这一群区块中的某一区块中的某一页面。对于另一个示例，非挥发性存储器元件122-n可以包含多个平面(plane)，且该多个平面中的任一平面可以包含一组区块诸如这一群区块，其中存储器控制器110可以依据一平面编号(plane number)、一区块地址与一页面地址来存取该多个平面中的某一平面中的某一区块中的某一页面。随着区块的总数的增加，非挥发性存储器120的储存空间可以变得更大。关于制造非挥发性存储器120，可以利用许多技术，例如：二维(two dimensional，简称2D)/平面NAND快闪存储器技术，其可以将存储器单元排列成单层；以及三维(three dimensional，简称3D)NAND快闪存储器技术，其可以将存储器单元排列成多层的垂直堆栈。根据某些实施例，非挥发性存储器120可以被实现为具有被排列在单层中的存储器单元的2D/平面NAND快闪存储器结构。根据某些实施例，非挥发性存储器120可以被实现为具有被垂直地堆迭的多层存储器单元的3D NAND快闪存储器结构。在这种情况下，非挥发性存储器120的储存空间可以变得非常大。由于传输接口电路118可以很容易地在一高数据速率诸如10Gbps或更高的数据速率中操作，所以当需要在存储装置100(例如，非挥发性存储器120)中存取大量数据时，存储器控制器110可以保证电子装置10的整体效能。
图2是依据本发明一实施例所绘示的一种用于在一存储装置诸如图1所示的存储装置100中进行系统上(On-System)锁相环(PLL)管理的方法的一控制方案的示意图。存储器控制器110可以被配置为对PLL 118L进行该系统上PLL管理，尤其，在存储装置100的一上电(power-up)阶段和一适应均衡(adapt equalization)阶段的任何阶段(例如，每个阶段)进行图2所示的控制方案的相关操作。举例来说，微处理器112可以利用其控制逻辑，诸如在微处理器112内的固件(firmware，简称FW)/晶片上系统(System-on-Chip，简称SOC)暂存器，来设定某些控制参数以供控制修整控制电路118T。例如，这些控制参数可以包含：一修整启用参数Trim_Enable，用于指出PLL修整(例如，PLL参数调整)是否被启用(enable)；以及一计数极限Count_Limit，用于指出该PLL修整的目标(例如，在该PLL修整的期间，被预期要达到的一目标计数值)。另外，PHY电路118PHY可以利用暂存器电路118R来为修整控制电路118T接收这些控制参数，诸如修整启用参数Trim_Enable、计数极限Count_Limit等，但是本发明不限于此。例如，PHY电路118PHY可以利用暂存器电路118R来储存该PLL修整的处理结果，以供透过上述FW/SOC暂存器被发送回微处理器112。
如图2所示，位于PHY电路118PHY中并且耦接至修整控制电路118T的一时钟分频器模组(标示为“时钟分频器”以求简明)包含PLL 118L。PLL 118L中的前述VCO可以被绘示为VCO 118V，并且可以藉由该VCXO来实现。修整控制电路118T和PLL 118L都可以接收一参考时钟Refclk，并且参考时钟Refclk可以从存储装置100的一印刷电路板(printed circuitboard，简称PCB)取得，尤其，透过主机装置50和存储装置100之间的连接，从主机装置50取得，其中存储器控制器110和非挥发性存储器120可以藉由安装在该PCB上的一或多个晶片来实现。例如，参考时钟Refclk可以具有多个预定频率的其中之一，诸如19.2百万赫兹(megahertz，简称MHz)、26MHz、38.4MHz或54MHz(标示为“Refclk＝19.2/26/38.4/54MHz”，以便有更好的理解)。另外，该时钟分频器模组可以进一步包含一分频器(frequencydivider；未显示于图2)，并且利用该分频器对PLL 118L的一PLL输出的频率进行分频以产生一传输位元时钟(transmission bit clock，简称“TX位元时钟”)。于是，该TX位元时钟载有(carry)该PLL输出的该频率的一分频频率(divided frequency)，并且该分频频率是与该PLL输出的该频率成正比。
PLL 118L可以被配置为尝试锁定到参考时钟Refclk的一当前频率(例如，该多个预定频率的其中之一)上。不论PLL 118L是否进入一稳定状态，该TX位元时钟都载有与该PLL输出的该频率成正比的该分频频率。当修整启用参数Trim_Enable指出微处理器112启用该PLL修整(例如，该PLL参数调整)时，修整控制电路118T可以被配置成根据参考时钟Refclk和该TX位元时钟，为微处理器112对PLL 118L(例如，VCO 118V)进行修整控制。如图2所示，修整控制电路118T包含分别对应于参考时钟Refclk和该TX位元时钟的一参考时钟计数器RCNT和一TX位元时钟计数器TCNT。修整控制电路118T可以利用参考时钟计数器RCNT和TX位元时钟计数器TCNT来分别监控参考时钟Refclk和该TX位元时钟，例如，藉由分别对参考时钟Refclk和该TX位元时钟的各自的循环计数(cycle count；也可以称为周期计数)RCount和TCount(诸如参考时钟Refclk和该TX位元时钟分别经历了多少个周期的循环，分别以其各自的周期为单位来度量)进行计数。
请注意，VCO 118V的一振荡频率，诸如VCO 118V的振荡器输出(例如VCO 118V的输出)的频率，典型地对应于VCO 118V的一控制电压，这表示VCO 118V的该振荡频率可以藉由调整VCO 118V的该控制电压来调整。例如，VCO 118V的该振荡器输出可以用来作为PLL118L的该PLL输出。另外，PHY电路118PHY的该多个参数可以包含一电压参考参数Vref和一电压控制参数Vctrl，用于微调(fine-tune)VCO 118V的该控制电压。举例来说，VCO 118V可以被配置为从存储装置100内(例如，微处理器112内)的一电源管理电路取得一电源电压Vp，并且根据电压参考参数Vref和电压控制参数Vctrl将电源电压Vp转换为VCO 118V的该控制电压，例如，藉由使用对应于电压参考参数Vref的一主要(primary)调整电压Vref(例如，一偏移(offset)电压)来调整(例如增加或减少)电源电压Vp、及/或藉由使用对应于电压控制参数Vctrl的一次要(secondary)调整电压Vctrl(例如，一微小电压)来调整(例如增加或减少)电源电压Vp，其中次要调整电压Vctrl的绝对值典型地小于主要调整电压Vref的绝对值(例如：|Vctrl|<|Vref|)，并且主要调整电压Vref的绝对值典型地小于电源电压Vp(例如：|Vref|＜Vp)，但是本发明不限于此。
在对PLL 118L(例如，VCO 118V)进行该修整控制的期间，修整控制电路118T可以分别将电压参考参数Vref和电压控制参数Vctrl暂时地设定为其暂时值Vref[Trim]和Vctrl[Trim]。例如，暂时值Vref[Trim]可以代表电压参考参数Vref的多个候选值{Vref[0],Vref[1],...}的其中之一，而暂时值Vctrl[Trim]可以代表电压控制参数Vctrl的多个候选值{Vctrl[0],Vctrl[1],...}的其中之一。当PLL 118L的该优化(例如，该参数调整)完成时，修整控制电路118T可以从多个候选值{Vref[0],Vref[1],...}中选择一优化的候选值Vref[]作为电压参考参数Vref的一结果值Vref[Result]，并且从多个候选值{Vctrl[0],Vctrl[1],...}中选择一优化的候选值Vctrl[]作为电压控制参数Vctrl的一结果值Vctrl[Result[1]。
根据某些实施例，参考时钟Refclk可以从存储装置100的一内部时钟源取得。例如，该内部时钟源可以位于存储器控制器110中，尤其，可以位于PHY电路118PHY外部或位于传输接口电路118的外部。对于另一示例，该内部时钟源可以接收VCO 118V的该振荡器输出，并且藉由使用该内部时钟源内的一或多个分频器将该振荡器输出转换为参考时钟Refclk。
图3是依据本发明一实施例所绘示的用于在该存储装置中进行该系统上PLL管理的方法的一工作流程。该方法(例如该工作流程)可以被应用于(applied to)图1所示的存储装置100，尤其，可以被应用于存储器控制器110及其内部元件。例如，该系统上PLL管理可以包含该PLL修整和相关联的控制。
在步骤S11中，存储器控制器110(例如，运行着程序码112C的微处理器112)可以判定(determine)存储装置100是否处于该上电阶段或该适应均衡阶段(标示为“上电或适应均衡”以求简明)。如果是(例如，存储装置100处于该上电阶段和该适应均衡阶段的任何阶段)，则进入步骤S12；如果否，则进入步骤S17。举例来说，存储装置100刚刚被上电，且因此处于该上电阶段。对于另一示例，存储装置100被配置成进行适应均衡(例如，因应功率/速度模式的改变，诸如存储装置100与主机装置50之间的连接的功率/速度模式的改变)，且因此处于该适应均衡阶段。
在步骤S12中，存储器控制器110(例如，修整控制电路118T)可以判定该PLL修整的一修整处理是否被启用(标示为“修整处理启用”以求简明)。如果是，则进入步骤S13；如果否，则进入步骤S17。根据至少一预定规则(例如一或多个预定规则)，运行着程序码112C的微处理器112可以判定是否启用该PLL修整(例如，其修整处理)并相应地设定修整启用参数Trim_Enable。举例来说，当存储装置100是处于该上电阶段时，或者当存储装置100处于该适应均衡阶段并且该适应均衡是初始适应均衡时，运行着程序码112C的微处理器112可以判定启用该PLL修整，并且设定修整启用参数Trim_Enable以指出该PLL修整被启用，所以修整控制电路118T可以参考修整启用参数Trim_Enable来判定该PLL修整(例如，其修整处理)被启用。当存储装置100是处于该适应均衡阶段并且该适应均衡是刷新(refresh)适应均衡(例如，次要适应均衡或后续的适应均衡)而不是该初始适应均衡时，或者当存在一错误记录(例如，微处理器112所记录的一记录，用于指出发生某一类型的错误)时，运行着程序码112C的微处理器112可以判定停用(disable)该PLL修整，并且设定修整启用参数Trim_Enable以指出该PLL修整未被启用，所以修整控制电路118T可以参考修整启用参数Trim_Enable来判定该PLL修整(例如，其修整处理)未被启用。
在步骤S13中，存储器控制器110(例如，修整控制电路118T)可以触发一组修整计数器，诸如参考时钟计数器RCNT和TX位元时钟计数器TCNT，以使这些修整计数器开始计数，尤其，控制参考时钟计数器RCNT和TX位元时钟计数器TCNT以分别计数参考时钟Refclk和该TX位元时钟的各自的循环计数RCount和TCount。例如，参考时钟计数器RCNT可以从一初始值诸如零开始，针对参考时钟Refclk的每一循环，用等于一的增量来增加其计数值，诸如参考时钟Refclk的循环计数RCount。再举一个例子，TX位元时钟计数器TCNT可以从一初始值诸如零开始，针对该TX位元时钟的每一循环，用等于一的增量来增加其计数器值，诸如该TX位元时钟的循环计数TCount。针对某一信号诸如参考时钟Refclk、该TX位元时钟等的循环检测，当这个信号的从逻辑低电平“0”到逻辑高电平“1”的转变以及从逻辑高电平“1”到逻辑低电平“0”的转被检测到时，这个信号的一个循环被检测到，且因此关联的计数器(例如，参考时钟计数器RCNT和TX位元时钟计数器TCNT中的对应的计数器)可以用等于一的增量来增加其计数值，但是本发明不限于此。
在步骤S14中，存储器控制器110(例如，修剪控制电路118T)可以判定一修剪超时(Trim Timeout)条件(标示为“修剪超时”以求简明)是否被满足。如果是，则进入步骤S15；如果否，则重新进入步骤S14以等待该修整超时条件被满足。举例来说，该修整超时条件可以包含：参考时钟Refclk的循环计数RCount达到一预定循环计数阈值(predeterminedcycle count threshold)，诸如一超时计数Timeout_Count。由于参考时钟Refclk的频率等于该多个预定频率中的某一频率，所以参考时钟Refclk的周期是固定的。将这个周期乘以参考时钟Refclk的循环计数RCount而得到的乘积可以代表等待该修整超时条件被满足的经过时间(elapsed time)，并且将这个周期乘以该预定循环计数阈值(例如，超时计数Timeout_Count)而得到的乘积可以代表对应于该预定循环计数阈值的时间阈值。
在步骤S15中，存储器控制器110(例如，修整控制电路118T)可以判定TX位元时钟计数器TCNT的循环计数TCount是否落入(例如，命中)一预定范围诸如在计数极限Count_Limit附近的一目标范围(标示为“命中计数极限”以求简明)。如果是(这表示PLL 118L的该优化已完成)，则进入步骤S16A；如果否，则进入步骤S16B。该目标范围可以是区间[Count_Limit-Count_diff_max,Count_Limit+Count_diff_max]的范围，其中最大计数差Count_diff_max可以是一非负(non-negative)整数，尤其，可以是正整数。举例来说，存储器控制器110(例如，修整控制电路118T)可以计算循环计数TCount与计数极限Count_Limit之间的差(TCount-Count_Limit)的绝对值|TCount-Count_Limit|以作为一计数差Count_diff，并且根据计数差Count_diff是否小于或等于最大计数差Count_diff_max来判定循环计数TCount是否落入(例如，命中)该预定范围。当计数差Count_diff小于或等于最大计数差Count_diff_max时，修整控制电路118T可以判定循环计数TCount落入(例如，命中)该预定范围。
在步骤S16A中，当PLL 118L的该优化(例如，该参数调整)完成时，存储器控制器110(例如，修整控制电路118T)可以分别用结果值Vref[Result]和结果值Vctrl[Result]来更新电压参考参数Vref和电压控制参数Vctrl(标示为“更新Vref及Vctrl结果”以便有更好的理解)。举例来说，修整控制电路118T可以选择在包含步骤S13～S15和S16B的回圈中刚刚被使用的电压参考参数Vref的最新候选值Vref[]和电压控制参数Vctrl的最新候选值Vctrl[]，以分别作为电压参考参数Vref的结果值Vref[Result]和电压控制参数Vctrl的结果值Vctrl[Result]，并且藉由将电压参考参数Vref的结果值Vref[Result]和电压控制参数Vctrl的结果值Vctrl[Result]回传(return)给微处理器112来更新电压参考参数Vref和电压控制参数Vctrl。
在步骤S16B中，存储器控制器110(例如，修整控制电路118T)可以调整电压参考参数Vref和电压控制参数Vctrl。举例来说，修整控制电路118T可以藉由从多个候选值{Vref[0],Vref[1],...}中选择另一个候选值Vref[]作为暂时值Vref[Trim]来调整电压参考参数Vref，并且藉由从多个候选值{Vctrl[0],Vctrl[1],...}中选择另一个候选值Vctrl[]作为暂时值Vctrl[Trim]来调整电压控制参数Vctrl。
在步骤S17中，存储器控制器110(例如，运行着程序码112C的微处理器112)可以将存储装置100保持闲置(标示为“闲置”以求简明)，直到发生任何事件为止。
为了更好的理解，该方法可以用图3所示的工作流程来说明，但是本发明不限于此。根据某些实施例，可以在图3所示的工作流程中增加、删除或修改一或多个步骤。例如，将存储装置100保持闲置的状态可以被认为是存储装置100的一闲置状态，并且存储装置100(例如，存储器控制器110)可以因应该任何事件而离开该闲置状态，并且进行对应于该任何事件的相关处理。该任何事件的示例可以包含(但不限于)：该功率/速度模式改变，以及从主机装置50接收到的任何主机命令，诸如一写入命令、一读取命令等。存储器控制器110可以因应来自主机装置50的一主机命令诸如该写入命令，为主机装置50将数据储存至非挥发性存储器120中，并且在完成对应于该写入命令的上列处理(例如：将该数据储存至非挥发性存储器120的操作)以后，控制存储装置100再次进入该闲置状态。存储器控制器110可以因应来自主机装置50的另一主机命令诸如该读取命令，从非挥发性存储器120读取储存的数据，并且向主机装置50提供从非挥发性存储器120读取的上述储存的数据，以及在完成对应于该读取命令的上列处理(例如：从非挥发性存储器120读取该储存的数据以及向主机装置50提供上述储存的数据的操作)以后，控制存储装置100再次进入该闲置状态。
图4是依据本发明一实施例所绘示的针对图3所示的工作流程中的某些操作(例如，步骤S13～S15、S16A和S16B的操作)的某些实施细节的示意图。除了修整启用参数Trim_Enable和计数极限Count_Limit以外，用于控制修整控制电路118T的上述控制参数还可以包含：
(1)一参考时钟选择参数Refclk_Sel，用于选择该多个预定频率的其中之一作为参考时钟Refclk的频率；
(2)一齿轮(Gear)速度Gear_Speed，用于选择多个速度模式(例如，多种高速(HighSpeed，简称HS)齿轮，诸如HS齿轮1、HS齿轮2、HS齿轮3和HS齿轮4，可以分别称为HS-GEAR1、HS-GEAR2、HS-GEAR3和HS-GEAR4以求简明)的其中之一；
(3)一组电压步长(voltage step)Vstep[ref,ctrl]，诸如Vstep[ref]和Vstep[ctrl]，分别用于被利用作为一增量或一减量以供调整电压参考参数Vref和电压控制参数Vctrl；
(4)一计数差阈值(count difference threshold)Th_diff，例如，一阈值，其用于判定是否将电压参考参数Vref和电压控制参数Vctrl的各自的调整步长(adjustmentstep)设定为微小步长诸如一、或较大的步长诸如这一组电压步长Vstep[ref,ctrl]；
(5)上述超时计数Timeout_Count；以及
(6)上述最大计数差Count_diff_max；
其中，用于控制修整控制电路118T的上述控制参数可以由运行着程序码112C的微处理器112来判定(标示为“FW控制”以便有更好的理解)，但是本发明不限于此。
在步骤S14的操作中，修整控制电路118T可以利用参考时钟计数器RCNT对参考时钟Refclk的一循环计数域(cycle count domain)中的循环计数RCount进行计数(标示为“R计数器Refclk域”以求简明)，以判定该修剪超时条件是否被满足。当该修整超时条件被满足时(例如，超时的情况)，在步骤S15的操作中，修整控制电路118T可以利用TX位元时钟计数器TCNT对该TX位元时钟的一循环计数域中的循环计数TCount进行计数(标示为“T计数器TX位元时钟域”以求简明)，以判定PLL 118L的该优化是否完成。举例来说，在Count_diff_max＝2的情况下，修整控制电路118T可以根据计数差Count_diff是否等于{0,1,2}中的任何一个，来判定循环计数TCount是否落入(例如，命中)该预定范围诸如区间[Count_Limit-2,Count_Limit+2]的范围。如果是，则进入步骤S16A以将电压参考参数Vref和电压控制参数Vctrl的各自的结果值Vref[Result]和Vctrl[Result]回传给微处理器112(标示为“回传Vref及Vctrl”以求简明)；如果否，则进入步骤S16B以进行电压参数调整，例如，藉由图4上半部所示的操作。
如果计数差Count_diff小于或等于计数差阈值Th_diff，则修整控制电路118T可以将电压参考参数Vref和电压控制参数Vctrl的各自的调整步长{Adjust}设定为上述微小步长诸如一(标示为“Adjust＝1”以求简明)；否则，修整控制电路118T可以将电压参考参数Vref和电压控制参数Vctrl的各自的调整步长{Adjust}设定为上述较大的步长诸如上述这一组电压步长Vstep[ref,ctrl](标示为“Adjust＝Vstep[ref,ctrl]”以求简明)。如图4的左上方所示，修整控制电路118T可以根据循环计数TCount是否小于计数极限Count_Limit，来判定电压参考参数Vref和电压控制参数Vctrl的各自的调整步长{Adjust}在该电压参数调整的期间是否应该被用来作一增量或一减量。举例来说，如果循环计数TCount小于计数极限Count_Limit，则修整控制电路118T可以判定应将电压参考参数Vref和电压控制参数Vctrl的各自的调整步长{Adjust}用来作为一增量，且因此调整电压参考参数Vref和电压控制参数Vctr，例如，藉由用其各自的调整步长{Adjust}来增加它们(标示为“+”以求简明)；否则，修整控制电路118T可以判定应将电压参考参数Vref和电压控制参数Vctrl的各自的调整步长{Adjust}用来作为一减量，且因此调整电压参考参数Vref和电压控制参数Vctr，例如，藉由用其各自的调整步长{Adjust}来减少它们(标示为“-”以求简明)。于是，修整控制电路118T可以调整VCO 118V(尤其，藉由调整电压参考参数Vref和电压控制参数Vctrl来调整VCO 118V的控制电压，从而调整VCO 118V的频率)，并且依据下列方程序来重新修整(Retrim)PLL 118L(标示为“调整VCO及重新修整”以求简明)：
Vref_next＝Vref_cur+/-Adjust；以及
Vctrl_next＝Vctrl_cur+/-Adjust；
其中Adjust＝1或Vstep。在上列方程序中，“Vref_cur”和“ref_next”可以分别代表电压参考参数Vref的当前值和下一个值，并且“Vctrl_cur”和“Vctrl_next”可以分别代表电压控制参数Vctrl的当前值和下一个值。举例来说，修整控制电路118T可以设定Adjust＝1(例如，将电压参考参数Vref和电压控制参数Vctrl的各自的调整步长{Adjust}设定为上述微小步长诸如一)，且因此上列的方程序可以重新整理改写如下：
Vref_next＝Vref_cur+/-1；以及
Vctrl_next＝Vctrl_cur+/-1。
对于另一示例，修整控制电路118T可以设定Adjust＝Vstep(例如，分别将电压参考参数Vref和电压控制参数Vctrl的各自的调整步长{Adjust}设定为上述较大的步长诸如上述这一组电压步长Vstep[ref,ctrl])，且因此上列的方程序可以重新整理改写如下：
Vref_next＝Vref_cur+/-Vstep[ref]；以及
Vctrl_next＝Vctrl_cur+/-Vstep[ctrl]。
另外，计数差阈值Th_diff典型地大于最大计数差Count_diff_max，以容许修整控制电路118T根据“Count_diff≤Th_diff”是否为真(True)来选择“Adjust＝1”的设定和“Adjust＝Vstep[ref,ctrl]”的设定的其中之一，如图4所示。
由于计数差阈值Th_diff可以被视为计数差Count_diff的阈值，且由于修整控制电路118T可以计算循环计数TCount与计数极限Count_Limit之间的差(TCount-Count_Limit)的绝对值|TCount-Count_Limit|以作为计数差Count_diff，所以计数差阈值Th_diff可以是一非负整数，尤其，可以是正整数。举例来说，当Count_diff_max＝2时，计数差阈值Th_diff大于最大计数差Count_diff_max诸如2，且因此可以大于或等于3。为了更好地理解，假定Th_diff＝3。在这个情况下，根据“Count_diff≤Th_diff”诸如“Count_diff≤3”是否为真，修整控制电路118T可以设定Adjust＝1或Adjust＝Vstep[ref,ctrl]。举例来说，当Count_diff＝3(例如“Count_diff≤3”为真)时，修整控制电路118T可以设定Adjust＝1。在某些示例中，当Count_diff等于4、5等(例如“Count_diff≤3”为假(False))时，修整控制电路118T可以设定Adjust＝Vstep[ref,ctrl]。
表1
参考时钟 19.2MHz 38.4MHz 26MHz 52MHz
超时计数 192 260 384 520
表2
Figure BDA0003172914070000171
表1展示了相对于参考时钟Refclk的频率(例如：19.2MHz、38.4MHz、26MHz和52MHz)的超时计数Timeout_Count的某些示例，而表2展示了相对于参考时钟Refclk的速率(例如：速率A系列和速率B系列)以及齿轮速度Gear_Speed(例如：HS-GEAR1、HS-GEAR2、HS-GEAR3和HS-GEAR4)的计数极限Count_Limit的某些示例，但是本发明不限于此。根据某些实施例，表1的超时计数Timeout_Count、及/或表2的计数极限Count_Limit可予以变化。根据某些实施例，测量周期可以等于10微秒(microsecond)。
表3
Figure BDA0003172914070000172
Figure BDA0003172914070000181
表3展示了HS突发速率(HS-Burst Rate)的例子。根据相关标准，对应于HS齿轮的HS突发速率可以从1.46Gbps(例如，齿轮1)分布到11.6Gbps(例如，齿轮4)。
图5绘示了该方法所涉及的PLL 118L的示例，但是本发明不限于此。除了VCO 118V和上述分频器诸如分频器118D(标示为“DIV”以求简明)以外，PLL 118L还可包含一相位检测器PD和一低通滤波器(low pass filter，简称LPF)118F。VCO 118V可以被配置为接收一组电压参数，诸如电压参考参数Vref和电压控制参数Vctrl，并且根据该组电压参数微调VCO 118V的该控制电压，以使VCO 118V的输出端子上的该振荡器输出的频率对应于该控制电压。该振荡器输出可由分频器118D接收，并且被发送到相位检测器PD的一输入端子以作为PLL 118L内的一反馈信号。相位检测器PD可以对该振荡器输出和参考时钟Refclk进行相位检测，以在其输出端子产生一相位检测信号。LPF118F可以对该相位检测信号进行低通滤波以产生一滤波后的结果，以供被输入到VCO118V中。
基于图1所示的架构，存储器控制器110可以根据该方法正确且有效地操作，以容许主机装置50和存储装置100之间的连接的数据速率在保持数据存取的正确性的同时达到高数据速率诸如10Gbps或更高的数据速率，且因此提升了电子装置10的整体效能。依据某些实施例，修整控制电路118T可对PLL 118L进行该修整控制，以支持使用该VCXO的PLL118L的该优化，其中，PLL 118L的该优化可以包含PLL 118L的该参数调整(例如，针对该组电压参数诸如电压参考参数Vref和电压控制参数Vctrl的该电压参数调整)。另外，暂存器电路118R可以储存PLL 118L的多个参数，并且可以储存PLL118L的该参数调整的多个处理结果，其中该多个参数可以包含多个控制参数，诸如修整启用参数Trim_Enable、计数极限Count_Limit、参考时钟选择参数Refclk_Sel、齿轮速度Gear_Speed、该组电压步长Vstep[ref,ctrl](例如：Vstep[ref]和Vstep[ctrl])、计数差阈值Th_diff、超时计数Timeout_Count和最大计数差Count_diff_max，并且该多个处理结果可以包含电压参考参数Vref和电压控制参数Vctrl的各自的结果值Vref[Result]和Vctrl[Result]。
举例来说，存储器控制器110可以利用该处理电路诸如微处理器112来设定该多个控制参数，以控制PLL 118L的该参数调整；存储器控制器110可利用修整控制电路118T根据该多个控制参数进行PLL 118L的该参数调整，以调整在该多个参数中的该组电压参数(例如电压参考参数Vref和电压控制参数Vctrl)，以优化VCO 118V的该控制电压，其中该控制电压对应于该组电压参数，且该VCO 118V的该振荡频率对应于该控制电压；并且，在PLL118L的该参数调整的期间，因应PLL 118L的该参数调整的至少一预定条件(predeterminedcondition)被满足(例如，步骤S15的判定结果指出TX位元时钟计数器TCNT的循环计数TCount落入该预定范围诸如在计数极限Count_Limit附近的该目标范围以内)，存储器控制器110可以利用修整控制电路118T暂存器电路118R中产生并储存该多个处理结果(例如，电压参考参数Vref和电压控制参数Vctrl的各自的结果值Vref[Result]和Vctrl[Result])，以供被发送回该处理电路诸如微处理器112，以完成PLL 118L的该参数调整，从而实现存储装置100的该系统上PLL管理。为了更好地理解，存储器控制器110可以藉助于针对VCO 118V的该控制电压的一优化工作流程(例如图3所示的工作流程)来优化该控制电压。举例来说，该优化工作流程的操作可以包含：
(1)在步骤S11中，存储器控制器110判定存储装置100是否处于该上电阶段或该适应均衡阶段，以产生一第一判定结果(例如，步骤S11的判定结果“是”和“否”的其中之一)；
(2)在步骤S12中，因应指出存储装置100是处于该上电阶段或该适应均衡阶段的该第一判定结果，存储器控制器110根据上述至少一预定规则来判定存储装置100是否需要进行PLL 118L的该参数调整以产生一第二判定结果(例如，步骤S12的判定结果“是”和“否”的其中之一)；
(3)因应指出需要进行PLL 118L的该参数进行调整的该第二判定结果，存储器控制器110在步骤S13中使用该多个控制参数中的修整启用参数Trim_Enable触发PLL 118L的该参数调整，尤其，利用修整控制电路118T在包含步骤S13-S15和S16B的回圈中进行PLL118L的该参数调整；
(4)在步骤S16A中，存储器控制器110利用修整控制电路118T在暂存器电路118R中产生并储存该多个处理结果(例如，电压参考参数Vref和电压控制参数Vctrl的各自的结果值Vref[Result]和Vctrl[Result])，以供被发送回该处理电路诸如微处理器112，以完成PLL 118L的该参数调整；以及
(5)在步骤S17中，在完成PLL 118L的该参数调整以后，存储器控制器110控制存储装置100进入存储装置100的该闲置状态并保持在该闲置状态中，直到发生该任何事件为止；
其中该任何事件可以代表多个预定事件的其中之一，并且该多个预定事件可以包含该速度模式改变以及从主机装置50接收的该任何主机命令。
存储器控制器110可以进行该系统上PLL管理，而不需要使用位于存储装置100外部的任何设施或仪器来校准使用该VCXO的PLL 118L，其中，存储器控制器110可以藉由进行该系统上PLL管理来最佳化该控制电压，而不是藉由在存储装置100的一制造阶段的期间经历任何校准来最佳化该控制电压。此外，存储器控制器110可以间歇地(intermittently)进行PLL 118L的该参数调整并且因应主机装置50的一或多个主机命令(例如，该任何主机命令，诸如该写入命令、该读取命令等)存取非挥发性存储器120，尤其，可以进行下列操作的至少一部分(例如，一部分或全部)：
(1)操作#1：当在步骤S11中判定存储装置100是处于该上电阶段时，触发PLL 118L的该参数调整，例如，藉由在步骤S12中设定修整启用参数Trim_Enable以进入步骤S13；
(2)操作#2：当在步骤S11中判定存储装置100是处于该适应均衡阶段时，触发PLL118L的该参数调整，例如，藉由在步骤S12中设定修整启用参数Trim_Enable以进入步骤S13；
(3)操作#3：当从主机装置50接收到该写入命令时，存取非挥发性存储器120，例如，藉由将该写入命令所载有的数据写入至非挥发性存储器120中；以及
(4)操作#4：当从主机装置50接收到该读取命令时，存取非挥发性存储器120，例如，藉由从非挥发性存储器120读取上述储存的数据并且向主机装置50提供这个数据；其中，操作#2、#3和#4的任何操作可以进行一次或多次，并且可以因应操作#2、#3和#4的各自的触发事件以任何顺序进行操作#2、#3和#4。举例来说，当有需要时(例如，从步骤S11到步骤S12的局部工作流程以及从步骤S12到步骤S13的局部工作流程)，存储器控制器110可以进行PLL 118L的该参数调整(例如，步骤S13-S15和S16B的回圈中的局部工作流程)。为了简明起见，于本实施例中类似的内容在此不重复赘述。
以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (10)

1.一种用于在一存储装置中进行系统上(On-System)锁相环(Phase-Locked Loop,PLL)管理的方法，该方法被应用于该存储装置的一存储器控制器，该存储装置包含该存储器控制器和一非挥发性(non-volatile,NV)存储器，该非挥发性存储器包含至少一非挥发性存储器元件，该方法包含：
利用该存储器控制器内的一处理电路设定该存储器控制器内的一传输接口电路的一暂存器电路中所储存的多个参数中的多个控制参数，以控制该传输接口电路的一锁相环的参数调整，其中，该传输接口电路包含一物理层(physical layer,PHY)电路，并且该物理层电路包含该锁相环、一修整控制(trimming control)电路和该暂存器电路，其中该锁相环中的一压控振荡器(voltage controlled oscillator,VCO)是用一压控晶体振荡器(voltage controlled crystal oscillator,VCXO)实现，且该修整控制电路用于对该锁相环进行修整控制，以支持使用该压控晶体振荡器的该锁相环的优化，其中该锁相环的该优化包含该锁相环的该参数调整；
利用该修整控制电路根据该多个控制参数进行该锁相环的该参数调整，以调整该多个参数中的一组电压参数，以优化该压控振荡器的一控制电压，其中该控制电压对应于该组电压参数，且该压控振荡器的振荡频率对应于该控制电压；以及
在该锁相环的该参数调整的期间，因应该锁相环的该参数调整的至少一预定条件(predetermined condition)被满足，利用该修整控制电路在该暂存器电路中产生并储存多个处理结果，以供被发送回该处理电路，以完成该锁相环的该参数调整，从而实现该存储装置的该系统上锁相环管理。
2.如权利要求1所述的方法，其特征在于，因应该主机装置的一或多个主机命令，该存储器控制器间歇地(intermittently)进行该锁相环的该参数调整并且存取该非挥发性存储器。
3.如权利要求1所述的方法，其特征在于该存储器控制器藉助于针对该压控振荡器的该控制电压的一优化工作流程来优化该控制电压；以及该优化工作流程的操作包含：
判定该存储装置是否处于一上电(power-up)阶段或一适应均衡(adaptequalization)阶段，以产生一第一判定结果；
因应该第一判定结果指出该存储装置处于该上电阶段或该适应均衡阶段，根据至少一预定规则，判定是否需要进行该锁相环的该参数调整，以产生第二判定结果；
因应该第二判定结果指出需要进行该锁相环的该参数调整，用该多个控制参数中的一修整启用参数来触发该锁相环的该参数调整；
在该暂存器电路中产生并储存该多个处理结果，以供被发送回该处理电路，以完成该锁相环的该参数调整；以及
在完成该锁相环的该参数调整以后，控制该存储装置进入该存储装置的一闲置状态并保持在该闲置状态中，直到发生任何事件为止。
4.如权利要求3所述的方法，其特征在于，该任何事件代表多个预定事件的其中之一，并且该多个预定事件包含一速度模式改变以及从该主机装置接收到的任何主机命令。
5.如权利要求3所述的方法，其特征在于在该任何事件代表来自该主机装置的一写入命令的一第一情况下，该存储器控制器因应来自该主机装置的该写入命令，为该主机装置将数据储存至该非挥发性存储器中，并且在完成对应于该写入命令的处理以后，控制该存储装置再次进入该闲置状态，其中对应于该写入命令的该处理包含将该数据写入至该非挥发性存储器。
6.如权利要求5所述的方法，其特征在于在该任何事件代表来自该主机装置的一读取命令的一第二情况下，该存储器控制器因应来自该主机装置的该读取命令，从该非挥发性存储器读取储存的数据，并且向该主机装置提供从该非挥发性存储器读取的所述储存的数据，以及在完成对应于该读取命令的处理以后，控制该存储装置再次进入该闲置状态，其中对应于该读取命令的该处理包含读取所述储存的数据以及向该主机装置提供所述储存的数据。
7.如权利要求3所述的方法，其特征在于在该任何事件代表来自该主机装置的一读取命令的一第二情况下，该存储器控制器因应来自该主机装置的该读取命令，从该非挥发性存储器读取储存的数据，并且向该主机装置提供从该非挥发性存储器读取的所述储存的数据，以及在完成对应于该读取命令的处理以后，控制该存储装置再次进入该闲置状态，其中对应于该读取命令的该处理包含读取所述储存的数据以及向该主机装置提供所述储存的数据。
8.一种存储装置，包含：
一非挥发性(non-volatile,NV)存储器，用于储存信息，其中该非挥发性存储器包含至少一非挥发性存储器元件；以及
一控制器，耦接至该非挥发性存储器，用以控制该存储装置的操作，其中该控制器包含：
一处理电路，用于根据来自一主机装置的多个主机命令控制该控制器，以容许该主机装置透过该控制器存取该非挥发性存储器；以及
一传输接口电路，耦接至该处理电路，用以与该主机装置进行通信，其中该传输接口电路包含：
一物理层(physical layer,PHY)电路，包含：
一锁相环(Phase-Locked Loop,PLL)，其中该锁相环中的一压控振荡器(voltagecontrolled oscillator,VCO)是用一压控晶体振荡器(voltage controlled crystaloscillator,VCXO)实现；
一修整控制(trimming control)电路，用于对该锁相环进行修整控制，以支持使用该压控晶体振荡器的该锁相环的优化，其中该锁相环的该优化包含该锁相环的参数调整；以及
一暂存器电路，用于储存该锁相环的多个参数，并储存该锁相环的该参数调整的多个处理结果，其中该多个参数包含多个控制参数；
其中：
该控制器利用该处理电路设定该多个控制参数，以控制该锁相环的该参数调整；
该控制器利用该修整控制电路根据该多个控制参数进行该锁相环的该参数调整，以调整该多个参数中的一组电压参数，以优化该压控振荡器的一控制电压，其中该控制电压对应于该组电压参数，且该压控振荡器的振荡频率对应于该控制电压；以及
在该锁相环的该参数调整的期间，因应该锁相环的该参数调整的至少一预定条件(predetermined condition)被满足，该控制器利用该修整控制电路在该暂存器电路中产生并储存该多个处理结果，以供被发送回该处理电路，以完成该锁相环的该参数调整，从而实现该存储装置的系统上(On-System)锁相环管理。
9.一种电子装置，其包含如权利要求8所述的存储装置，并且另包含：
一主机装置，耦接至该存储装置，其中该主机装置包含：
至少一处理器，用于控制该主机装置的操作；以及
一电源供应电路，耦接至该至少一处理器，用以提供电源至该至少一处理器及该存储装置；
其中，该存储装置为该主机装置提供储存空间。
10.一种存储装置的控制器，该存储装置包含该控制器和一非挥发性(non-volatile,NV)存储器，该非挥发性存储器包含至少一非挥发性存储器元件，该控制器包含：
一处理电路，用于根据来自一主机装置的多个主机命令控制该控制器，以容许该主机装置透过该控制器存取该非挥发性存储器；以及
一传输接口电路，耦接至该处理电路，用以与该主机装置进行通信，其中该传输接口电路包含：
一物理层(physical layer,PHY)电路，包含：
一锁相环(Phase-Locked Loop,PLL)，其中该锁相环中的一压控振荡器(voltagecontrolled oscillator,VCO)是用一压控晶体振荡器(voltage controlled crystaloscillator,VCXO)实现；
一修整控制(trimming control)电路，用于对该锁相环进行修整控制，以支持使用该压控晶体振荡器的该锁相环的优化，其中该锁相环的该优化包含该锁相环的参数调整；以及
一暂存器电路，用于储存该锁相环的多个参数，并储存该锁相环的该参数调整的多个处理结果，其中该多个参数包含多个控制参数；
其中：
该控制器利用该处理电路设定该多个控制参数，以控制该锁相环的该参数调整；
该控制器利用该修整控制电路根据该多个控制参数进行该锁相环的该参数调整，以调整该多个参数中的一组电压参数，以优化该压控振荡器的一控制电压，其中该控制电压对应于该组电压参数，且该压控振荡器的振荡频率对应于该控制电压；以及
在该锁相环的该参数调整的期间，因应该锁相环的该参数调整的至少一预定条件(predetermined condition)被满足，该控制器利用该修整控制电路在该暂存器电路中产生并储存该多个处理结果，以供被发送回该处理电路，以完成该锁相环的该参数调整，从而实现该存储装置的系统上(On-System)锁相环管理。
CN202110823924.1A 2020-07-23 2021-07-21 用于在存储装置中进行系统上锁相环管理的方法以及设备 Active CN113971142B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063055891P 2020-07-23 2020-07-23
US63/055,891 2020-07-23
US17/161,552 US11444629B2 (en) 2020-07-23 2021-01-28 Method and apparatus for performing on-system phase-locked loop management in memory device
US17/161,552 2021-01-28

Publications (2)

Publication Number Publication Date
CN113971142A true CN113971142A (zh) 2022-01-25
CN113971142B CN113971142B (zh) 2023-08-15

Family

ID=79586498

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110823924.1A Active CN113971142B (zh) 2020-07-23 2021-07-21 用于在存储装置中进行系统上锁相环管理的方法以及设备

Country Status (3)

Country Link
US (2) US11444629B2 (zh)
CN (1) CN113971142B (zh)
TW (1) TWI762384B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6057739A (en) * 1997-09-26 2000-05-02 Advanced Micro Devices, Inc. Phase-locked loop with variable parameters
TW421908B (en) * 1997-07-11 2001-02-11 Matsushita Electric Ind Co Ltd Function generation circuit, crystal oscillation device, and method of adjusting the crystal oscillation device
US20050081076A1 (en) * 2003-10-09 2005-04-14 Renesas Technology Corp. Semiconductor integrated circuit
CN101106413A (zh) * 2006-07-12 2008-01-16 深圳市亚胜科技有限公司 一种用于tdd移频直放站的高稳定本地参考信号产生方法和装置
CN101136631A (zh) * 2006-08-31 2008-03-05 深圳市好易通科技有限公司 频率合成器及其频率合成方法
CN107222211A (zh) * 2016-03-22 2017-09-29 宏碁股份有限公司 扩频时钟产生电路
CN108199710A (zh) * 2017-12-25 2018-06-22 深圳市紫光同创电子有限公司 一种振荡器校正电路及振荡器校正方法
TW202013896A (zh) * 2018-06-06 2020-04-01 美商微晶片科技公司 補償晶體振盪器之頻率變化及相關系統、方法、及裝置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6150891A (en) * 1998-05-29 2000-11-21 Silicon Laboratories, Inc. PLL synthesizer having phase shifted control signals
US8060661B1 (en) * 2007-03-27 2011-11-15 Cypress Semiconductor Corporation Interface circuit and method for programming or communicating with an integrated circuit via a power supply pin
US8384485B2 (en) * 2011-04-29 2013-02-26 Smsc Holdings S.A.R.L. Reducing spurs in injection-locked oscillators
US20150160689A1 (en) 2013-12-10 2015-06-11 Memory Technologies Llc Configuration of external clock signal for a storage module
TWI780243B (zh) 2018-10-23 2022-10-11 智邦科技股份有限公司 時鐘同步裝置及時鐘同步方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW421908B (en) * 1997-07-11 2001-02-11 Matsushita Electric Ind Co Ltd Function generation circuit, crystal oscillation device, and method of adjusting the crystal oscillation device
US6057739A (en) * 1997-09-26 2000-05-02 Advanced Micro Devices, Inc. Phase-locked loop with variable parameters
US20050081076A1 (en) * 2003-10-09 2005-04-14 Renesas Technology Corp. Semiconductor integrated circuit
CN101106413A (zh) * 2006-07-12 2008-01-16 深圳市亚胜科技有限公司 一种用于tdd移频直放站的高稳定本地参考信号产生方法和装置
CN101136631A (zh) * 2006-08-31 2008-03-05 深圳市好易通科技有限公司 频率合成器及其频率合成方法
CN107222211A (zh) * 2016-03-22 2017-09-29 宏碁股份有限公司 扩频时钟产生电路
CN108199710A (zh) * 2017-12-25 2018-06-22 深圳市紫光同创电子有限公司 一种振荡器校正电路及振荡器校正方法
TW202013896A (zh) * 2018-06-06 2020-04-01 美商微晶片科技公司 補償晶體振盪器之頻率變化及相關系統、方法、及裝置

Also Published As

Publication number Publication date
US11784652B2 (en) 2023-10-10
TWI762384B (zh) 2022-04-21
US20220376694A1 (en) 2022-11-24
TW202205811A (zh) 2022-02-01
US11444629B2 (en) 2022-09-13
CN113971142B (zh) 2023-08-15
US20220029630A1 (en) 2022-01-27

Similar Documents

Publication Publication Date Title
KR101872177B1 (ko) 지연 보상
CN107402718B (zh) 用于存储器系统的节流及其操作方法
US9536626B2 (en) Memory subsystem I/O performance based on in-system empirical testing
US11861230B2 (en) Controller and operating method thereof capable of reducing power consumption while satisfying required performance
US9311231B2 (en) Connecting interface unit and memory storage device
US20230112284A1 (en) Storage device and storage system including the same
US10749728B1 (en) Signal calibration circuit, memory storage device and signal calibration method
US9003100B2 (en) Reference frequency setting method, memory controller, and flash memory storage apparatus
CN113971142B (zh) 用于在存储装置中进行系统上锁相环管理的方法以及设备
US11251799B2 (en) Connection interface circuit, memory storage device and phase-locked loop circuit calibration method
US20230168958A1 (en) Interface circuit, memory controller and method for calibrating signal processing devices in an interface circuit
CN114077297B (zh) 电子装置及其操作方法
US20150160689A1 (en) Configuration of external clock signal for a storage module
US20200371817A1 (en) Method and apparatus for performing dynamic throttling control with aid of configuration setting
US20240201848A1 (en) SSD with Reference Clock Loss Tolerant Oscillator
CN113077825B (zh) 连接接口电路、存储器存储装置及锁相回路电路校正方法
US11636055B2 (en) Method and apparatus for performing access management of memory device in predetermined communications architecture with aid of flexible delay time control
US10789999B1 (en) Spread spectrum clock generator, memory storage device and signal generation method
US11899974B2 (en) Method and apparatus for performing automatic setting control of memory device in predetermined communications architecture with aid of auxiliary setting management
JP2011191867A (ja) 不揮発性記憶装置
US20220262414A1 (en) Data storage device and operating method thereof
KR102678655B1 (ko) 메모리 인터페이스, 이를 포함하는 데이터 저장 장치 및 그 동작 방법
US20210257033A1 (en) Clock and data recovery circuit, memory storage device and signal adjustment method
JP2023140060A (ja) 半導体集積回路、送信回路及びキャリブレーション方法
CN112447210A (zh) 连接接口电路、存储器存储装置及信号产生方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant