TW202013896A - 補償晶體振盪器之頻率變化及相關系統、方法、及裝置 - Google Patents

補償晶體振盪器之頻率變化及相關系統、方法、及裝置 Download PDF

Info

Publication number
TW202013896A
TW202013896A TW108119485A TW108119485A TW202013896A TW 202013896 A TW202013896 A TW 202013896A TW 108119485 A TW108119485 A TW 108119485A TW 108119485 A TW108119485 A TW 108119485A TW 202013896 A TW202013896 A TW 202013896A
Authority
TW
Taiwan
Prior art keywords
frequency
ctl
response
temperature
signal
Prior art date
Application number
TW108119485A
Other languages
English (en)
Other versions
TWI760616B (zh
Inventor
阿尼爾 塔加泰克
Original Assignee
美商微晶片科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商微晶片科技公司 filed Critical 美商微晶片科技公司
Publication of TW202013896A publication Critical patent/TW202013896A/zh
Application granted granted Critical
Publication of TWI760616B publication Critical patent/TWI760616B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
    • H03L1/022—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature
    • H03L1/026—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature by using a memory for digitally storing correction values
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
    • H03L1/022—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature
    • H03L1/023—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature by using voltage variable capacitance diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/02—Details
    • H03B5/04—Modifications of generator to compensate for variations in physical values, e.g. power supply, load, temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
    • H03L1/022—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature
    • H03L1/027—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature by using frequency conversion means which is variable with temperature, e.g. mixer, frequency divider, pulse add/substract logic circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
    • H03L1/028—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only of generators comprising piezoelectric resonators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0816—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter and the frequency- or phase-detection arrangement being connected to a common input

Landscapes

  • Oscillators With Electromechanical Resonators (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本揭露之系統、方法、及裝置大致上係關於補償由於溫度的供應至一時脈追蹤迴路的一參考信號之頻率誤差。使用供應該參考信號的一晶體振盪器之誤差特性以補償可能的頻率誤差。揭示其他系統、方法、及裝置。

Description

補償晶體振盪器之頻率變化及相關系統、方法、及裝置 相關申請案之交互參照
本申請案主張於2018年6月6日申請之美國臨時專利申請案第62/681,506號申請日的優先權(待審)，其名稱為「COMPENSATING FOR FREQUENCY VARIATION OF A CRYSTAL OSCILLATOR AND RELATED SYSTEMS,METHODS AND DEVICES」，且主張於2019年1月4日申請的美國專利申請案第16/240,357號之申請日的優先權，其名稱為「COMPENSATING FOR FREQUENCY VARIATION OF A CRYSTAL OSCILLATOR AND RELATED SYSTEMS,METHODS AND DEVICES」(待審)，該案亦主張美國臨時專利申請案第62/681,506號之優先權，其等之各者的內容及揭露之全文特此以引用方式併入本文中。
本揭露之實施例大致上係關於時脈追蹤迴路(諸如鎖相迴路(phase-locked-loop,PLL)及延遲鎖定迴路(delay-lock-loop,DLL))，且更具體而言，一些實施例係關於解決由於溫度的晶體振盪器的頻率變化。
在無線通訊中，鎖相迴路的一用途是在傳輸期間提供本地振盪器上轉換(up-conversion)及在接收期間提供下轉換(down-conversion)。一般而言，在鎖相迴路(PLL)中，比較兩個輸入信號的相位，且產生與其等的相位之間的差成比例的誤差信號。誤差信號經低通濾波且用以用輸出信號頻率驅動電壓控制振盪器(voltage-controlled oscillator,VCO)。輸出信號頻率可係通過分頻器回授作為該等輸入信號之一者，換言之，一負回授迴路。
若該等輸入信號之一者係一參考信號(即，具有保持實質恆定的頻率)，且輸出信號之頻率自參考頻率漂移，然後該相位誤差信號將改變(例如，電壓信號之較高振幅)，其將該輸出信號之頻率依相反方向驅動，減少該相位差及該相位誤差信號。所以，輸出信號的頻率變成「鎖定」至參考信號的頻率。
參考信號可係自晶體振盪器所產生之信號導出，該晶體振盪器大致具有在特定溫度範圍內提供非常穩定頻率的特性。然而，若溫度變成在晶體之操作範圍外，則該晶體可開始展現頻率變化，即，晶體振盪的頻率可從其標準或操作頻率(或標準/操作頻率之範圍)變化。變化量值稱為頻率誤差。
據此，本揭露之發明者洞察到解決由於溫度的晶體振盪器的頻率變化之技術、系統、及裝置之需求。
依據本發明之一實施例，係特地提出一種組態一時脈追蹤迴路(clock-tracking-loop,CTL)以用於跨一寬溫度範圍操作之方法， 該方法包含：接收與一晶體振盪器相關聯的一或多個溫度測量，該晶體振盪器提供一參考信號至一時脈追蹤迴路(CTL)；及，組態該CTL以回應於該一或多個溫度測量及與該晶體振盪器相關聯之一或多個頻率誤差特性而調整該CTL的一輸出信號。
100‧‧‧s曲線
102‧‧‧最大頻率誤差
104‧‧‧最小頻率誤差
106‧‧‧最大實際頻率誤差
108‧‧‧最小實際頻率誤差
110‧‧‧典型s曲線
120‧‧‧最小s曲線
130‧‧‧最大s曲線
200‧‧‧系統
202‧‧‧PLL
204‧‧‧參考信號
206‧‧‧相位偵測器
208‧‧‧誤差信號
210‧‧‧低通濾波器
212‧‧‧調諧信號/調諧電壓
214‧‧‧電壓控制振盪器(VCO)
216‧‧‧回授信號
218‧‧‧可程式化分頻器
220‧‧‧經除法運算回授信號
230‧‧‧輸出信號
232‧‧‧輸出信號(VO)/回授路徑
234‧‧‧晶體振盪器
240‧‧‧補償電路系統
242‧‧‧溫度感測器
244‧‧‧頻率偏移計算器/頻率誤差計算器
246‧‧‧頻率偏移補償
250‧‧‧控制電路系統
252‧‧‧選擇邏輯/選擇
254‧‧‧操作設定/除法器設定
256‧‧‧操作設定/裝置參數
258‧‧‧裝置參數
300‧‧‧程序
302‧‧‧操作
304‧‧‧操作
306‧‧‧操作
308‧‧‧操作
310‧‧‧程序
312‧‧‧操作
314‧‧‧操作
316‧‧‧操作
320‧‧‧內插程序
322‧‧‧操作
324‧‧‧操作
326‧‧‧操作
328‧‧‧操作
330‧‧‧操作
332‧‧‧操作
400‧‧‧具有溫度補償PLL之系統/PLL
402‧‧‧PLL VCO電路系統
404‧‧‧1/N除法器
406‧‧‧晶體振盪器(XO)
410‧‧‧控制單元
412‧‧‧選擇邏輯
416‧‧‧經校準設定/經校準操作設定
418‧‧‧經校準的操作設定/經校準設定
422‧‧‧除法器設定
430‧‧‧頻率補償電路系統/補償電路系統
432‧‧‧溫度感測器
434‧‧‧頻率誤差計算器
436‧‧‧頻率偏移補償(FOC)
440‧‧‧溫度校準電路系統
500‧‧‧程序
502‧‧‧操作
504‧‧‧操作
506‧‧‧操作
508‧‧‧操作
510‧‧‧操作
520‧‧‧程序
522‧‧‧操作
524‧‧‧操作
526‧‧‧操作
600‧‧‧測試s曲線
610‧‧‧典型s曲線
620‧‧‧最小s曲線
622‧‧‧最小s曲線/s曲線
630‧‧‧最大s曲線
632‧‧‧最大s曲線/s曲線
642‧‧‧校正量值
644‧‧‧範圍
646‧‧‧範圍
700‧‧‧s曲線
710‧‧‧典型s曲線
720‧‧‧最小s曲線
722‧‧‧最小s曲線
730‧‧‧最大s曲線
732‧‧‧最大s曲線
744‧‧‧溫度
746‧‧‧溫度
748‧‧‧溫度
800‧‧‧收發器
810‧‧‧傳輸器路徑
820‧‧‧接收器路徑
830‧‧‧本地振盪器(LO)
900‧‧‧具有溫度補償DLL之系統
904‧‧‧低通濾波器
906‧‧‧可變延遲
908‧‧‧可變延遲/數位分相器
912‧‧‧參考時脈信號
914‧‧‧系統時脈信號
916‧‧‧系統時脈信號(CLK_OUT)/回授路徑
918‧‧‧經延遲回授信號(DEL_CLK_OUT)
920‧‧‧相位變化/誤差信號(CLK_ERR)
922‧‧‧誤差信號(CLK_ERR)/延遲控制信號(DELAY_CTRL)
930‧‧‧補償電路系統
932‧‧‧溫度感測器
934‧‧‧計算器
936‧‧‧頻率偏移補償
942‧‧‧選擇邏輯
948‧‧‧延遲參數
所屬技術領域中具有通常知識者可自發明內容結合實施方式及下文的附圖瞭解本揭露之實施例之目的及優點。本專利或申請檔案含有至少一張彩色製作的圖式。專利商標局將依申請及所繳納之必要規費，提供附有彩色圖式之本專利或專利申請公開案之複製本。
圖1A及圖1B係用於鎖相迴路中之參考信號的典型晶體振盪器之由於溫度的頻率變化的圖表；圖2係根據本揭露一實施例之包括頻率變化補償之鎖相迴路的方塊圖；圖3A及圖3B係根據本揭露一實施例之頻率誤差補償之程序的流程圖；圖3C係根據本揭露一實施例之用於判定頻率誤差補償之內插程序的流程圖；圖4係根據本揭露一實施例之包括頻率變化補償及校準之鎖相迴路的方塊圖；圖5A及圖5B係根據本揭露一實施例之頻率變化補償及校準之程序的流程圖； 圖6係根據本揭露一實施例之溫度補償後無頻率校準情況下的用於鎖相迴路中之參考信號的晶體振盪器的由於溫度的頻率變化的圖表；圖7係根據本揭露一實施例之具有頻率校準及溫度補償的用於鎖相迴路中之參考信號的晶體振盪器的由於溫度的頻率變化的圖表；圖8係根據本揭露一實施例之包括經溫度補償之本地振盪器電路的收發器的方塊圖；且圖9係根據本揭露一實施例之包括頻率變化補償之延遲鎖定迴路的方塊圖。
下文實施方式將參考形成其部分之附圖，且其中利用圖解方式展示本揭露可實踐於其中之實施例的具體實例。充分詳細描述這些實施例以使所屬技術領域中具有通常知識者能夠實踐本揭露。然而，可利用其他實施例，並且可進行結構、材料及程序變更，而未脫離本揭露之範疇。
本文中呈現之圖解闡釋非意指係任何特定方法、系統、裝置、或結構之實際視圖，而僅是經採用以描述本揭露之實施例的理想化表示。本文中呈現之圖式非必然按比例繪製。為了讀者便利，在各種圖式中之相似結構或組件可保持相同或相似編號；然而，編號之相似性非意謂結構或組件之大小、組成、組態、或任何其他性質必然相同。
以下描述可包括實例以幫助所屬技術領域中具有通常知識者能夠實踐所揭示的實施例。用語「例示性(exemplary)」、「舉例 (by example)」、及「例如(for example)」的使用意謂著相關描述係解釋性的，且雖然本揭露的範圍意圖涵蓋實例及法律等效實例，此種用語的使用未意圖將實施例或本揭露的範圍限制在指定組件、步驟、特徵、功能、或類似者。
應易於明白，如本文中大致上描述及圖式中所繪示之實施例之組件可依各式各樣不同組態予以排列及設計。因此，下文描述之各種實施例非意圖限制本揭露之範疇，而僅是表示各種實施例。雖然在圖式中可呈現實施例之各種態樣，然而該等圖式非必然按比例繪製，除非具體指示。
另外，所展示及描述之具體實施方案僅係實例且不應解讀為實施本揭露之唯一方式，除非本文中另有指明。元件、電路、及功能可依方塊圖形式予以展示，以免不必要的細節混淆本揭露。反之，所展示及描述之具體實施方案僅係例示性且不應解讀為實施本揭露之唯一方式，除非本文中另有指明。另外，區塊定義及各種區塊之間之邏輯分割係一具體實施方案之例示。所屬技術領域中具有通常知識者將易於明白，可藉由許多其他分割解決方案實踐本揭露。在絕大多數情況中，已省略關於時序及類似者考量之細節，其中此類細節不是徹底瞭解本揭露所必須者且係在相關技術領域中具有通常知識者之能力內。
所屬技術領域中具有通常知識者將瞭解可使用任何各式各樣不同科技及技術來表示資訊及信號。例如，可藉由電壓、電流、電磁波、磁場或粒子、光學場或粒子、或其等之任何組合來表示本說 明書通篇中所引用的資料、指令、命令、資訊、信號、位元、符號、及碼片(chip)。為了清楚呈現及說明，一些圖式可將信號繪示為一單一信號。所屬技術領域中具有通常知識者將理解，該信號可表示一匯流排之信號，其中該匯流排可具有各式各樣位元寬度，並且本揭露可實施在任何數目個資料信號，包括一單一資料信號。
可用一般用途處理器、特殊用途處理器、數位信號處理器(digital signal processor,DSP)、積體電路(integrated circuit,IC)、特殊應用積體電路(application specific integrated circuit,ASIC)、場可程式化閘陣列(field programmable gate array,FPGA)或經設計以執行本文描述之功能的其他可程式化邏輯裝置、離散閘或電晶體邏輯、離散硬體組件、或其等之任何組合來實施或執行結合本文中揭示之實施例所描述的各種說明性邏輯區塊、模組、及電路。一般用途處理器(本文中亦可稱為主機處理器或簡單地稱為主機)可係一微處理器，但是在替代方案中，該處理器可係任何習知處理器、控制器、微控制器、或狀態機。一處理器亦可實作為運算裝置之一組合，諸如一DSP與一微處理器之一組合、複數個微處理器、一或多個微處理器與一DSP核心結合，或任何其他此類組態。一般用途電腦包括視為特殊用途電腦之處理器，而該一般用途電腦可經組態以執行與本揭露之實施例相關的運算指令(例如，軟體程式碼)。
可就經描繪為一流程圖(flowchart)、一流程圖示(flow diagram)、一結構圖、或一方塊圖的一程序而論來描述實施例。雖然一流程圖可描述操作動作為一序列程序，但是許多這些動作可依另一 序列、平行、或實質上同時實施。此外，可重新配置動作順序。一程序可對應於一方法、一執行緒、一函式、一程序、一副常式、一副程式等。另外，本文中揭示之方法可以硬體、軟體、或兩者實作。若以軟體實作，則函式可作為在電腦可讀取媒體上之一或多個指令或程式碼予以儲存或傳輸。電腦可讀取媒體包括電腦儲存媒體及通訊媒體兩者，包括促進在不同地點之間傳送一電腦程式的任何媒體。
本文中使用諸如「第一(first)」、「第二(second)」等標號對一元件的任何指涉非限制該等元件之數量或順序，除非明確指明此類限制。更確切地說，本文中可使用這些標號作為區別兩個或更多個元件或一元件之若干例項的便利方法。因此，對第一元件及第二元件的指涉非意謂可採用僅兩個元件，亦非意謂該第一元件必須以某種方式在該第二元件之前。此外，除非另有指明，否則一組元件可包含一或多個元件。
如本文中所使用，對一給定參數、性質、或條件引用用語「實質上(substantially)」意指且包括所屬技術領域中具有通常知識者將瞭解該給定參數、性質、或條件在小變化程度內符合例如諸如可接受之製造容限內的程度。舉實例而言，取決於實質上符合的特定參數、性質、或條件，該參數、性質、或條件可係至少90%符合、至少95%符合、或甚至至少99%符合。
圖1A展示晶體振盪器(縮寫為「XO」)之晶體(縮寫為「Xtal」)的實例測試s曲線100的圖表。s曲線100為依據溫度而變動的頻率誤差(以百萬分點(parts-per-million)或「PPM」表示)。 所展示者係三個s曲線：典型s曲線110、最小(min)s曲線120、及最大(max)s曲線130。典型s曲線110係實例Xtal之平均部件對部件(part-to-part)頻率誤差對溫度。最小s曲線120係實例Xtal之最小部件對部件頻率誤差對溫度。最大s曲線130係實例Xtal之最大部件對部件頻率誤差對溫度。
在攝氏-40至85度，典型低端無線應用的可接受誤差範圍可係展示為最大頻率誤差102(約20ppm)及最小頻率誤差104(約-20ppm)。值得注意的是，實例測試s曲線100係在室溫下校準。即，在VCO(例如，作為無線應用中所使用之本地振盪器)的積分期間，其係在室溫(按慣例，係約攝氏23度)下進行頻率校準。XO封裝(例如，模組)之頻率校準添加成本及對積分的延遲。
圖1B展示圖1A之實例測試s曲線100延伸出至攝氏135度的圖表。典型較高端無線應用之可接受誤差範圍與低端無線應用相同(±20ppm)，但在攝氏-40至135度內。在攝氏-40至135度之間的實例Xtal之實際誤差範圍係展示為最大實際頻率誤差106(約53ppm)及最小實際頻率誤差108(約-23ppm)。所以，在約攝氏60及90度，最小s曲線120與最小頻率誤差104交叉，且在約攝氏120度，最大s曲線130與最大頻率誤差102交叉。所以，以其他方式對於-40至85度範圍可接受的頻率校準技術單獨不足以補償較寬溫度變化。該缺陷係至少部分由於頻率誤差隨著溫度增加而增加的速率。回到圖1B，針對實例Xtal，隨著溫度通過約攝氏95度，對於每攝氏度 增加，頻率誤差之變化速率增加，且無法負荷僅藉由校準之任何溫度補償。
本揭露之發明人已知的一些習知PLL併入具有較高品質晶體的XO封裝，即，該晶體(且因此封裝)具有較大頻率穩定性，此係因為與其他晶體相比較，其經製造而具有較佳精確度及材料。
本揭露之發明人已知的一些習知PLL併入溫度補償晶體振盪器(temperature compensated crystal oscillator,TCXO)，與標準XO相比較，其在較寬溫度範圍展現頻率穩定性(其亦可特徵化為較佳之準確度對溫度)。在其他情況中，XO封裝併入額外電路系統以達成溫度補償。例如，電壓控制晶體振盪器(voltage controlled crystal oscillator,VCXO)係連接至補償電路，該補償電路感測溫度且例如藉由將XO的頻率「拉」回至規格中之可變電容二極體(varactor diode)的方式施加小的校正電壓至VCXO。
更精確的晶體製造及/或補償電路系統增加成本。此外，習知補償電路系統一般係「固線式(hardwired)」，其係聯結(tied)至特定的熱阻器的特定回應電路，或作為基於來自儲存在TXCO封裝中之記憶體中的值或係數而導出校正電壓的數位邏輯。本揭露之發明人現理解，當TCXO之電路系統開始老化或以其他方式劣化時，TCXO可開始經歷頻率偏移。固線式補償電路系統將不調整至由於老化硬體的變化頻率偏移。
本揭露之一實施例大致係關於一種補償與由晶體振盪器所提供之參考時脈相關聯的頻率誤差之程序。該程序涉及以基於頻率 偏移補償(亦可稱為「頻率偏移補償」、「頻率變化補償」、「頻率誤差補償」、「頻率誤差補償」)的一或多個裝置參數來組態在鎖相迴路(PLL)之回授路徑中的可程式化分頻器。補償電路系統回應於與該晶體振盪器相關聯之頻率誤差函數而判定該頻率偏移補償。該頻率誤差函數係基於隨該晶體振盪器之溫度而變動的頻率誤差。在一實施例中，針對給定溫度，該頻率偏移補償係與晶體相關聯的頻率誤差之倒數。
圖2展示根據本揭露一實施例之具有PLL(例如，整數N PLL或分數N PLL)及電路系統以補償由於溫度的參考信號之頻率變化的系統200。在一實施例中，PLL 202包括相位偵測器206、低通濾波器210、電壓控制振盪器(VCO)214、及可程式化分頻器218。相位偵測器206接收具有頻率fref之參考信號204(該參考信號係由晶體振盪器234所感應或基於由該晶體振盪器所感應之信號)，且接收來自可程式化分頻器218的具有頻率1/N * fvco之經除法運算回授信號220。相位偵測器206提供可與介於參考信號204與經除法運算回授信號220之間的相位差成比例的誤差信號208。低通濾波器210將誤差信號208低通濾波，其移除誤差信號208的高頻成分，且低通濾波器210提供調諧信號212(即，經濾波誤差信號208)至電壓控制振盪器(VCO)214的控制端子。VCO 214接收調諧信號212且提供輸出信號(VO)232，該輸出信號之頻率fvco等於N*Fref。
在一實施例中，相位偵測器206可係數位相位偵測器，其經組態以指示相位誤差及頻率誤差之一或多者。相位偵測器206輸 出的誤差信號208可包含數位脈衝，該等數位脈衝之平均電壓(及在低通濾波器之後的調諧電壓212)對應於介於參考信號204與輸出信號230之間的相位誤差及/或頻率誤差。
可經由回授路徑232提供具有基於VCO輸出信號230的頻率fo之回授信號216至可程式化分頻器218。可程式化分頻器218接收回授信號216及對應於由選擇邏輯252所提供之裝置參數258的輸入N(分數或整數)。可程式化分頻器218可經組態以回應於裝置參數258而除法運算回授信號216之頻率fo。裝置參數258可基於頻率偏移補償246。在各種實施例中，頻率偏移補償246可以頻率、相位、或其組合來表示。在一實施例中，可程式化分頻器218可經組態以取頻率f in之輸入信號，且提供頻率f out 之輸出信號，其中f out 對f in 之關係是f out =f in /N，其中N係整數或整數的分數。
在一實施例中，可程式化分頻器218可係整數N分頻器，且例如，可實施藉由輸入信號計時的二進位計數器、諸如詹森計數器(Johnson counter)的移位暫存器網路、或一系列的除以2之D正反器。在另一實施例中，可程式化分頻器218可係分數N分頻器，該分數N分頻器實施用於分數/非整數N除法運算的脈衝吞沒式計數器(pulse swallow counter)，即，例如經組態以當經組態之除法不是整數時跳過一些脈衝計數。在又另一實施例中，可程式化分頻器218可係△Σ分數N除法器(delta-sigma fractional-N divider)。
如上文所提及，藉由改變可程式化分頻器218之輸入N的值，VCO 214可跨所關注頻帶調諧。在一實施例中，該等頻帶可對 應於射頻收發器。控制電路系統250可經組態以根據一或多個所關注頻帶來控制可程式化分頻器218。在一實施例中，選擇邏輯252可經組態以提供N的裝置參數258(或藉由數位轉類比轉換器(digital-to-analog-converter)或「DAC」方式之對應於裝置參數256的類比信號)至可程式化分頻器218。在一實施例中，選擇邏輯252可經組態以回應於所關注頻帶(包括多個頻帶範圍內)及頻率偏移補償246而判定N之裝置參數258。選擇邏輯252可包括或存取與一或多個頻帶相關之設定的操作設定254的資料儲存。在一實施例中，操作設定254可儲存為對應於一或多個頻帶之一或多個表格，且各表格可具有對應於頻帶內之頻率的操作設定(例如，N的值)。
選擇邏輯252可經組態以回應於頻率偏移補償246而對除法器設定254進行一或多個調整。在一實施例中，由補償電路系統240提供頻率偏移補償246。選擇邏輯252可經組態以接收頻率偏移補償246及操作設定254，且提供裝置參數258。舉實例而言，假設N=(f vo÷f xtal)，若f xtal減小，則需要增加N以維持f vo，所以選擇邏輯252調整(多個)裝置參數258以增加除法器N，以補償f xtal的減小。類似地，若f xtal增加，則需要減小N以維持f vo，所以選擇邏輯252調整(多個)裝置參數258以減小除法器N，以補償f xtal的增加。
補償電路系統240可經組態以提供頻率偏移補償246。在一實施例中，補償電路系統240包括頻率偏移計算器244及溫度感測器242。頻率偏移計算器244可經組態以接收來自溫度感測器242的溫度值，且回應於所接收的溫度值來判定頻率偏移補償246。在一 實施例中，溫度感測器242可係可經組態以測量裝置溫度的熱阻器。在一些實施例中，溫度感測器242可經組態以測量晶體振盪器的溫度或圍繞晶體振盪器環境的環境溫度。在另一實施例中，溫度感測器242可係系統軟體，其可經組態以例如從熱阻器(其係IC封裝之部件)擷取溫度值以供頻率誤差計算器244使用。頻率偏移計算器244可係數位邏輯或系統軟體，其可經組態以回應於溫度而判定頻率偏移補償246。
在一實施例中，頻率偏移計算器244可包括溫度對頻率偏移查找表(look-up-table,LUT)(頻率偏移係頻率誤差的一種類型)，其中溫度值係對LUT的鑰(key)。該LUT可經組態以回應於給定溫度值而提供頻率偏移。在一實施例中，可回應於在晶體振盪器234之晶體的溫度內的頻率準確度特性(其在本文中亦可特徵化為「頻率誤差特性」)而建立溫度對頻率偏移表格LUT。頻率偏移計算器244可經組態以回應於所接收的頻率偏移而判定頻率偏移補償246。
在一實施例中，補償電路系統240可包括經組態以儲存溫度調整的溫度調整LUT(未圖示)，且各溫度調整可對應於儲存在操作設定254之資料儲存中的各種除法器設定中之一或多者。在該情況中，選擇邏輯252可經組態以提供所欲頻率或除法器設定至頻率偏移計算器244，作為用於LUT的輸入之一者，且LUT可經組態以回應於溫度及除法器設定而傳回一頻率調整。LUT提供頻率偏移補償246至選擇邏輯252，該選擇邏輯回應於頻率偏移補償245而調整操作設定256。選擇252回應於經調整之操作設定而提供裝置參數258至 可程式化分頻器218。在一實施例中，補償電路系統240可包括多個溫度調整LUT，各者對應於不同頻譜，以此方式，例如補償電路系統240可經組態用於多個傳輸及接收協定。
在另一實施例中，補償電路系統240可經組態以使用Xtal回應對溫度之s曲線擬合函數或「S曲線」，而非LUT。在此實施例中，該S曲線擬合函數係界定Xtal之s曲線的方程式。
在一實施例中，補償電路系統240及/或控制電路系統250可係積體電路(integrated circuit,IC)封裝之部分，且PLL 202及晶體振盪器234可係本地振盪器電路(其係收發器之部分)。所以，例如，補償電路系統240及/或控制電路系統250可係類比電路或數位邏輯電路，或可係由操作地耦接至收發器的微控制器之微處理器執行的軟體。
值得注意的是，實例測試s曲線100可在室溫下校準。即，在VCO(例如，作為無線應用中所使用之本地振盪器)的積分期間，其可在室溫(按慣例，係攝氏23度)下進行頻率校準。此校準程序耗費額外時間及資源，這增加製造成本。
圖3A及圖3B係根據本揭露一實施例之頻率誤差補償程序(例如，用於與圖2之系統使用)的流程圖。轉至圖3A，其展示在操作地耦接至PLL的控制模組處所執行的程序300，在操作302，接收提供參考信號至PLL的晶體振盪器之溫度。在一實施例中，溫度係基於(或回應於)指示該晶體振盪器之溫度的一或多個溫度測量(例如，電流溫度、平均溫度等)。在操作304，回應於溫度而判定 頻率偏移補償。對於溫度之一或多者，頻率偏移補償可係與晶體振盪器相關聯之頻率誤差的倒數。在操作306，回應於頻率偏移補償及一或多個操作設定而判定裝置參數。裝置參數可與PLL相關聯，例如，與定位於PLL之回授路徑中的分頻器相關聯。在一實施例中，操作設定可與所關注之頻率或頻帶及PLL相關聯。在操作308，回應於裝置參數而組態PLL。在一實施例中，裝置參數係用以程式化在PLL之回授路徑中的分頻器。
轉至圖3B，其展示例如在PLL處所執行的程序310，在操作312，藉由經程式化的分頻器來調整PLL的回授信號之頻率，且因此至少部分地回應於頻率偏移補償而調整。回授信號對應於電壓控制振盪器之第一輸出信號。在操作314，回應於經調整回授信號及由晶體振盪器所供應之參考信號而產生相位誤差信號。在操作316，回應於相位誤差信號而產生第二VCO輸出信號。
在一些情況中，所測量的溫度可不確切匹配溫度對頻率偏移表格或調整表格中的一溫度項目。所以，本揭露之一實施例大致上係關於至少部分基於兩個溫度項目而內插頻率偏移補償。
圖3C展示根據本揭露一實施例之用於判定頻率偏移補償之內插程序320的流程圖。在操作322，接收與提供參考信號至PLL的晶體振盪器相關聯的溫度測量。在操作324，比較溫度測量與溫度對頻率誤差LUT之一或多個溫度項目。在所設想之程序中，該等溫度項目皆不匹配溫度測量之可接受差或皆不在溫度測量之可接受差內。在操作326，回應於在操作324中之比較而選擇第一溫度項目。 第一溫度項目係與晶體振盪器之第一頻率誤差特性相關聯。第一溫度項目大於(即，值大於)溫度測量。在操作328，回應於操作324中之比較而選擇第二溫度項目。第二溫度項目係與晶體振盪器之第二頻率誤差特性相關聯。第二溫度項目小於(即，值小於)溫度測量。在一實施例中，第一溫度項目可具有最接近大於溫度測量的LUT之溫度項目的溫度測量的值，且該第二溫度項目可係最接近小於溫度測量的LUT之溫度項目的溫度測量的值。在操作330，回應於溫度測量、第一溫度項目、第一頻率誤差特性、第二溫度項目、及第二頻率誤差特性而判定中間頻率誤差特性。在一實施例中，可藉由使用第一溫度項目、第一頻率誤差特性、第二溫度項目、及第二頻率誤差特性來執行內插程序而判定中間頻率誤差。舉實例而言，分段內插、線性內插、多項式內插、樣條內插(spline interpolation)、高斯程序、或類似者。雖然此處僅使用兩個溫度以易於描述，但是所屬技術領域中具有通常知識者將理解，針對第一溫度項目及第二溫度項目之各者可使用兩個或更多個溫度項目。在操作332，回應於溫度測量及中間頻率誤差特性而判定頻率偏移補償。
本揭露之一實施例大致上係關於提供頻率誤差補償及頻率誤差校準至一位於鎖相迴路(PLL)的回授路徑中之可程式化分頻器。頻率誤差校準係由校準電路系統提供，且根據參考溫度(一般係室溫)來執行。頻率誤差補償係施加至可程式化分頻器之經校準裝置設定。
在一實施例中，當晶體振盪器與VCO電路系統整合時，可針對溫度相關補償來校準PLL。經校準系統可在操作期間進行溫度補償。
圖4展示具有溫度補償PLL之系統400。根據本揭露之一實施例，頻率補償電路系統430經組態以針對溫度校準，且溫度校準電路系統經組態以補償由於溫度的參考信號之頻率變化。為了簡化描述，在圖4中，僅展示的PLL元件係PLL VCO電路系統402、1/N除法器404、及晶體振盪器(XO)406，但可包括用於PLL的任何合適元件，包括圖2所展示者。
溫度校準電路系統440可經組態以在XO 406之積分處執行校準，以補償在室溫的晶體之頻率變化、晶體之老化、及/或晶體之間的差異。在一個實施例中，生產的頻率校準大致上涉及：(i)開啟裝置(例如，無線電)，其包括溫度補償PLL 400並程式化其以回應於測試裝置設定而傳輸具有已知頻率之已知輸出信號；(ii)提供該裝置之輸出至測試儀器，該測試儀器判定該裝置之頻率誤差(若有)(例如，比較實際輸出與已知無誤差的輸出)；(iii)由該測試儀器所判定的頻率誤差被提供至韌體應用程式(例如，在裝置、測試儀器、或另一裝置處執行)；以及(iv)回應於該頻率誤差而判定頻率校正。可提供該頻率校正至一資料儲存，諸如經校準設定416，在一實施例中，該資料儲存可係可由主機(例如，微控制器單元(microcontroller unit,MCU)，其經組態以程式化PLL N除法器)讀取的記憶體位置。經校準設定416之資料儲存可係經調整之與PLL相關聯之操作設定。
繼校準後，控制單元410(且更具體而言，選擇邏輯412)可存取且可使用所儲存之經校準操作設定416。在一實施例中，所儲存之經校準操作設定416可係回應於本揭露之校準程序所判定的頻率校正。在另一實施例中，所儲存之經校準操作設定416可係已回應於該等頻率校正而調整的N之值，該等頻率校正係回應於本揭露之校準程序而判定。
選擇邏輯412可經組態以接收經校準的操作設定418及頻率偏移補償(frequency offset compensation,FOC)436，及提供除法器設定422。在一實施例中，選擇邏輯412可經組態以回應於FOC 436而調整經校準設定418，及回應於經調整校準設定而提供除法器設定422。頻率補償電路系統430包括溫度感測器432及頻率誤差計算器434，其可經組態而相同於補償電路系統240(圖2)。
在一實施例中，類似於本揭露之其他補償電路系統，補償電路系統430可包括經組態以儲存溫度調整的溫度調整LUT。在針對XO 406之晶體的溫度範圍內，溫度調整可係基於頻率準確度特性。LUT可經組態以回應於溫度或除法器設定及溫度而提供頻率偏移補償。在另一實施例中，補償電路系統430可經組態以使用Xtal回應對溫度之s曲線擬合函數或「S曲線」，而非LUT。在此實施例中，該S曲線擬合函數係界定Xtal之s曲線的方程式。
圖5A及圖5B係根據本揭露一實施例之用於PLL之頻率誤差校準及補償程序的流程圖。轉至圖5A，其展示例如在操作地耦接至PLL的控制電路系統處所執行的程序500，在操作502，針對由 於溫度的提供參考信號至PLL的晶體振盪器之頻率變化來校準PLL(例如，使用本揭露之一或多個校準技術)。在操作504，接收晶體振盪器之溫度。在一實施例中，溫度係基於(或回應於)指示晶體振盪器之溫度的一或多個溫度測量。在操作506，回應於溫度及與溫度相關聯的晶體振盪器之頻率誤差而判定頻率偏移補償。在操作508，回應於頻率偏移補償及一或多個操作設定而判定裝置參數。操作設定可與所關注之頻率或頻帶及PLL相關聯，此外，操作設定可基於操作502中之校準程序的結果。在操作510，回應於裝置參數而組態PLL，例如藉由程式化分頻器。
轉至圖5B，其展示例如在PLL處所執行的程序520，在操作522，藉由經程式化的分頻器至少部分地回應於裝置參數來調整PLL的回授信號之頻率，且因此至少部分地回應於頻率偏移補償而調整。回授信號對應於電壓控制振盪器之輸出信號。在操作524，回應於經調整回授信號及由晶體振盪器所供應之參考信號而產生相位誤差信號。在操作526，回應於相位誤差信號而產生電壓控制振盪器之第二輸出信號。
圖6展示根據本揭露一實施例之溫度補償後無頻率補償的PLL中之實例Xtal之實例測試s曲線600的圖表。測試s曲線600包括最小s曲線620、典型s曲線610、及最大s曲線630。此三個s曲線對應於圖1B的s曲線，且僅涉及頻率校準。展示額外的s曲線(最大s曲線632及最小s曲線622)，該等s曲線展示使用根據本揭露一實施例之頻率補償電路系統來校正頻率變化時的頻率誤差。針對 攝氏-45度至攝氏85度，s曲線622及632保持在±20ppm內。在約攝氏70度處識別校正量值642，其對應於由補償電路系統所施加之最大補償度。值得注意的是，自約攝氏-25度至攝氏-15度及在約攝氏120度時，最大s曲線630及經補償之最大s曲線632重疊，指示補償電路系統未施加補償(或施加可忽略的補償)的範圍644及646。在一實施例中，範圍644及646對應於PLL之正常操作模式，而其他溫度範圍對應於溫度補償範圍。此外，從約攝氏-45度至攝氏40度，最小補償s曲線實際上具有大於最小s曲線620的頻率誤差。
值得注意的是，在約攝氏130度，最小s曲線622及最大s曲線632分別開始接近±20ppm的頻率誤差極值最小值及最大值，且在約攝氏135度開始與極值交叉。
如上文所提及，頻率誤差補償可與經溫度校準之PLL使用，以改善頻率誤差及進一步加寬溫度範圍。圖7展示根據本揭露一實施例之具有頻率校準及溫度補償的用於鎖相迴路中之參考信號的晶體振盪器的由於溫度的頻率變化的圖表。圖7展示實例Xtal的s曲線700。s曲線700分別包括：無溫度補償的典型s曲線710、最小s曲線720、及最大s曲線730、具有溫度補償的最小s曲線722、及最大s曲線732。參照最大s曲線732，在約攝氏-30度(744)、攝氏25度(746)、及攝氏110度(748)沒有溫度補償。從攝氏-45度至攝氏135度有溫度補償(或溫度補償經啟用)，除了在上文提及之744、746及748的溫度。
所屬技術領域中具有通常知識者將理解本揭露之實施例之許多應用。本揭露之一實施例大致上係關於一種收發器，該收發器包括根據本揭露實施例之具有頻率變化補償的本地振盪器。
圖8展示在與收發器使用的本地振盪器電路中的實例應用。圖8展示收發器800，其包括傳輸器路徑810、接收器路徑820、及本地振盪器(local oscillator,LO)830。LO 830可併入根據本揭露實施例之頻率補償或補償及校準。在一實施例中，LO 830可經組態以根據一或多個協定且跨一或多個頻譜，在收發器800之傳輸信號期間提供振盪器上轉換及在接收信號期間提供振盪器下轉換。
雖然已參照晶體振盪器描述某些實施例，但本揭露之實施例可解決任何壓電式諧振器(包括晶體振盪器，諸如石英晶體或陶瓷)的由於溫度的頻率變化。
雖然已參照可經組態以輸出電壓的相位偵測器輸出來描述實施例，但本揭露未如此受限，且相位偵測器輸出可操作地耦接至電流源，諸如電荷泵。
雖然已就PLL描述本揭露之實施例，但所屬技術領域中具有通常知識者將理解，本揭露之實施例亦適用於延遲鎖定迴路(DLL)。圖9展示根據本揭露之一或多個實施例之經組態以提供系統時脈信號916(CLK_OUT)之具有溫度補償DLL之系統900。系統時脈信號916可係數位時脈信號(例如，具有週期性波形的信號)，且可藉由回授路徑916方式而提供至回授可變延遲908。數位分相器(phase divider)908可經組態以接收系統時脈信號914，且提供經延遲 回授信號918(DEL_CLK_OUT)。相位變化920可經組態以接收經延遲回授信號918及參考時脈信號912(REF_CLK_IN)，且提供指示介於經延遲回授信號918與參考時脈信號912之間的相位差的誤差信號922(CLK_ERR)。低通濾波器904可經組態以接收誤差信號920(CLK_ERR)且提供經低通濾波信號，該經低通濾波信號可係經組態用於控制可變延遲906的延遲控制信號922(DELAY_CTRL)。在一實施例中，低通濾波器904可係提供量值回應的積分器，該量值回應係誤差信號920之頻率的倒數。可變延遲906可經組態以接收延遲控制信號922且提供系統時脈信號916。在一實施例中，可變延遲906可包括小延遲元件(例如，反相器)，且可回應於延遲控制信號922而啟動數個延遲元件。換言之，延遲元件的數目可指示經延遲回授信號918及參考時脈信號912異相之程度的量值。
在一實施例中，數位分相器908可經組態以對方波進行除法運算，及輸出與經除法運算方波異相的信號。數位分相器908可經組態以回應於延遲參數948而對系統時脈信號914進行除法運算。選擇邏輯942可經組態以回應於頻率偏移補償936而判定延遲參數948。補償電路系統930可經組態以提供頻率偏移補償936，且可包括計算器934及溫度感測器932。溫度感測器932可提供參考時脈信號912的來源之溫度的測量，且計算器934可經組態以回應於該等溫度測量而判定頻率偏移補償936。計算器934可回應於關於參考時脈信號912的來源之溫度對頻率特性資訊而判定頻率偏移補償936。在一 實施例中，誤差特性可表達為頻率誤差、相位誤差、振幅誤差、或類似者。
亦可根據本揭露之技術來針對由於溫度的頻率誤差執行圖9之系統的校準。
本揭露之一或多個實施例大致上可關於時脈追蹤迴路電路系統。在一實施例中，時脈追蹤迴路電路系統可經組態以與參考信號或參考信號之一或多個倍數同步化。在一實施例中，時脈追蹤迴路電路系統可包括相位變化控制，而在另一實施例中，可包括頻率變化控制。
所屬技術領域中具有通常知識者將理解，實施本揭露之溫度補償技術的DLL具有許多可用的應用。例如，在具有寬溫度變化、多相時脈產生、及時脈/資料復原系統之應用中的時脈抗扭斜(de-skewing)。
所屬技術領域中具有通常知識者將理解，在圖2中所示之補償及/或控制電路系統及圖4所示之補償、控制及/或校準電路系統亦可與其他電子裝置架構使用。例如，頻率合成器，其包括介於晶體振盪器之輸出與相位偵測器之輸入之間的參考分頻器及組態參考分頻器及程式化分頻器的計數器。可添加補償電路系統以組態分頻器中之任一者或兩者，以降低由於溫度的頻率變化。
本揭露中任何特徵化為「典型」、「習知」或「已知」非必然意指其在先前技術中揭露、或所討論態樣在先前技術中理解。亦非必然意指在相關領域中廣為人知、充分理解、或常態性地使用。
本揭露之額外非限制性實施例可包括：
實施例1：一種組態一時脈追蹤迴路(CTL)以用於跨一寬溫度範圍操作之方法，該方法包含：接收與一晶體振盪器相關聯的一或多個溫度測量，該晶體振盪器提供一參考信號至一時脈追蹤迴路(CTL)；及組態該CTL以回應於該一或多個溫度測量及與該晶體振盪器相關聯之一或多個頻率誤差特性而調整該CTL的一輸出信號。
實施例2：如實施例1之方法，其進一步包含：回應於該一或多個溫度測量之至少一個溫度測量及該一或多個頻率誤差特性之至少一個頻率誤差特性而判定一頻率偏移補償；及回應於該頻率偏移補償及與該CTL相關聯之一或多個操作設定而判定與該CTL相關聯的至少一個裝置參數。
實施例3：如實施例1及2之方法，其進一步包含：回應於該頻率偏移補償而調整該一或多個操作設定之至少一個操作設定；及回應於經調整的該至少一個操作設定而判定用於組態該CTL的一裝置參數。
實施例4：如實施例1至3之方法，其進一步包含回應於一曲線擬合函數而選擇該至少一個頻率誤差特性，該曲線擬合函數界定一頻率誤差特性對溫度。
實施例5：如實施例1至4之方法，其進一步包含：搜尋一查找表以查找匹配該至少一個溫度測量的一或多個溫度項目；回應於該搜尋而提供該至少一個頻率誤差特性；及取該至少一個頻率特性之一倒數。
實施例6：如實施例1至5之方法，其進一步包含：搜尋一查找表以查找匹配該至少一個溫度測量及該至少一個操作設定的一或多個溫度項目及一或多個頻率，其中該至少一個操作設定對應於一或多個所關注頻率；回應於該搜尋而提供該至少一個頻率誤差特性；及取該至少一個頻率特性之一倒數。
實施例7：如實施例1至6之方法，其進一步包含：回應於該至少一個裝置參數而調整該CTL的一回授信號之一頻率，其中該回授信號對應於該CTL的該輸出信號之一第一頻率；回應於經調整的該回授信號及由該晶體振盪器所供應之該參考信號而產生一相位誤差信號；及回應於該相位誤差信號而提供經調整的該輸出信號，其中經調整的該輸出信號具有一第二頻率。
實施例8：如實施例1至7之方法，其中該CTL係一鎖相迴路，且調整該回授信號的該頻率包含回應於該裝置參數而對該回授信號進行分頻。
實施例9：如實施例1至8之方法，其中該CTL係一延遲鎖定迴路，且調整該回授信號的該頻率包含回應於該裝置參數而對該回授信號進行分相。
實施例10：如實施例1至9之方法，其進一步包含針對在室溫下的一所預期用途的頻率變化來校準該CTL。
實施例11：如實施例1至10之方法，其中針對在室溫下的一所預期用途的頻率變化來校準該CTL包含：控制該CTL以產生一測試輸出信號，該測試輸出信號具有回應於一測試裝置參數之一 測試頻率，其中該測試裝置參數與具有一已知頻率之一已知輸出信號相關聯；偵測在該測試輸出信號之測試頻率與該已知輸出信號之該已知頻率之間的一差；回應於所偵測之該差而更新與該CTL相關聯的一或多個設定。
實施例12：如實施例1至11之方法，其中該一或多個設定係由一控制器使用的一或多個操作設定，以組態該CTL操作於一或多個應用中。
實施例13：一種用於一時脈追蹤迴路之控制系統，該系統包含：一溫度感測器，其經組態以提供與一晶體振盪器相關聯之一或多個溫度測量；一誤差補償電路系統，其經組態以回應於該一或多個溫度測量而判定該晶體振盪器之一或多個頻率誤差特性；及一控制電路系統，其經組態以程式化一時脈追蹤迴路(CTL)，以回應於與該晶體振盪器相關聯的該一或多個頻率誤差特性而調整該CTL之一輸出信號。
實施例14：如實施例13之控制系統，其中該誤差補償電路系統經組態以回應於以下而判定一頻率偏移補償：該一或多個溫度測量之至少一個溫度測量；及該一或多個頻率誤差特性之至少一個頻率誤差特性。
實施例15：如實施例13及14之控制系統，其中該誤差補償電路系統經組態以回應於一曲線擬合函數而選擇該至少一個頻率誤差特性，該曲線擬合函數界定一頻率誤差特性對溫度。
實施例16：如實施例13至15之控制系統，其中該誤差補償電路系統經組態以：搜尋一查找表以查找匹配該至少一個溫度測量的一或多個溫度項目；回應於該搜尋而提供該至少一個頻率誤差特性；及取該至少一個頻率特性之一倒數。
實施例17：如實施例13至16之控制系統，其中該誤差補償電路系統經組態以：搜尋一查找表以查找匹配該至少一個溫度測量及該至少一個操作設定的一或多個溫度項目及一或多個頻率，其中該至少一個操作設定對應於一或多個所關注頻率；回應於該搜尋而提供該至少一個頻率誤差特性；及取該至少一個頻率特性之一倒數。
實施例18：如實施例13至17之控制系統，其中該控制電路系統經組態以回應於該頻率偏移補償及與該CTL相關聯之一或多個操作設定而判定與該CTL有關的至少一個裝置參數。
實施例19：如實施例13至18之控制系統，其中該控制電路系統經組態以：回應於該頻率偏移補償而調整該一或多個操作設定之至少一個操作設定；及回應於經調整的該至少一個操作設定而判定用於組態該CTL的一裝置參數。
實施例20：如實施例13至19之控制系統，其進一步包含校準電路系統，該校準電路系統經組態以針對在室溫下的一所預期用途的頻率變化來校準該CTL。
實施例21：如實施例13至20之控制系統，其中該校準電路系統經組態以藉由以下針對在室溫下的一所預期用途的頻率變化來校準該CTL：控制該CTL以產生一測試輸出信號，該測試輸出信 號具有回應於一測試裝置參數之一測試頻率，其中該測試裝置參數與具有一已知頻率之一已知輸出信號相關聯；偵測在該測試輸出信號之測試頻率與該已知輸出信號之該已知頻率之間的一差；回應於所偵測之該差而更新與該CTL相關聯的一或多個設定。
實施例22：如實施例13至21之控制系統，其中該一或多個設定係由一控制器使用的一或多個操作設定，以組態該CTL操作於一或多個應用中。
實施例23：一種時脈追蹤迴路系統，其包含：一時脈追蹤迴路(CTL)，其經組態以回應於一或多個裝置設定而提供一輸出信號，該輸出信號追蹤由一晶體振盪器所提供之一參考信號；及一控制電路系統，其經組態以提供一或多個裝置設定至該CTL，該控制電路系統包含：一溫度感測器，其經組態以提供與一晶體振盪器相關聯之一或多個溫度測量；一誤差補償電路系統，其經組態以回應於該一或多個溫度測量而判定該晶體振盪器之一或多個頻率誤差特性；及一控制電路系統，其經組態以程式化一時脈追蹤迴路(CTL)，以回應於與該晶體振盪器相關聯的該一或多個頻率誤差特性而調整該CTL之一輸出信號，且其中該CTL經組態以藉由以下提供追蹤該參考信號的該輸出信號：回應於該至少一個裝置參數而調整該CTL的一回授信號之一頻率，其中該回授信號對應於該CTL的該輸出信號之一第一頻率；回應於經調整的該回授信號及由該晶體振盪器所供應之該參考信號而產生一相位誤差信號；及回應於該相位誤差信號而提供經調整的該輸出信號，其中經調整的該輸出信號具有一第二頻率。
實施例24：如實施例23之時脈追蹤迴路系統，其中該CTL係一鎖相迴路，且調整該回授信號的該頻率包含回應於該裝置參數而對該回授信號進行分頻。
實施例25：如實施例23及24之時脈追蹤迴路系統，其中該CTL係一延遲鎖定迴路，且調整該回授信號的該頻率包含回應於該裝置參數而對該回授信號進行分相。
雖然本文中已關於某些所繪示之實施例描述本揭露，但是所屬技術領域中具有通常知識者將理解及明白，本發明不如此受限制。反而是，可對所繪示及描述之實施例進行許多新增、刪除及修改，而未脫離本發明之範疇，如下文申請專利範圍連同其法律均等物。此外，來自一實施例之特徵可與另一實施例之特徵組合，然而仍然涵蓋在本發明之範疇內，如發明人所預期。
200‧‧‧系統
202‧‧‧PLL
204‧‧‧參考信號
206‧‧‧相位偵測器
208‧‧‧誤差信號
210‧‧‧低通濾波器
212‧‧‧調諧信號/調諧電壓
214‧‧‧電壓控制振盪器(VCO)
216‧‧‧回授信號
218‧‧‧可程式化分頻器
220‧‧‧經除法運算回授信號
230‧‧‧輸出信號
232‧‧‧輸出信號(VO)/回授路徑
234‧‧‧晶體振盪器
240‧‧‧補償電路系統
242‧‧‧溫度感測器
244‧‧‧頻率偏移計算器/頻率誤差計算器
246‧‧‧頻率偏移補償
250‧‧‧控制電路系統
252‧‧‧選擇邏輯/選擇
254‧‧‧操作設定/除法器設定
256‧‧‧操作設定/裝置參數
258‧‧‧裝置參數

Claims (25)

  1. 一種組態一時脈追蹤迴路(clock-tracking-loop,CTL)以用於跨一寬溫度範圍操作之方法，該方法包含：接收與一晶體振盪器相關聯的一或多個溫度測量，該晶體振盪器提供一參考信號至一時脈追蹤迴路(CTL)；及組態該CTL以回應於該一或多個溫度測量及與該晶體振盪器相關聯之一或多個頻率誤差特性而調整該CTL的一輸出信號。
  2. 如請求項1之方法，其進一步包含：回應於該一或多個溫度測量之至少一個溫度測量及該一或多個頻率誤差特性之至少一個頻率誤差特性而判定一頻率偏移補償；及回應於該頻率偏移補償及與該CTL相關聯之一或多個操作設定而判定與該CTL相關聯的至少一個裝置參數。
  3. 如請求項2之方法，其進一步包含：回應於該頻率偏移補償而調整該一或多個操作設定之至少一個操作設定；及回應於經調整的該至少一個操作設定而判定用於組態該CTL的一裝置參數。
  4. 如請求項3之方法，其進一步包含回應於一曲線擬合函數而選擇該至少一個頻率誤差特性，該曲線擬合函數界定一頻率誤差特性對溫度。
  5. 如請求項3之方法，其進一步包含： 搜尋一查找表以查找匹配該至少一個溫度測量的一或多個溫度項目；回應於該搜尋而提供該至少一個頻率誤差特性；及取該至少一個頻率特性之一倒數。
  6. 如請求項3之方法，其進一步包含：搜尋一查找表以查找匹配該至少一個溫度測量及該至少一個操作設定的一或多個溫度項目及一或多個頻率，其中該至少一個操作設定對應於一或多個所關注頻率；回應於該搜尋而提供該至少一個頻率誤差特性；及取該至少一個頻率特性之一倒數。
  7. 如請求項2之方法，其進一步包含：回應於該至少一個裝置參數而調整該CTL的一回授信號之一頻率，其中該回授信號對應於該CTL的該輸出信號之一第一頻率；回應於經調整的該回授信號及由該晶體振盪器所供應之該參考信號而產生一相位誤差信號；及回應於該相位誤差信號而提供經調整的該輸出信號，其中經調整的該輸出信號具有一第二頻率。
  8. 如請求項7之方法，其中該CTL係一鎖相迴路，且調整該回授信號的該頻率包含回應於該裝置參數而對該回授信號進行分頻。
  9. 如請求項7之方法，其中該CTL係一延遲鎖定迴路，且調整該回授信號的該頻率包含回應於該裝置參數而對該回授信號進行分相。
  10. 如請求項1之方法，其進一步包含針對在室溫下的一所預期用途的頻率變化來校準該CTL。
  11. 如請求項10之方法，其中針對在室溫下的一所預期用途的頻率變化來校準該CTL包含：控制該CTL以產生一測試輸出信號，該測試輸出信號具有回應於一測試裝置參數之一測試頻率，其中該測試裝置參數與具有一已知頻率之一已知輸出信號相關聯；偵測在該測試輸出信號之測試頻率與該已知輸出信號之該已知頻率之間的一差；回應於所偵測之該差而更新與該CTL相關聯的一或多個設定。
  12. 如請求項11之方法，其中該一或多個設定係由一控制器使用的一或多個操作設定，以組態該CTL操作於一或多個應用中。
  13. 一種用於一時脈追蹤迴路之控制系統，該系統包含：一溫度感測器，其經組態以提供與一晶體振盪器相關聯之一或多個溫度測量；一誤差補償電路系統，其經組態以回應於該一或多個溫度測量而判定該晶體振盪器之一或多個頻率誤差特性；及一控制電路系統，其經組態以程式化一時脈追蹤迴路(CTL)，以回應於與該晶體振盪器相關聯的該一或多個頻率誤差特性而調整該CTL之一輸出信號。
  14. 如請求項13之控制系統，其中該誤差補償電路系統經組態以回應於以下而判定一頻率偏移補償： 該一或多個溫度測量之至少一個溫度測量；及該一或多個頻率誤差特性之至少一個頻率誤差特性。
  15. 如請求項14之控制系統，其中該誤差補償電路系統經組態以回應於一曲線擬合函數而選擇該至少一個頻率誤差特性，該曲線擬合函數界定一頻率誤差特性對溫度。
  16. 如請求項14之控制系統，其中該誤差補償電路系統經組態以：搜尋一查找表以查找匹配該至少一個溫度測量的一或多個溫度項目；回應於該搜尋而提供該至少一個頻率誤差特性；及取該至少一個頻率特性之一倒數。
  17. 如請求項14之控制系統，其中該誤差補償電路系統經組態以：搜尋一查找表以查找匹配該至少一個溫度測量及該至少一個操作設定的一或多個溫度項目及一或多個頻率，其中該至少一個操作設定對應於一或多個所關注頻率；回應於該搜尋而提供該至少一個頻率誤差特性；及取該至少一個頻率特性之一倒數。
  18. 如請求項14之控制系統，其中該控制電路系統經組態以回應於該頻率偏移補償及與該CTL相關聯之一或多個操作設定而判定與該CTL相關聯的至少一個裝置參數。
  19. 如請求項18之控制系統，其中該控制電路系統經組態以：回應於該頻率偏移補償而調整該一或多個操作設定之至少一個操作設定；及 回應於經調整的該至少一個操作設定而判定用於組態該CTL的一裝置參數。
  20. 如請求項13之控制系統，其進一步包含校準電路系統，該校準電路系統經組態以針對在室溫下的一所預期用途的頻率變化來校準該CTL。
  21. 如請求項20之控制系統，其中該校準電路系統經組態以藉由以下針對在室溫下的一所預期用途的頻率變化來校準該CTL：控制該CTL以產生一測試輸出信號，該測試輸出信號具有回應於一測試裝置參數之一測試頻率，其中該測試裝置參數與具有一已知頻率之一已知輸出信號相關聯；偵測在該測試輸出信號之測試頻率與該已知輸出信號之該已知頻率之間的一差；回應於所偵測之該差而更新與該CTL相關聯的一或多個設定。
  22. 如請求項21之控制系統，其中該一或多個設定係由一控制器使用的一或多個操作設定，以組態該CTL操作於一或多個應用中。
  23. 一種時脈追蹤迴路系統，其包含：一時脈追蹤迴路(CTL)，其經組態以回應於一或多個裝置設定而提供一輸出信號，該輸出信號追蹤由一晶體振盪器所提供之一參考信號；及一控制電路系統，其經組態以提供一或多個裝置設定至該CTL，該控制電路系統包含： 一溫度感測器，其經組態以提供與一晶體振盪器相關聯之一或多個溫度測量；一誤差補償電路系統，其經組態以回應於該一或多個溫度測量而判定該晶體振盪器之一或多個頻率誤差特性；及一控制電路系統，其經組態以程式化一時脈追蹤迴路(CTL)，以回應於與該晶體振盪器相關聯的該一或多個頻率誤差特性而調整該CTL之一輸出信號，且其中該CTL經組態以藉由以下提供追蹤該參考信號的該輸出信號：回應於該至少一個裝置參數而調整該CTL的一回授信號之一頻率，其中該回授信號對應於該CTL的該輸出信號之一第一頻率；回應於經調整的該回授信號及由該晶體振盪器所供應之該參考信號而產生一相位誤差信號；及回應於該相位誤差信號而提供經調整的該輸出信號，其中經調整的該輸出信號具有一第二頻率。
  24. 如請求項23之時脈追蹤迴路系統，其中該CTL係一鎖相迴路，且調整該回授信號的該頻率包含回應於該裝置參數而對該回授信號進行分頻。
  25. 如請求項23之時脈追蹤迴路系統，其中該CTL係一延遲鎖定迴路，且調整該回授信號的該頻率包含回應於該裝置參數而對該回授信號進行分相。
TW108119485A 2018-06-06 2019-06-05 補償晶體振盪器之頻率變化及相關系統、方法、及裝置 TWI760616B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862681506P 2018-06-06 2018-06-06
US62/681,506 2018-06-06
US16/240,357 US10985762B2 (en) 2018-06-06 2019-01-04 Compensating for frequency variation of a crystal oscillator and related systems, methods and devices
US16/240,357 2019-01-04

Publications (2)

Publication Number Publication Date
TW202013896A true TW202013896A (zh) 2020-04-01
TWI760616B TWI760616B (zh) 2022-04-11

Family

ID=68764307

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108119485A TWI760616B (zh) 2018-06-06 2019-06-05 補償晶體振盪器之頻率變化及相關系統、方法、及裝置

Country Status (5)

Country Link
US (1) US10985762B2 (zh)
CN (1) CN112292815B (zh)
DE (1) DE112019002881T5 (zh)
TW (1) TWI760616B (zh)
WO (1) WO2019236319A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113971142A (zh) * 2020-07-23 2022-01-25 慧荣科技股份有限公司 用于在存储装置中进行系统上锁相环管理的方法以及设备
TWI773457B (zh) * 2021-01-27 2022-08-01 大陸商勝達克半導體科技（上海）有限公司 應用於相位調整電路的誤差補償計算方法
TWI804126B (zh) * 2021-12-10 2023-06-01 大陸商合肥兆芯電子有限公司 計時器校準方法與電子裝置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7350512B2 (ja) * 2019-05-17 2023-09-26 ローム株式会社 発振回路、半導体装置、オシレータｉｃ、発振回路の校正方法
CN113204036A (zh) * 2021-05-05 2021-08-03 诺领科技(南京)有限公司 一种使用晶振的物联网gnss定位方法
CN114553330A (zh) * 2022-02-24 2022-05-27 上海创远仪器技术股份有限公司 针对信号源实现用于改善环境温度影响射频输出的补偿处理方法、装置、处理器及存储介质

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5604468A (en) 1996-04-22 1997-02-18 Motorola, Inc. Frequency synthesizer with temperature compensation and frequency multiplication and method of providing the same
US7064617B2 (en) 2003-05-02 2006-06-20 Silicon Laboratories Inc. Method and apparatus for temperature compensation
EP1762004B1 (en) * 2004-06-24 2011-01-05 Nokia Siemens Networks Oy Frequency synthesizer
KR100847799B1 (ko) * 2006-10-30 2008-07-23 지씨티 세미컨덕터 인코포레이티드 위상 동기 루프 및 그 온도 보상 방법
US8384449B2 (en) * 2008-02-12 2013-02-26 Panasonic Corporation Synthesizer and reception device using the same
US8248167B2 (en) * 2010-06-28 2012-08-21 Mstar Semiconductor, Inc. VCO frequency temperature compensation system for PLLs
US9356606B2 (en) * 2014-07-23 2016-05-31 Silicon Laboratories Inc. Clock generator using free-running oscillator and method therefor
US10164643B2 (en) * 2016-09-09 2018-12-25 Silicon Laboratories Inc. Compensating for temperature-dependent hysteresis in a temperature compensated crystal oscillator

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113971142A (zh) * 2020-07-23 2022-01-25 慧荣科技股份有限公司 用于在存储装置中进行系统上锁相环管理的方法以及设备
TWI762384B (zh) * 2020-07-23 2022-04-21 慧榮科技股份有限公司 用於在記憶裝置中進行系統上鎖相環管理的方法以及設備
US11444629B2 (en) 2020-07-23 2022-09-13 Silicon Motion, Inc. Method and apparatus for performing on-system phase-locked loop management in memory device
CN113971142B (zh) * 2020-07-23 2023-08-15 慧荣科技股份有限公司 用于在存储装置中进行系统上锁相环管理的方法以及设备
US11784652B2 (en) 2020-07-23 2023-10-10 Silicon Motion, Inc. Method and apparatus for performing on-system phase-locked loop management in memory device
TWI773457B (zh) * 2021-01-27 2022-08-01 大陸商勝達克半導體科技（上海）有限公司 應用於相位調整電路的誤差補償計算方法
TWI804126B (zh) * 2021-12-10 2023-06-01 大陸商合肥兆芯電子有限公司 計時器校準方法與電子裝置
US11803208B2 (en) 2021-12-10 2023-10-31 Hefei Core Storage Electronic Limited Timer calibration method and electronic device

Also Published As

Publication number Publication date
CN112292815A (zh) 2021-01-29
WO2019236319A1 (en) 2019-12-12
US20190379382A1 (en) 2019-12-12
TWI760616B (zh) 2022-04-11
CN112292815B (zh) 2022-03-22
DE112019002881T5 (de) 2021-03-11
US10985762B2 (en) 2021-04-20

Similar Documents

Publication Publication Date Title
TWI760616B (zh) 補償晶體振盪器之頻率變化及相關系統、方法、及裝置
US8228128B2 (en) All-digital phase-locked loop, loop bandwidth calibration method, and loop gain calibration method for the same
US8049569B1 (en) Circuit and method for improving the accuracy of a crystal-less oscillator having dual-frequency modes
US9692395B2 (en) Frequency divider, clock generating apparatus, and method capable of calibrating frequency drift of oscillator
US9954543B1 (en) Fast coarse tune and fine tune calibration for a synthesizer by multi-curve calibration within a target window
WO2021212554A1 (en) Advanced multi-gain calibration for direct modulation synthesizer
US10103740B2 (en) Method and apparatus for calibrating a digitally controlled oscillator
CN108173545B (zh) 锁相环电路、多锁相环系统及其输出相位同步方法
US6542044B1 (en) Integrated frequency source
US9722617B2 (en) Phase locked loop and associated method for loop gain calibration
US10547315B2 (en) Frequency divider and a transceiver including the same
US6211743B1 (en) Phase-locked loop having temperature-compensated bandwidth control
US7978013B2 (en) Phase synchronizing circuit
US20180083637A1 (en) Frequency calibration method for digitally controlled oscillator and apparatus using the same
KR102376497B1 (ko) 초기 위상오차에 강인한 자동 주파수 보정장치를 포함하는 주파수 합성기
US6628153B2 (en) PLL circuit and frequency division method reducing spurious noise
KR20160090601A (ko) 위상 고정 검출 장치 및 검출 방법
US10230382B2 (en) Oscillator calibration
US9467156B2 (en) Frequency synthesizing module and related frequency gain determining method
EP1638207B1 (en) Method of calibrating the frequency of an oscillator in a phase locked loop circuit