CN113963737A - 存储系统以及半导体存储装置 - Google Patents

存储系统以及半导体存储装置 Download PDF

Info

Publication number
CN113963737A
CN113963737A CN202110823819.8A CN202110823819A CN113963737A CN 113963737 A CN113963737 A CN 113963737A CN 202110823819 A CN202110823819 A CN 202110823819A CN 113963737 A CN113963737 A CN 113963737A
Authority
CN
China
Prior art keywords
erase
memory cell
voltage
read
parameter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110823819.8A
Other languages
English (en)
Inventor
黑濑贤吾
白川政信
山田英树
高田万里江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Publication of CN113963737A publication Critical patent/CN113963737A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G11C16/3409—Circuits or methods to recover overerased nonvolatile memory cells detected during erase verification, usually by means of a "soft" programming step
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G11C11/5635—Erasing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5671—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge trapping in an insulator
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
    • G11C16/3477—Circuits or methods to prevent overerasing of nonvolatile memory cells, e.g. by detecting onset or cessation of current flow in cells and using the detector output to terminate erasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • Memory System (AREA)
  • Static Random-Access Memory (AREA)

Abstract

本发明的实施方式提供能够使擦除动作的性能提高的存储系统以及半导体存储装置。实施方式的存储系统具备：半导体存储装置，其包括能够存储数据的第1存储单元；和控制器，其输出与在对于所述第1存储单元的第1擦除动作中使用的擦除电压有关的第1参数和命令进行所述第1擦除动作的第1命令，所述控制器在向所述半导体存储装置输出了所述参数之后，输出所述第1命令。实施方式的半导体存储装置具备：存储单元，其能够存储数据；和控制电路，其对所述存储单元进行擦除动作，所述控制电路接收与在所述擦除动作中使用的擦除电压有关的参数，然后，接收命令进行所述擦除动作的第1命令，然后，使用所述参数来进行所述擦除动作。

Description

存储系统以及半导体存储装置
本申请享受以日本特许申请2020－124259号(申请日：2020年7月21日)为基础申请的优先权。本申请通过参照该基础申请来包含基础申请的全部内容。
技术领域
实施方式涉及存储系统以及半导体存储装置。
背景技术
作为非易失性的半导体存储装置，例如已知以二维或者三维的方式排列有存储单元而成的NAND型闪速存储器。由NAND型闪速存储器和对NAND型闪速存储器进行控制的控制器构成存储系统。
发明内容
本发明的实施方式提供能够使擦除动作的性能提高的存储系统以及半导体存储装置。
实施方式的存储系统具备：半导体存储装置，其包括能够存储数据的第1存储单元；和控制器，其输出与在对于所述第1存储单元的第1擦除动作中使用的擦除电压有关的第1参数和命令进行所述第1擦除动作的第1命令，所述控制器在向所述半导体存储装置输出了所述参数之后，输出所述第1命令。
实施方式的半导体存储装置具备：存储单元，其能够存储数据；和控制电路，其对所述存储单元进行擦除动作，所述控制电路接收与在所述擦除动作中使用的擦除电压有关的参数，然后，接收命令进行所述擦除动作的第1命令，然后，使用所述参数来进行所述擦除动作。
附图说明
图1是表示第1实施方式的存储系统的结构的框图。
图2是表示半导体存储装置内的存储芯片的结构的框图。
图3是存储单元阵列内的块(block)的电路图。
图4是存储单元阵列内的块的一部分区域的剖视图。
图5A是表示存储单元晶体管可取的阈值电压分布与数据的关系的图。
图5B是表示擦除动作后的存储单元晶体管的擦除深度的图。
图6是表示第1实施方式的存储系统中的基本擦除动作的图。
图7是表示擦除动作中的各信号的电压波形的图。
图8是表示第1实施方式的存储系统中的擦除动作的第1例的流程图。
图9是表示在存储控制器与半导体存储装置之间进行的动作的交互(往来)的图。
图10是表示在存储控制器的存储器内设置的脉冲时间管理表的一个例子的图。
图11A是表示图8中的“对擦除电压VERA的脉冲时间进行判断”的处理的流程图。
图11B是表示图11A中的基准值Y1与写入动作/擦除动作的次数的关系的图。
图12是表示擦除动作的第1例中的擦除深度的判断方法的、表示阈值电压分布和判定电平的图。
图13是表示以判定电平进行了读出时存储于了缓冲区(buffer)的截止位数(Number of off bits)的一个例子的图。
图14是表示以判定电平进行了读出时存储于了缓冲区的截止位数的其他例子的图。
图15是表示第1实施方式的擦除动作的第1例中的命令序列的图。
图16是表示第1例中的变形例的“对擦除电压VERA的脉冲时间进行判断”的处理的流程图。
图17是表示第1实施方式的存储系统中的擦除动作的第2例的流程图。
图18是表示图17中的“对擦除电压VERA的脉冲时间进行判断”的处理的流程图。
图19是表示擦除动作的第2例中的擦除深度的判断方法的、表示阈值电压分布和判定电平以及用于算出截止位数的数据的图。
图20是表示第1实施方式的擦除动作的第2例中的命令序列的图。
图21是表示作为比较例的写入/擦除的次数与基于擦除动作的存储单元的擦除深度之间的关系的图。
图22是表示第1实施方式中的写入/擦除的次数与基于擦除动作的存储单元的擦除深度之间的关系的图。
图23是表示第2实施方式的存储系统中的擦除动作的第1例的流程图。
图24是表示在存储控制器与半导体存储装置之间进行的动作的交互的图。
图25是表示在存储控制器的存储器内设置的电压值管理表的一个例子的图。
图26是表示图23中的“对擦除电压VERA的初始电压值进行判断”的处理的流程图。
图27是表示第2实施方式的擦除动作的第1例中的命令序列的图。
图28是表示第2实施方式的存储系统中的擦除动作的第2例的流程图。
图29是表示图28中的“对擦除电压VERA的初始电压值进行判断”的处理的流程图。
图30是表示第2实施方式的擦除动作的第2例中的命令序列的图。
图31是表示第3实施方式的存储系统中的擦除动作的第1例的流程图。
图32是表示在存储控制器与半导体存储装置之间进行的动作的交互的图。
图33是表示在存储控制器的存储器内设置的脉冲时间和电压值管理表的一个例子的图。
图34是表示第3实施方式的擦除动作的第1例中的命令序列的图。
图35是表示第3实施方式的存储系统中的擦除动作的第2例的流程图。
图36是表示第3实施方式的擦除动作的第2例中的命令序列的图。
图37是表示第4实施方式的擦除动作的第1例中的命令序列的图。
图38是表示第4实施方式的存储系统中的擦除动作的第2例的流程图。
图39是表示图38中的“对擦除电压VERA的脉冲时间进行判断”的处理的流程图。
图40是表示相对于在图39所示的处理中使用的判定电平AR1～AR4的存储单元的阈值电压分布的图。
图41是表示以判定电平AR1～AR4取得的截止位数与擦除状态的关系的图。
图42是表示第4实施方式的擦除动作的第3例中的“对擦除电压VERA的脉冲时间进行判断”的处理的流程图。
标号说明
1存储系统、2主机装置、10半导体存储装置、10_0～10_n存储芯片、11存储单元阵列、12输入输出电路、13逻辑控制电路、14就绪/忙电路、15寄存器组、15A状态寄存器、15B地址寄存器、15C命令寄存器、15D寄存器、16定序器、17电压生成电路、18驱动器、19行译码器模块、20存储控制器、21 CPU、22存储器、22A缓冲区、22B_1脉冲时间管理表、22B_2电压值管理表、22B_3脉冲时间以及电压值管理表、23主机接口、24 ECC电路、25 NAND接口、26 RAM接口、30缓冲存储器、31列译码器、32感测放大器模块、BL0～BLi位线、BLK0～BLKm块、MT0～MT7存储单元晶体管、PD0～PDm脉冲时间、PA0～PAm初始电压值、SGD0～SGD3选择栅极线、ST1选择晶体管、ST2选择晶体管、SU0～SU3串单元、WL0～WL7字线。
具体实施方式
以下，参照附图对实施方式进行说明。此外，在以下的说明中，对具有相同的功能以及结构的构成要素赋予共同的参照标号。另外，以下所示的各实施方式是对用于将该实施方式的技术思想具体化的装置、方法进行例示的，并非将构成部件的材质、形状、构造、配置等特定为下述的材质、形状、构造、配置等。
各功能块可以作为硬件、计算机软件中的任一者或者组合两者而得到的部分来实现。各功能块并非必须如以下的例子那样进行区别。例如，一部分功能也可以通过与例示的功能块不同的功能块来执行。进一步，例示的功能块也可以进一步分割为细分的功能子块。在此，作为存储系统包括的半导体存储装置，以在半导体基板的上方层叠有存储单元晶体管的三维层叠型的NAND型闪速存储器为例来进行说明。
1.第1实施方式
以下，对第1实施方式的存储系统进行说明。
1.1构成
1.1.1存储系统的结构
首先，使用图1对第1实施方式的存储系统的结构进行说明。图1是表示第1实施方式的存储系统的结构的框图。存储系统1具备半导体存储装置10、存储控制器20以及缓冲存储器30。存储系统1与外部的主机装置2连接，能够相应于来自主机装置2的命令来执行各种动作。
半导体存储装置10包括一个或者多个存储芯片10_0、10_1、10_2、……、10_n(n为0以上的自然数)。存储芯片10_n具备多个存储单元，以非易失的方式存储数据。关于半导体存储装置10的详细，将在后面进行描述。
存储控制器20经由NAND总线而连接于半导体存储装置10。NAND总线进行遵循了NAND接口的信号的收发。另外，存储控制器20经由主机总线而连接于主机装置2。存储控制器20对半导体存储装置10进行控制。另外，存储控制器20响应从主机装置2接收到的命令，对半导体存储装置10进行访问。
缓冲存储器30暂时性地保持在半导体存储装置10和主机装置2之间收发的写入数据、读出数据。缓冲存储器30例如由DRAM(dynamic random access memory，动态随机访问存储器)、SRAM(static random access memory，静态随机访问存储器)等构成。
半导体存储装置10和存储控制器20例如也可以通过那些的组合构成一个半导体装置，可举出包括SDTM卡的存储卡、SSD(solid state drive，固态驱动器)等来作为其例子。另外，存储控制器20例如也可以是SoC(system-on-a-chip，片上系统)等。
主机装置2例如是数码相机、个人计算机等，主机总线例如是遵循了SDTM接口的总线。
1.1.2存储控制器20的结构
接着，使用图1对存储控制器20的结构进行说明。存储控制器20具备CPU(centralprocessing unit，中央处理单元)(或者处理器)21、存储器22、主机接口(主机I/F)23、ECC(error checking and correcting，错误检查和纠正)电路24、NAND接口(NAND I/F)25以及RAM接口(RAM I/F)26。
CPU21对存储控制器20整体的动作进行控制。例如，CPU21在从主机装置2接收到写入命令时，对其进行响应，对NAND接口25发放写入命令。读出以及擦除时也是同样的。另外，CPU21执行损耗均衡(wear leveling)等的用于对半导体存储装置10进行管理的各种各样的处理。此外，以下说明的存储控制器20的动作既可以通过CPU21执行软件(或者固件)来实现，或者也可以由硬件来实现。
存储器22例如是DRAM、SRAM等的半导体存储器，被作为CPU21的工作区域来使用。存储器22保持：存储各种信息的缓冲区22A、用于对半导体存储装置10进行管理的固件以及各种管理表22B等。缓冲区22A例如存储与擦除动作后或者擦除动作后的写入动作后的存储单元的擦除结果有关的信息、即对擦除动作后或者写入动作后的擦除对象的存储单元组(例如块)的擦除状态进行表示的信息。管理表22B例如包含与每个块关联的擦除电压VERA的参数。参数例如是擦除电压VERA的脉冲时间或者初始电压值。管理表22B具有后述的管理表22B_1、22B_2以及22B_3。
主机接口23经由主机总线与主机装置2连接，负责与主机装置2的通信。主机接口23将从主机装置2接收到的命令和数据分别传送至CPU21、存储器22以及缓冲存储器30。另外，主机接口23响应来自CPU21的命令，向主机装置2传送缓冲存储器30内的数据。
ECC电路24执行数据的纠错处理。在写入动作时，ECC电路24基于从主机装置2接收到的写入数据来生成奇偶校验位(parity)，对写入数据赋予所生成的奇偶校验位。在读出动作时，ECC电路24基于从半导体存储装置10接收到的读出数据来生成征状值(syndrome)，基于所生成的征状值，对读出数据的错误进行检测以及纠正。
NAND接口25经由NAND总线与半导体存储装置10连接，负责与半导体存储装置10的通信。NAND接口25基于从CPU21接收到的命令，向半导体存储装置10发送各种信号，另外，从半导体存储装置10接收各种信号。
1.1.3半导体存储装置10的结构
接着，对半导体存储装置10的结构进行说明。如图1所示，半导体存储装置10具有多个存储芯片10_n。存储芯片10_n例如包括能够以非易失的方式存储数据的NAND型闪速存储器。
1.1.3.1存储芯片的结构
使用图2对存储芯片10_n的结构进行说明。图2是表示半导体存储装置10内的存储芯片10_n的结构的框图。存储芯片10_n具备存储单元阵列11、输入输出电路12、逻辑控制电路13、就绪/忙电路14、寄存器组15、定序器(或者控制电路)16、电压生成电路17、驱动器18、行译码器模块19、列译码器31以及感测放大器模块32。寄存器组15包括状态寄存器15A、地址寄存器15B、命令寄存器15C以及寄存器15D。
存储单元阵列11具备一个或者多个块BLK0、BLK1、BLK2、……、BLKm(m为0以上的整数)。多个块BLK0～BLKm各自包括与行和列关联的多个存储单元晶体管(以下也记载为存储单元)。存储单元晶体管是能够以电的方式擦除以及编程的非易失性存储单元。存储单元阵列11包括用于向存储单元晶体管施加电压的多条字线、多条位线以及源极线。以下，在记载为块BLKr(r为0以上且m以下的整数)的情况下，设为表示块BLK0～BLKm中的各个。关于块BLKr的具体结构，将在后面进行描述。
输入输出电路12以及逻辑控制电路13经由输入输出端子(或者NAND总线)而连接于存储控制器20。输入输出电路12与存储控制器20之间经由输入输出端子来收发I/O信号DQ(例如DQ0、DQ1、DQ2、……、DQ7)。I/O信号DQ对命令、地址以及数据等进行通信。
逻辑控制电路13经由输入输出端子(或者NAND总线)从存储控制器20接收外部控制信号。外部控制信号例如包括芯片使能信号CEn、命令锁存使能信号CLE、地址锁存使能信号ALE、写入使能信号WEn、读出使能信号REn以及写保护信号WPn。附注于信号名的“n”表示该信号是低态有效。
芯片使能信号CEn能够实现存储芯片10_n的选择，在对该存储芯片10_n进行选择时被有效(assert)。命令锁存使能信号CLE能够将被作为信号DQ发送的命令锁存于命令寄存器15C。地址锁存使能信号ALE能够将被作为信号DQ发送的地址锁存于地址寄存器15B。写入使能信号WEn能够将被作为信号DQ发送的数据保持于输入输出电路12。读出使能信号REn能够输出从存储单元阵列11读出的数据来作为信号DQ。写保护信号WPn在禁止对于存储芯片10_n的写入以及擦除时被有效。
就绪/忙电路14相应于来自定序器16的控制，生成就绪/忙信号R/Bn。就绪/忙信号R/Bn表示存储芯片10_n是处于就绪状态、还是处于忙状态。就绪状态表示处于能够受理来自存储控制器20的命令的状态。忙状态表示处于无法受理来自存储控制器20的命令的状态。存储控制器20通过从存储芯片10_n接收就绪/忙信号R/Bn，能够获知存储芯片10_n是处于就绪状态、或是处于忙状态。
状态寄存器15A保持存储芯片10_n的动作所需要的状态信息STS，基于定序器16的指示来将该状态信息STS传送至输入输出电路12。地址寄存器15B保持从输入输出电路12传送来的地址ADD。地址ADD包括行地址和列地址。行地址例如包括指定动作对象的块BLKr的块地址、和指定所指定的块内的动作对象的字线WL的页地址。命令寄存器15C保持从输入输出电路12传送来的命令CMD。命令CMD例如包括对定序器16命令进行写入动作的写入命令和命令进行读出动作的读出命令等。寄存器15D保持从存储控制器20发送、由输入输出电路12传送来的擦除电压VERA的参数(例如脉冲时间或者初始电压值)。寄存器15D具有后述的寄存器15D_1、15D_2。在状态寄存器15A、地址寄存器15B、命令寄存器15C以及寄存器15D例如使用SRAM。
定序器16从命令寄存器15C接收命令，按照基于该命令的序列来统括地对存储芯片10_n进行控制。定序器16对行译码器模块19、列译码器31、感测放大器模块32以及电压生成电路17等进行控制，执行写入动作、读出动作以及擦除动作。具体而言，定序器16基于从命令寄存器15C接收到的写入命令，对行译码器模块19、驱动器18以及感测放大器模块32进行控制，对由地址ADD指定的多个存储单元晶体管写入数据。另外，定序器16基于从命令寄存器15C接收到的读出命令，对行译码器模块19、驱动器18、列译码器31以及感测放大器模块32进行控制，从由地址ADD指定的多个存储单元晶体管读出数据。另外，定序器16基于从命令寄存器15C接收到的擦除命令，对行译码器模块19、驱动器18、列译码器31以及感测放大器模块32进行控制，对存储于由地址ADD指定的块的数据进行擦除。
电压生成电路17经由未图示的电源端子从存储芯片10_n的外部接收电源电压。使用该电源电压，生成写入动作、读出动作以及擦除动作所需要的多个电压。电压生成电路17向存储单元阵列11、驱动器18以及感测放大器模块32等供给所生成的电压。
驱动器18从电压生成电路17接收多个电压。驱动器18经由多条信号线向行译码器模块19供给从电压生成电路17供给的多个电压中的根据读出动作、写入动作以及擦除动作选择出的多个电压。驱动器18例如在擦除动作时向后述的阱布线CPWELL供给擦除电压VERA。
行译码器模块19从地址寄存器15B接收行地址，对该行地址进行译码。行译码器模块19基于行地址的译码结果，对多个块中的某一个进行选择，进一步对所选择的块BLKr内的字线WL进行选择。进一步，行译码器模块19向所选择的块BLKr传送从驱动器18供给的多个电压。
列译码器31从地址寄存器15B接收列地址，对该列地址进行译码。列译码器31基于列地址的译码结果，对位线进行选择。
感测放大器模块32在数据的读出动作时对从存储单元晶体管读出到位线的数据进行检测以及放大。进一步，感测放大器模块32暂时性地保持从存储单元晶体管读出的读出数据DAT，并向输入输出电路12传送所保持的读出数据DAT。另外，感测放大器模块32在数据的写入动作时暂时性地保持从输入输出电路12传送来的写入数据DAT。进一步，感测放大器模块32向位线传送写入数据DAT。
1.1.3.2块的结构
接着，使用图3对存储芯片10_n内的存储单元阵列11的电路结构进行说明。如前述的那样，存储单元阵列11具有多个块BLK0～BLKm。在此，对一个块BLKr的电路结构进行说明，但其他块的电路结构也是同样的。
图3是存储单元阵列11内的块BLKr的电路图。块BLKr例如具备多个串单元SU0、SU1、SU2、SU3。以下，在记载为串单元SU的情况下，设为表示串单元SU0～SU3的各个串单元。串单元SU0～SU3各自具备多个NAND串(或者存储串)NS。
NAND串NS包括多个存储单元晶体管MT0、MT1、MT2、……、MT7以及选择晶体管ST1、ST2。在此，为了使说明简明易懂，表示NAND串NS具备8个存储单元晶体管MT0～MT7和2个选择晶体管ST1、ST2的例子。以下，在记载为存储单元晶体管MT的情况下，设为表示存储单元晶体管MT0～MT7中的各个。
存储单元晶体管MT0～MT7各自具备控制栅极和电荷蓄积层，以非易失性的方式存储数据。存储单元晶体管MT0～MT7串联连接在选择晶体管ST1的源极与选择晶体管ST2的漏极之间。
存储单元晶体管MT能够存储1位的数据或者2位以上的数据。
串单元SU0所包括的多个选择晶体管ST1的栅极连接于选择栅极线SGD0。同样，串单元SU1～SU3各自的选择晶体管ST1的栅极分别连接于选择栅极线SGD1～SGD3。选择栅极线SGD0～SGD3各自由行译码器模块19独立地进行控制。
串单元SU0所包括的多个选择晶体管ST2的栅极连接于选择栅极线SGS。同样地，串单元SU1～SU3各自的选择晶体管ST2的栅极连接于选择栅极线SGS。此外，有时也在串单元SU0～SU3的选择晶体管ST2的栅极分别连接个别的选择栅极线SGS。选择晶体管ST1和ST2被用于各种动作中的串单元SU的选择。
块BLKr所包括的存储单元晶体管MT0～MT7的控制栅极分别连接于字线WL0～WL7。字线WL0～WL7各自由行译码器模块19独立地进行控制。
位线BL0～BLi(i为0以上的整数)中的各个连接于多个块BLK0～BLKm，与处于块BLKr所包括的串单元SU内的一个NAND串NS连接。即，位线BL0～BLi中的各个，连接于在块BLKr内呈矩阵状配置的NAND串NS中的、处于同一列的多个NAND串NS的选择晶体管ST1的漏极。另外，源极线SL连接于多个块BLK0～BLKm。即，源极线SL连接于块BLKr所包括的多个选择晶体管ST2的源极。
总而言之，串单元SU包括多个连接于不同的位线BL并且与同一选择栅极线SGD连接的NAND串NS。另外，块BLKr包括共用字线WL的多个串单元SU。进一步，存储单元阵列11包括共用位线BL的多个块BLK0～BLKm。
块BLKr例如为数据的擦除单位。即，块BLKr内所包含的存储单元晶体管MT保持的数据一并被擦除。此外，数据既可以以串单元SU为单位来擦除，另外，也可以以小于串单元SU的单位进行擦除。
将在一个串单元SU内共有字线WL的多个存储单元晶体管MT称为单元组(cellunit)CU。将单元组CU所包括的多个存储单元晶体管MT分别存储的1位的数据的集合称为页。单元组CU的存储容量根据存储单元晶体管MT存储的数据的位数而变化。例如，在各存储单元晶体管MT存储1位数据的情况下，单元组CU存储1页数据，在存储2位数据的情况下，单元组CU存储2页数据，在存储3位数据的情况下，单元组CU存储3页数据。
以页为单位来进行对于单元组CU的写入动作和读出动作。换言之，对于配设于一个串单元SU的与一条字线WL连接的多个存储单元晶体管MT一并进行读出和写入动作。
此外，块BLKr具备的串单元的数量并不限于SU0～SU3，可以任意地进行设定。另外，串单元SU所包括的NAND串NS的数量、NAND串NS具备的存储单元晶体管以及选择晶体管的数量也可以任意地进行设定。进一步，存储单元晶体管MT既可以是使用了绝缘膜来作为电荷蓄积层的MONOS(metal-oxide-nitride-oxide-silicon，金属氧化氮氧化硅)型，也可以是使用了导电层来作为电荷蓄积层的FG(floating gate，浮动栅极)型。
接着，使用图4对块BLKr的截面构造进行说明。图4是块BLKr的一部分区域的剖视图。如图所示，在半导体基板40上设置有p型阱区域40P。在p型阱区域40P上设置有多个NAND串NS。即，在p型阱区域40P上依次层叠有布线层41、8层的布线层42、以及布线层43。布线层41作为选择栅极线SGS发挥功能，布线层42作为字线WL0～WL7发挥功能，布线层43作为选择栅极线SGD发挥功能。在所层叠的布线层间设置有未图示的绝缘层。
设置有贯通这些布线层41、42、43而到达p型阱区域40P的柱状的导电体44。在导电体44的侧面依次设置有栅极绝缘层45、电荷蓄积层(绝缘层)46以及块绝缘层47。通过这些来形成存储单元晶体管MT和选择晶体管ST1以及ST2。导电体44作为NAND串NS的电流路径发挥功能，是形成各晶体管的沟道的区域。导电体44的上端经由过孔48而连接于金属布线层49。金属布线层49作为位线BL发挥功能。
在p型阱区域40P的表面区域内设置n+型杂质扩散层40S。在扩散层40S上设置接触插塞50。接触插塞50连接于金属布线层51。金属布线层51作为源极线SL发挥功能。
进一步，在p型阱区域40P的表面区域内设置p+型杂质扩散层40C。在扩散层40C上设置接触插塞52。接触插塞52连接于金属布线层53。金属布线层53作为阱布线CPWELL发挥功能。阱布线CPWELL是用于经由p型阱区域40P向导电体44施加电位的布线。
以上的结构在与记载了图4的纸面正交的方向(进深方向)上排列有多个，由在进深方向上排列的多个NAND串NS的集合构成串单元SU。
进一步，关于存储单元阵列11的结构，也可以是其他结构。即，存储单元阵列11的结构例如记载于“THREE DIMENSIONAL STACKED NONVOLATILE SEMICONDUCTOR MEMORY”这一2009年3月19日申请的美国专利申请12/407,403号。另外，记载于“THREE DIMENSIONALSTACKED NONVOLATILE SEMICONDUCTOR MEMORY”这一2009年3月18日申请的美国专利申请12/406,524号、“NON-VOLATILE SEMICONDUCTOR STORAGE DEVICE AND METHOD OFMANUFACTURING THE SAME”这一2010年3月25日申请的美国专利申请12/679,991号以及“SEMICONDUCTOR MEMORY AND METHOD FOR MANUFACTURING SAME”这一2009年3月23日申请的美国专利申请12/532,030号。这些专利申请的整体在本申请说明书中通过参照来援用。
另外，数据的擦除可以以块为单位或者以比块小的单位来进行。关于擦除方法，例如记载于“NONVOLATILE SEMICONDUCTOR MEMORY DEVICE”这一2011年9月18日申请的美国专利申请13/235,389号。另外，记载于“NON-VOLATILE SEMICONDUCTOR STORAGE DEVICE”这一2010年1月27日申请的美国专利申请12/694,690号。进一步，记载于“NONVOLATILESEMICONDUCTOR MEMORY DEVICE AND DATA ERASE METHOD THEREOF”这一2012年5月30日申请的美国专利申请13/483,610号。这些专利申请的整体在本申请说明书中通过参照来援用。
1.1.3.3存储单元晶体管的阈值电压分布
接着，对本实施方式中的存储单元晶体管MT可取的阈值电压分布与数据的关系进行说明。图5A是表示存储单元晶体管MT可取的阈值电压分布与数据的关系的图。在此，作为存储单元晶体管MT的存储方式，表示应用了能够在一个存储单元晶体管MT存储3位数据的TLC(Triple-Level Cell，三层单元)方式的例子。此外，本实施方式也可以应用于：使用了能够在一个存储单元晶体管MT存储1位数据的SLC(Single-Level Cell，单层单元)方式、能够在一个存储单元晶体管MT存储2位数据的MLC(Multi-Level Cell，多层单元)方式、能够在一个存储单元晶体管MT存储4位数据的QLC(Quad-Level Cell，四层单元)方式等的其他存储方式的情况。
存储单元晶体管MT能够存储的3位(bit)数据由低位(lower)位(bit)、中位(middle)位以及高位(upper)位规定。在存储单元晶体管MT存储3位的情况下，存储单元晶体管MT可取与多个阈值电压相应的8个状态(state)中的任一状态。将8个状态从低的一方起依次称为状态“Er”、“A”、“B”、“C”、“D”、“E”、“F”、“G”。属于状态“Er”、“A”、“B”、“C”、“D”、“E”、“F”、“G”的各个状态的多个存储单元晶体管MT形成如图5A所示那样的阈值电压的分布。
对状态“Er”、“A”、“B”、“C”、“D”、“E”、“F”、“G”例如分别分配数据“111”、“110”、“100”、“000”、“010”、“011”、“001”、“101”。当设为低位位“X”、中位位“Y”、高位位“Z”时，位(bit)的排列为“Z、Y、X”。此外，阈值电压分布和数据的分配可以任意地进行设定。
为了对存储于读出对象的存储单元晶体管MT的数据进行读出，判定存储单元晶体管MT的阈值电压所属于的状态。为了进行状态的判定，可使用读出电压AR、BR、CR、DR、ER、FR、GR。
状态“Er”例如相当于数据被擦除了的状态(擦除状态)。属于状态“Er”的存储单元晶体管MT的阈值电压比电压AR低，例如具有负的值。
状态“A”～“G”相当于在电荷蓄积层注入电荷而在存储单元晶体管MT写入了数据的状态，属于状态“A”～“G”的存储单元晶体管MT的阈值电压例如具有正的值。属于状态“A”的存储单元晶体管MT的阈值电压比读出电压AR高且为读出电压BR以下。属于状态“B”的存储单元晶体管MT的阈值电压比读出电压BR高且为读出电压CR以下。属于状态“C”的存储单元晶体管MT的阈值电压比读出电压CR高且为读出电压DR以下。属于状态“D”的存储单元晶体管MT的阈值电压比读出电压DR高且为读出电压ER以下。属于状态“E”的存储单元晶体管MT的阈值电压比读出电压ER高且为读出电压FR以下。属于状态“F”的存储单元晶体管MT的阈值电压比读出电压FR高且为读出电压GR以下。属于状态“G”的存储单元晶体管MT的阈值电压比读出电压GR高且比电压VREAD低。
电压VREAD是施加于与非读出对象的单元组CU的存储单元晶体管MT连接的字线WL的电压，比处于任何状态的存储单元晶体管MT的阈值电压高。因此，在控制栅极被施加了电压VREAD的存储单元晶体管MT与所保持的数据无关地成为导通(on)状态。
另外，在相邻的阈值分布之间分别设定在写入动作中使用的校验电压。具体而言，与状态“A”、“B”、“C”、“D”、“E”、“F”、“G”对应地分别设定校验电压AV、BV、CV、DV、EV、FV、GV。例如，校验电压AV、BV、CV、DV、EV、FV、GV分别被设定为比读出电压AR、BR、CR、DR、ER、FR、GR高一些。
如上所述，各存储单元晶体管MT被设定为8个状态中的某一个，能够存储3位数据。另外，写入以及读出以一个单元组CU内的页为单位来进行。在存储单元晶体管MT存储3位数据的情况下，对一个单元组CU内的3个页分别分配低位位、中位位以及高位位。关于低位位、中位位以及高位位通过一次的写入动作进行写入或者通过一次的读出动作进行读出的页、即单元组CU保持的低位位的集合、中位位的集合以及高位位的集合，分别被称为低位(lower)页、中位(middle)页以及高位(upper)页。
在应用了上述数据的分配的情况下，低位页通过使用了读出电压AR、ER的读出动作来确定。中位页通过使用了读出电压BR、DR、FR的读出动作来确定。高位页通过使用了读出电压CR、GR的读出动作来确定。
1.2动作
以下，对第1实施方式的存储系统1中的擦除动作进行说明。擦除动作是将存储单元设定为擦除状态的动作。换言之，擦除动作是如下动作：抽出在存储单元晶体管MT的电荷蓄积层中蓄积的电子，使存储单元晶体管MT的阈值电压转变为状态“Er”的阈值电压分布内。
图5B是表示擦除动作后的存储单元晶体管MT的阈值电压分布的图。在对存储单元晶体管MT进行了擦除动作的情况下，属于状态“Er”的存储单元晶体管MT的擦除状态转变为擦除不足状态、擦除适当状态、过擦除状态中的某一状态。
擦除不足状态是例如如图5B的(a)所示那样在阈值电压分布中状态“Er”进入到状态“A”的下端(下摆)的状态，是在存储单元晶体管MT的电荷蓄积层中蓄积的电子的抽出不足的状态。擦除适当状态是如图5B的(b)所示那样在阈值电压分布中状态“Er”与状态“A”之间以适当的距离隔开的状态，是在存储单元晶体管MT的电荷蓄积层中蓄积的电子的量适当的状态。过擦除状态是如图5B的(c)所示那样在阈值电压分布中状态“Er”与状态“A”之间比适当的距离大地隔开的状态，是在存储单元晶体管MT的电荷蓄积层中蓄积的电子的抽出过多的状态。
在擦除动作后，存储单元晶体管MT的擦除状态处于擦除不足状态、擦除适当状态、过擦除状态中的某状态。将擦除动作后的存储单元晶体管MT的擦除状态定义为擦除深度。
通过避免存储单元晶体管MT成为过擦除状态，换言之，通过避免存储单元晶体管MT的擦除深度变深，能够减少在存储单元中产生的损伤。另外，通过避免存储单元晶体管MT成为擦除不足状态，换言之，通过避免存储单元的擦除深度变浅，能够减少页读取中的读取错误。
1.2.1存储系统的擦除动作
存储于半导体存储装置10的数据的擦除动作根据从存储控制器20输出至半导体存储装置10的擦除命令来执行。半导体存储装置10中的擦除动作如前述的那样例如能够以块为单位、或者以比块小的单位来进行。在此，示出以块为单位进行擦除动作的情况来作为例子。
以下，对存储系统1中的数据的基本擦除动作进行说明。图6是表示存储系统1中的基本擦除动作的图。在图6中，从存储控制器20通过I/O信号DQ0～DQ7输出的命令由六边形表现，地址由圆角四边形(或者长圆形)表现。
如图6所示，存储控制器20向半导体存储装置10输出擦去建立(set up)命令“60h”，接着，输出擦除对象块的地址“ADD”，然后，输出擦去执行命令“D0h”。定序器16根据在命令寄存器15C中保持了擦去建立命令“60h”这一状况，对接收到擦除命令这一情况进行识别。进一步，定序器16对接收到擦去执行命令“D0h”这一情况进行响应，开始擦除动作。如图6所示，擦除动作包括数据的擦除处理和擦除校验处理。定序器16与该擦除动作的开始一起，使就绪/忙信号R/Bn从就绪状态转变为忙状态(R/Bn＝“L”)。此外，附记于命令(或者地址)的“h”表示其值为16进制表示。
擦除处理是对在擦除对象块内的存储单元晶体管MT中存储的数据进行擦除的动作。详细而言，擦除处理是如下动作：向阱布线CPWELL施加擦除电压VERA，从擦除对象块内的存储单元晶体管MT的电荷蓄积层抽出电子。所施加的擦除电压VERA的脉冲时间可以设定为预先确定的值。脉冲时间是维持擦除电压VERA的电压电平的时间，也称为脉冲宽度或者脉冲长度。擦除校验处理是如下动作：对通过擦除处理进行的对存储单元晶体管MT的数据擦除进行验证。换言之，擦除校验处理是如下的读出动作：确认存储单元晶体管MT的阈值电压是否转变为了擦除状态的阈值电压。
擦除动作由擦除处理和在该擦除处理之后进行的擦除校验处理构成一个擦除循环。在图6的例子中图示了第一次和第二次的擦除循环。在通过擦除校验处理进行的验证中，在具有比某值高的阈值电压的存储单元晶体管MT的数量比预定数少的情况下判定为擦除校验已通过。另一方面，在具有比所述某值高的阈值电压的存储单元晶体管MT的数量比预定数多的情况下判定为擦除校验已失败。当这些判定结束时，定序器16结束擦除校验处理。以上说明的擦除处理和擦除校验处理的组对应于一次擦除循环。当擦除校验失败时，定序器16反复进行擦除循环，当擦除校验通过时，定序器16结束擦除动作。
在存储单元晶体管MT的电荷蓄积层中注入的电子不会在初次擦除循环中一下子变为比预定数少，通过多次擦除循环变为比预定数少。例如如图6所示，在第一次擦除循环中的擦除校验已失败的情况下，实施第二次擦除循环。反复进行的擦除循环的擦除处理中的擦除电压VERA的电压被设定为增加了ΔVERA的值。当擦除校验通过、该擦除动作结束时，定序器16使半导体存储装置10从忙状态转变为就绪状态。通过向就绪状态的转变，擦除处理结束。
图7是表示擦除动作中的各信号的电压波形的图。
首先，在时刻t0～t5执行擦除处理，然后，在时刻t5～t10执行擦除校验处理。这些t0～t10的一系列处理对应于一次擦除循环。
以下，对擦除处理进行描述。在时刻t0，位线BL、选择栅极线SGD及SGS、字线WL、源极线SELSRC、以及阱布线CPWELL被设定为电压VSS(例如0V)。
接着，在时刻t1－t3，例如驱动器18向阱布线CPWELL施加擦除电压VERA。于是，在时刻t1－t3，存储单元晶体管MT的沟道区域被升压为擦除电压VERA。进一步，通过由施加于阱布线CPWELL的电压VERA产生的电容耦合，位线BL、选择栅极线SGD及SGS、不是擦除对象的块(或者非选择块)的字线WL、以及源极线SELSRC上升为电压VERA。此外，选择栅极线SGS上升为比电压VERA低电压Δ的电压。
进一步，在时刻t1－t3，行译码器模块19向擦除对象的块(或者选择块)的字线WL施加比擦除电压VERA低的电压Vwl。由此，在存储单元晶体管MT的沟道区域的擦除电压VERA和擦除对象块的字线WL的电压Vwl产生电位差，从擦除对象块内的存储单元晶体管MT的电荷蓄积层向沟道层抽出电子。即，擦除对象块内的存储单元晶体管MT的数据被擦除。
然后，在时刻t3－t5，位线BL、选择栅极线SGD及SGS、字线WL、源极线SELSRC、以及阱布线CPWELL被设定为电压VSS。通过以上，擦除处理结束。
接着，对时刻t5～t10中的擦除校验处理进行描述。
在时刻t6，行译码器模块19向选择块的选择栅极线SGD和SGS施加电压VSG。电压VSG是使选择晶体管ST1和ST2为导通状态的电压。
接着，在时刻t7－t9，行译码器模块19向擦除对象块的字线WL施加擦除校验电压Vev。进一步，行译码器模块19向不是擦除对象的块的字线WL施加电压VREAD。擦除校验电压Vev是用于判定擦除对象块内的存储单元晶体管MT的擦除状态的读出电压。
由此，感测放大器模块32对在位线BL所读出了的数据进行感测以及放大。按照其读出结果，定序器16判定对于擦除对象块的擦除动作是否已结束、即是擦除校验已通过还是已失败。若擦除动作未结束，则对于擦除对象块反复执行包括擦除处理和擦除校验处理的擦除动作。
1.2.2第1实施方式的擦除动作
在第1实施方式的擦除动作中，基于擦除动作后的存储单元的擦除结果，或者基于擦除动作后的写入动作后的存储单元的擦除结果，对擦除电压VERA的脉冲时间进行调整(或者变更)。例如，增长或者缩短擦除电压VERA的脉冲时间。存储单元的擦除结果是指擦除动作后的存储单元的擦除深度的判断结果。换言之，存储单元的擦除结果是指在擦除动作后存储单元具有的擦除不足状态、擦除适当状态、过擦除状态中的某一状态。
1.2.2.1擦除动作的第1例
在第1例中，在擦除动作后，基于擦除对象块内的测定对象的字线WL以及串单元SU所包含的存储单元的擦除结果，对擦除电压VERA的脉冲时间进行更新。在此，示出基于存储单元的擦除结果来增长擦除电压VERA的脉冲时间的例子。
图8是表示第1实施方式的存储系统1中的擦除动作的第1例的流程图。图9是表示在存储控制器20与半导体存储装置10之间进行的动作的交互的图。图10是表示在存储控制器20的存储器22内设置的脉冲时间管理表22B_1的一个例子的图。脉冲时间管理表22B_1对擦除电压VERA的脉冲时间进行管理。在脉冲时间管理表22B_1中，对块BLKr(r为0以上且m以下的整数)关联有在该块的擦除动作中使用的脉冲时间PDr。此外，图8所示的处理由存储控制器20(或者CPU21)进行命令、并进行控制。
如图8和图9所示，当擦除动作开始时，首先，存储控制器20将脉冲时间管理表22B_1内的与擦除对象块BLKr对应的擦除电压VERA的脉冲时间PDr发送至半导体存储装置10而设定于半导体存储装置10的寄存器15D_1。详细而言，存储控制器20从脉冲时间管理表22B_1取得与擦除对象块BLKr对应的擦除电压VERA的脉冲时间PDr，并发送给半导体存储装置10，使之存储于寄存器15D_1(步骤S1)。例如，在擦除对象块为块BLK0时，将与块BLK0对应的脉冲时间PD0发送至半导体存储装置10，使之存储于寄存器15D_1。
接着，存储控制器20对半导体存储装置10命令进行擦除动作(步骤S2)。半导体存储装置10的定序器16使用存储于寄存器15D_1的擦除电压VERA的脉冲时间PDr，对擦除对象块BLKr执行擦除动作。
接着，存储控制器20在半导体存储装置10成为了就绪状态之后，从半导体存储装置10取得基于擦除动作的存储单元的擦除结果。存储控制器20基于从半导体存储装置10取得的存储单元的擦除结果，判断是否对擦除电压VERA的脉冲时间PDr进行更新(以下也记载为“对擦除电压VERA的脉冲时间进行判断”)(步骤S3)。例如该步骤S3的“对擦除电压VERA的脉冲时间进行判断”的处理，每当进行擦除动作时、每当为预先设定的写入动作/擦除动作的执行次数时、或者写入动作/擦除动作的执行次数达到了预先设定的次数时，被执行。关于步骤S3的“对擦除电压VERA的脉冲时间进行判断”的处理的详细，将在后面进行描述。
接着，存储控制器20基于步骤S3的“对擦除电压VERA的脉冲时间进行判断”的判断结果，对存储器22的脉冲时间管理表22B_1内的与擦除对象块BLKr对应的脉冲时间PDr进行更新，或者不进行更新而维持其不变(步骤S4)。通过以上，擦除动作结束。
接着，对图8所示的流程图中的步骤S3的“对擦除电压VERA的脉冲时间进行判断”(步骤S3)的处理进行详细的描述。图11A是表示步骤S3的“对擦除电压VERA的脉冲时间进行判断”的处理的流程图。图12是用于对擦除动作的第1例中的擦除深度的判断方法进行说明的表示阈值电压分布和判定电平的图。此外，图11A所示的处理由存储控制器20(或者CPU21)进行命令、并进行控制。
首先，进行用于对擦除动作后的存储单元的擦除深度进行判断的读出动作。如图11A的步骤S11所示，存储控制器20将读出电压设定为状态“A”的读出电压AR，进一步，设定使得从读出电压AR向低电压侧偏移的偏移值(电压值)。在此，如图12所示，将从读出电压AR偏移了偏移值后的读出电压定义为判定电平AR2。判定电平AR2是对擦除动作后的存储单元的擦除深度进行判断的电压电平。存储控制器20将从读出电压AR偏移了偏移值后的判定电平AR2设定于半导体存储装置10。此外，根据存储单元的擦除深度，既可以直接使用读出电压AR来作为判定电平AR2，也可以从读出电压AR向高电压侧偏移来作为判定电平AR2进行使用。进一步，存储控制器20指定擦除对象块内的测定对象的字线WL和串单元SU(步骤S11)。此外，测定对象的字线WL既可以是一条字线，也可以是多条字线，另外，又可以是全部字线。
接着，存储控制器20对半导体存储装置10命令进行状态“A”的“单电平读取”(步骤S12)。“单电平读取”是取得表示对于状态之一的读出电压的阈值电压的大小的读出数据的处理。例如若是TLC的情况，则指定状态“A”～状态“G”中的某一个状态的读出电压。在此，使用从读出电压AR偏移了偏移值后的判定电平AR2来执行读出动作。当接收状态“A”的“单电平读取”的命令时，半导体存储装置10的定序器16以所设定的判定电平AR2对测定对象的存储单元执行读出动作。在该读出动作中，如图12所示，阈值电压比判定电平AR2高的存储单元不成为导通状态，而成为截止(off)状态。定序器16从半导体存储装置10向存储控制器20输出以判定电平AR2读出的结果RA2R。作为擦除动作后的擦除结果，存储控制器20对截止状态的存储单元的数量(以下记载为截止位数)“DO1”进行计数。计数所得的截止位数被存储在存储器22内的缓冲区22A中。
接着，存储控制器20基于判定电平AR2下的读出结果，对擦除动作后的存储单元的擦除深度进行判断(步骤S13)。即，存储控制器20根据通过判定电平AR2下的读出动作取得的截止位数，判断擦除动作后的存储单元的擦除深度。详细而言，存储控制器20每当执行擦除对象块BLKr的擦除动作时、或者以在几次的擦除动作中为一次的比例,执行判定电平AR2下的读出动作。当擦除动作中的AR2的读出动作达到次数X(例如4次)时，存储控制器20判断次数X的截止位数的平均值是否超过基准值Y1(步骤S14)。在截止位数的平均值超过基准值Y1的情况下(是)，存储控制器20将擦除电压VERA的脉冲时间PDr增长预定时间(步骤S15)。另一方面，在截止位数的平均值未超过基准值Y1的情况下(否)，存储控制器20结束“对擦除电压VERA的脉冲时间进行判断”的处理。
此外，在步骤S14中，对次数X的截止位数的平均值和基准值Y1进行了比较，但既可以对执行了次数X时的一条或者多条字线WL中的截止位数的最大值和基准值Y1进行比较，或者也可以对执行了次数X时的全部字线WL中的截止位数的最大值和基准值Y1进行比较。
另外，也可以根据存储单元的写入动作/擦除动作的次数，对基准值Y1进行变更。在图11B中表示写入动作/擦除动作的次数与基准值Y1的关系的一个例子。如图11B所示，也可以随着存储单元的写入动作/擦除动作的次数增加，使基准值Y1减少。更具体而言，也可以每当写入动作/擦除动作的次数增加预定次数时，使基准值Y1阶段性地减少。当写入动作/擦除动作的次数增加时，存储单元的疲敝会发展。通过根据写入动作/擦除动作的次数的增加来设定基准值Y1，能够以更精细的单位使存储单元的擦除深度为一定。
接着，使用图13和图14对步骤S14中的截止位数是否超过基准值Y1的判断进行说明。即，关于是否对脉冲时间PDr进行更新的判断的具体例进行说明。图13和图14是表示以判定电平AR2读出了测定对象的存储单元时存储于缓冲区22A的截止位数的图。t-3表示通过3次前的读出动作得到的截止位数，t-2表示通过2次前的读出动作得到的截止位数，t-1表示通过1次前(即上次)的读出动作得到的截止位数。进一步，t-0表示通过最新(本次)的读出动作得到的截止位数。此外，在此例如将基准值Y1设为30。
图13是缓冲区22A的t-3、t-2、t-1分别存储了截止位数29、35、29且t-0存储了最新的截止位数23的例子。在该情况下，存储于t-3、t-2、t-1、t-0的截止位数的平均值成为29。截止位数的平均值29未超过基准值30，因此，存储控制器20不变更擦除电压VERA的脉冲时间PDr，直接结束处理。例如，在存储控制器20的CPU21中安装有能够将截止位数的平均值和基准值作为参数来算出脉冲时间PDr的电路。由此，存储控制器20能够根据截止位数的平均值算出脉冲时间PDr，能够将该所算出的脉冲时间PDr反映在存储器22的脉冲时间管理表22B_1内。
进一步，在结束时，存储控制器20删除存储于缓冲区22A的t-3的最旧的截止位数，将t-2、t-1、t-0的值依次移位(shift)。移位后，缓冲区22A的t-3、t-2、t-1分别存储35、29、23。
图14是缓冲区22A的t-3、t-2、t-1分别存储了截止位数29、35、29且t-0存储了最新的截止位数32的例子。在该情况下，存储于t-3、t-2、t-1、t-0的截止位数的平均值成为31。截止位数的平均值31超过基准值30，因此，存储控制器20将擦除电压VERA的脉冲时间PDr增长预定时间，然后，结束处理。
进一步，在结束时，存储控制器20将缓冲区22A的t3、t2、t1全部清除。
接着，对前述的擦除动作的第1例中的存储控制器20与半导体存储装置10之间的命令、地址以及数据的输入输出进行说明。
图15是表示第1实施方式的擦除动作的第1例中的命令序列的图。图15所示的命令序列包括命令、地址、数据输入输出周期(cycle)。命令由六边形表现，地址由圆角四边形(或者长圆形)表现，数据输入输出周期由四边形表现。从以下说明的存储控制器20向半导体存储装置10的命令和地址的输出、以及存储控制器20与半导体存储装置10之间的数据的输入输出,使用I/O信号DQ0～DQ7来进行。
如图15所示，命令序列具有与“设定擦除电压VERA的脉冲时间(步骤S1)”对应的阶段(phase)P1、与“命令进行擦除动作(步骤S2)”对应的阶段P2、与单电平读取的偏移读取中的“设定判定电平AR2(步骤S11)”对应的阶段P3、以及与所述偏移读取中的“命令进行单电平读取(步骤S12)”对应的阶段P3、P4。
首先，在设定擦除电压VERA的脉冲时间的阶段P1中，存储控制器20向半导体存储装置10依次输出命令“0Xh”、地址“00h”以及数据“PDr”。命令“0Xh”是指定擦除模式的命令。地址“00h”是设定擦除电压VERA的脉冲时间的地址。数据“PDr”是表示与擦除对象块BLKr对应的擦除电压VERA的脉冲时间的数据，保持于寄存器15D_1。由此，存储控制器20对半导体存储装置10指定擦除模式，并且，将在对擦除对象块BLKr的擦除动作中使用的擦除电压VERA的脉冲时间PDr设定于半导体存储装置10的寄存器15D_1。
接着，在命令进行擦除动作的阶段P2中，存储控制器20向半导体存储装置10依次输出擦去建立命令“60h”、擦除对象块BLKr的地址“ADD”以及擦去执行命令“D0h”。由此，定序器16对阱布线CPWELL施加脉冲时间PDr的擦除电压VERA，执行对于擦除对象块BLKr的擦除动作。定序器16在该擦除动作的执行期间中使就绪/忙信号R/Bn从就绪状态转变为忙状态(R/Bn＝“L”)。
然后，存储控制器20向半导体存储装置10输出状态读取命令“70h”。接收状态读取命令“70h”，半导体存储装置10向存储控制器20输出表示擦除动作是已通过、还是已失败的数据。在此，例如半导体存储装置10向存储控制器20输出表示擦除动作已通过的数据“PASS”。
接着，在设定判定电平AR2的阶段P3中，存储控制器20向半导体存储装置10依次输出单电平读取命令“X1h”和表示状态“A”的读出电压AR的地址“01h”。进一步，存储控制器20向半导体存储装置10依次输出偏移读取命令“X2h”、地址“01h”以及表示从读出电压AR的偏移值的数据“SHIFT”。由此，存储控制器20将在单电平读取的偏移读取中使用的判定电平AR2设定于半导体存储装置10。
接着，在命令进行读取的阶段P4中，存储控制器20向半导体存储装置10依次输出读取建立命令“00h”、测定对象的地址“ADD1～ADD5”以及命令开始读出动作的读取执行命令“30h”。接收读取执行命令“30h”，半导体存储装置10的定序器16对于由地址“ADD1～ADD5”指定的测定对象的存储单元，执行判定电平AR2下的读出动作。定序器16在该读出动作的执行期间，使就绪/忙信号R/Bn从就绪状态转变为忙状态(R/Bn＝“L”)。然后，定序器16在判定电平AR2下的读出动作中从半导体存储装置10向存储控制器20输出所读出的结果RA2R。存储控制器20对不成为导通状态而保持截止状态不变的存储单元的数量(即截止位数)“DO1”进行计数。
如以上说明的那样，在第1例中，通过擦除动作后的读出动作，控制器20对擦除对象块BLKr内的测定对象的存储单元中的截止位数进行计数。存储控制器20基于截止位数，对擦除电压VERA的脉冲时间PDr进行更新，或者不进行更新而加以维持。
＜第1例的变形例＞
接着，对第1实施方式的擦除动作的第1例中的变形例进行说明。在该变形例中表示如下例子：基于擦除动作后的存储单元的擦除结果，缩短或者增长擦除电压VERA的脉冲时间。
与前述的第1例同样地，变形例的擦除动作被按照图8所示的擦除动作的流程图加以执行。图8的流程图中的步骤S3的处理置换为图16所示的处理。图16是表示变形例的“对擦除电压VERA的脉冲时间进行判断”(步骤S3)的处理的流程图。图16所示的处理由存储控制器20(或者CPU21)进行命令、并进行控制。
图16所示的步骤S11～S15的处理与前述的图11A所示的步骤S11～S15的处理是同样的。即，存储控制器20将对擦除动作后的存储单元的擦除深度进行判断的判定电平AR2设定于半导体存储装置10。进一步，存储控制器20对擦除对象块BLKr内的测定对象的字线WL和串单元SU进行指定(步骤S11)。
接着，存储控制器20对半导体存储装置10命令进行“单电平读取”(步骤S12)。接收“单电平读取”的命令，半导体存储装置10的定序器16例如以所设定的判定电平AR2对测定对象的存储单元执行读出动作。
接着，存储控制器20根据从判定电平AR2下的读出结果RA2R计算出的截止位数，判断擦除动作后的存储单元的擦除深度(步骤S13)。详细而言，存储控制器20在擦除动作后判断存储单元的擦除深度的情况下，执行判定电平AR2下的读出动作。当判定电平AR2下的读出动作达到次数X时，存储控制器20判断次数X的截止位数的平均值是否超过基准值Y1(步骤S14)。在步骤S14的判断中，次数X的截止位数的平均值超过基准值Y1的情况下(是)，存储控制器20将擦除电压VERA的脉冲时间PDr增长预定时间(步骤S15)，结束处理。另一方面，在次数X的截止位数的平均值未超过基准值Y1的情况下(否)，存储控制器20判断次数X的截止位数的平均值是否达到基准值Y2(步骤S16)。
在步骤S16的判断中，次数X的截止位数的平均值未达到基准值Y2的情况下(否)，存储控制器20将擦除电压VERA的脉冲时间PDr缩短预定时间(步骤S17)，结束处理。另一方面，在次数X的截止位数的平均值达到基准值Y2的情况下(是)，存储控制器20不更新擦除电压VERA的脉冲时间，直接结束处理。
如以上说明的那样，在第1例的变形例中，通过擦除动作后的读出动作，擦除对象块BLKr内的测定对象的存储单元中的截止位数被从半导体存储装置10输出至存储控制器20。存储控制器20基于截止位数，判断存储单元处于擦除不足状态、擦除适当状态、过擦除状态中的哪个状态。存储控制器20在存储单元处于过擦除状态的情况下(步骤S16的“否”)，缩短擦除电压VERA的脉冲时间PDr(步骤S17)。在存储单元处于擦除适当状态的情况下(步骤S16的“是”)，不更新脉冲时间PDr，另外，在存储单元处于擦除不足状态的情况下(步骤S14的“是”)，增长脉冲时间PDr(步骤S15)。
1.2.2.2擦除动作的第2例
在第2例中，在擦除动作后的写入动作后，基于擦除对象块内的测定对象的字线WL和串单元SU所包括的存储单元的擦除结果，对擦除电压VERA的脉冲时间进行更新。在此，示出增长脉冲时间的例子。在第2例中，在擦除动作与是否更新脉冲时间的判断之间追加有写入动作。
图17是表示第1实施方式的存储系统1中的擦除动作的第2例的流程图。图17所示的处理由存储控制器20(或者CPU21)进行命令、并进行控制。
与第1例同样地，存储控制器20将脉冲时间管理表22B_1内的与擦除对象块BLKr对应的擦除电压VERA的脉冲时间PDr发送至半导体存储装置10，设定于半导体存储装置10的寄存器15D_1(步骤S1)。进一步，存储控制器20对半导体存储装置10命令进行擦除动作(步骤S2)。接收擦除动作的命令，半导体存储装置10的定序器16对擦除对象块BLKr执行擦除动作。
在对擦除对象块BLKr执行了擦除动作之后，存储控制器20对半导体存储装置10命令进行写入动作(步骤S5)。接收写入动作的命令，半导体存储装置10的定序器16对擦除对象块BLKr内的写入对象的存储单元执行写入动作。写入动作的命令被反复进行,直到满足完成块的一部分的写入、完成块的全面写入为止中的任一个(步骤S6)。
接着，存储控制器20基于写入动作后的存储单元的擦除状态，判断是否对擦除电压VERA的脉冲时间PDr进行更新(步骤S3A)。例如，该步骤S3A的“对擦除电压VERA的脉冲时间进行判断”的处理与第1例同样地，每当在擦除动作后进行写入动作时、每当为预先设定的写入动作/擦除动作的执行次数时、或者写入动作/擦除动作的执行次数达到了预先设定的次数时,被加以执行。关于步骤S3A的“对擦除电压VERA的脉冲时间进行判断”的处理的详细，将在后面进行描述。
接着，存储控制器20基于步骤S3A的“对擦除电压VERA的脉冲时间进行判断”的判断结果，对存储器22的脉冲时间管理表22B_1内的与擦除对象块BLKr对应的脉冲时间PDr进行更新，或者不进行更新而保持不变地加以维持(步骤S4)。通过以上，擦除动作结束。
接着，对图17所示的流程图中的步骤S3A的“对擦除电压VERA的脉冲时间进行判断”的处理进行详细的描述。图18是表示步骤S3A的“对擦除电压VERA的脉冲时间进行判断”的处理的流程图。图19是用于对擦除动作的第2例中的擦除深度的判断方法进行说明的表示阈值电压分布和判定电平以及用于算出截止位数的数据的图。此外，图18所示的处理由存储控制器20(或者CPU21)进行命令、并进行控制。
首先，如图18所示，存储控制器20设定从读出电压AR偏移的偏移值。在此，如图19的(A)所示，将从读出电压AR偏移了偏移值后的读出电压定义为判定电平AR3。判定电平AR3是对写入动作后的存储单元的擦除深度进行判断的电压电平。存储控制器20将从读出电压AR偏移了偏移值后的判定电平AR3设定于半导体存储装置10。此外，根据存储单元的擦除深度，既可以将读出电压AR直接作为判定电平AR3进行使用，也可以从读出电压AR向高电压侧偏移来作为判定电平AR3进行使用。进一步，存储控制器20对擦除对象块BLKr内的测定对象的字线WL和串单元SU进行指定(步骤S21)。此外，测定对象的字线WL既可以是一条字线，也可以是多条字线，另外，又可以是全部字线。在以后的说明中，示出图5A所示的存储映射下的读取。在图5A中，读出电压AR被映射于“低位页”的读出。
接着，存储控制器20对半导体存储装置10命令进行包括AR的“低位页读取”(步骤S22)。“低位页读取”例如是通过使用了读出电压AR、ER的读出动作对低位页的数据进行读出的动作，在此，代替读出电压AR而使用判定电平AR3。接收“低位页读取”的命令，半导体存储装置10的定序器16例如对测定对象的存储单元使用所设定的判定电平AR3和读出电压ER来执行读出动作，得到图19的(B)所示的纠错前的低位页数据RLP。低位页数据RLP是刚使用判定电平AR3和读出电压ER进行了读出之后的数据，是未实施纠错的数据。
接着，存储控制器20从半导体存储装置10接收在判定电平AR3和读出电压ER的读出动作中得到的纠错前的低位页数据RLP。存储控制器20通过ECC电路24对纠错前的低位页数据RLP的错误进行纠正，得到图19的(B)所示的纠错后的低位页数据CLP(步骤S23)。
接着，存储控制器20从所读出的低位页数据分离仅是判定电平AR3的读出数据。例如，将状态“C”的读出电压CR设定于半导体存储装置10。在本实施方式中，不拘泥于状态“C”，只要是状态“A”和状态“E”能分离的状态“B”、“C”、“D”，则都是可以的。进一步，存储控制器20对半导体存储装置10指定擦除对象块BLKr内的测定对象的字线WL和串单元SU(步骤S24)。
接着，存储控制器20对半导体存储装置10命令进行状态“C”的“单电平读取”(步骤S25)。接收“单电平读取”的命令，半导体存储装置10的定序器16例如以所设定的读出电压CR对测定对象的存储单元执行读出动作，得到图19的(B)所示的状态“C”的读出结果RCR。
存储控制器20进行对在步骤S22中得到的纠错前的低位页数据RLP实施了逻辑非运算而得到的数据RLP2与在步骤S23、S25中得到的两个数据CLP、RCR的逻辑与运算，对用于判断擦除深度的截止位数进行计数。存储控制器20将所取得的截止位数存储于存储器22内的缓冲区22A。
接着，存储控制器20基于写入动作后的存储单元的擦除状态，对写入动作后的擦除对象存储单元的擦除深度进行判断。即，存储控制器20根据存储于缓冲区22A的截止位数，对写入动作后的擦除对象存储单元的擦除深度进行判断(步骤S26)。详细而言，存储控制器20在擦除动作后的写入动作后判断存储单元的擦除深度的情况下，执行对于测定对象的存储单元的步骤S22、S23、S25的处理。当步骤S22、S23、S25的处理达到次数X(例如4次)时，存储控制器20判断次数X的截止位数的平均值是否超过基准值Y1(步骤S27)。在次数X的截止位数的平均值超过基准值Y1的情况下(是)，存储控制器20将擦除电压VERA的脉冲时间PDr增长预定时间(步骤S28)。另一方面，在次数X的截止位数的平均值未超过基准值Y1的情况下(否)，存储控制器20结束“对擦除电压VERA的脉冲时间进行判断”的处理。
此外，在步骤S27中，对次数X的截止位数的平均值与基准值Y1进行了比较，但既可以对执行了次数X时的一条或者多条字线WL中的截止位数的最大值与基准值Y1进行比较，或者也可以对执行了次数X时的全部字线WL中的截止位数的最大值与基准值Y1进行比较。
关于前述的步骤S27中的截止位数是否超过基准值Y1的判断、即是否对脉冲时间进行更新的判断的具体例，与第1例是同样的。在存储于缓冲区22A的t-3、t-2、t-1、t-0的截止位数的平均值未超过基准值30的情况下，存储控制器20不更新擦除电压VERA的脉冲时间，直接地结束处理。另一方面，在存储于缓冲区22A的t-3、t-2、t-1、t-0的截止位数的平均值超过基准值30的情况下，存储控制器20将擦除电压VERA的脉冲时间增长预定时间，然后，结束处理。
接着，对第1实施方式的擦除动作的第2例中的存储控制器20与半导体存储装置10之间的命令、地址以及数据的输入输出进行说明。
图20是表示第1实施方式的擦除动作的第2例中的命令序列的图。对于以下说明的从存储控制器20向半导体存储装置10的命令和地址的输出、以及存储控制器20与半导体存储装置10之间的数据的输入输出，使用I/O信号DQ0～DQ7来进行。图20所示的命令序列包括命令、地址、数据输入输出周期。命令由六边形表现，地址由圆角四边形(或者长圆形)表现，数据输入输出周期由四边形表现。
如图20所示，命令序列具有：与“设定擦除电压VERA的脉冲时间(步骤S1)”对应的阶段P1、与“命令进行擦除动作(步骤S2)”对应的阶段P2、与“命令进行写入动作(步骤S5)”对应的阶段P5、与低位页读取的偏移读取中的“设定判定电平AR3(步骤S21)”对应的阶段P3A、与所述偏移读取中的“命令进行低位页读取(步骤S22)”对应的阶段P4A以及与“命令进行单电平读取(步骤S25)”对应的阶段P6。此外，阶段P1、P2与前述的图15所示的阶段P1、P2是同样的。
首先，在设定擦除电压VERA的脉冲时间的阶段P1中，存储控制器20向半导体存储装置10依次输出命令“0Xh”、地址“00h”以及数据“PDr”。由此，存储控制器20对半导体存储装置10指定擦除模式，并且，将在对擦除对象块BLKr的擦除动作中使用的擦除电压VERA的脉冲时间PDr设定于半导体存储装置10的寄存器15D_1。
接着，在命令进行擦除动作的阶段P2中，存储控制器20向半导体存储装置10依次输出擦去建立命令“60h”、擦除对象块BLKr的地址“ADD”以及擦去执行命令“D0h”。接收擦去执行命令“D0h”，半导体存储装置10的定序器16对阱布线CPWELL施加脉冲时间PDr的擦除电压VERA，执行对于擦除对象块BLKr的擦除动作。接着，存储控制器20向半导体存储装置10输出状态读取命令“70h”。接收状态读取命令“70h”，半导体存储装置10在此例如向存储控制器20输出表示擦除动作已通过的数据“PASS”。
接着，在命令进行写入动作的阶段P5中，存储控制器20向半导体存储装置10依次输出写建立命令“80h”、写入对象的地址“ADD1～ADD5”、写入数据“DI”以及写执行命令“10h”。接收写执行命令“10h”，半导体存储装置10的定序器16对由地址“ADD1～ADD5”指定的写入对象的存储单元，执行与写入数据“DI”相应的写入动作。定序器16在该写入动作的执行期间，使就绪/忙信号R/Bn从就绪状态转变为忙状态(R/Bn＝“L”)。此外，阶段P5是对于块内的特定地址的写入动作。存储控制器20也可以为了进行向块内的一部分的地址或者全部地址的写入动作而反复实施阶段P5。
接着，在设定判定电平AR3的阶段P3A中，存储控制器20向半导体存储装置10依次输出偏移读取命令“X2h”、表示读出电压AR的地址“01h”以及表示从读出电压AR的偏移值的数据“SHIFT”。由此，存储控制器20将在低位页读取的偏移读取中使用的判定电平AR3设定于半导体存储装置10。
接着，在命令进行低位页读取的阶段P4A中，存储控制器20向半导体存储装置10依次输出表示低位页的命令“01h”、读取建立命令“00h”、测定对象的地址“ADD1～ADD5”以及读取执行命令“30h”。接收读取执行命令“30h”，半导体存储装置10的定序器16对由地址“ADD1～ADD5”指定的测定对象的存储单元执行判定电平AR3下的读出动作、和状态“E”的读出电压ER下的读出动作。定序器16在该读出动作的执行期间，使就绪/忙信号R/Bn从就绪状态转变为忙状态(R/Bn＝“L”)。然后，定序器16向存储控制器20输出通过判定电平AR3和读出电压ER下的读出动作得到的纠错前的低位页数据RLP。存储控制器20通过ECC电路24对所接收到的纠错前的低位页数据RLP进行纠错，算出纠错后的低位页数据CLP。
接着，在命令进行单电平读取的阶段P6中，存储控制器20向半导体存储装置10依次输出单电平读取命令“X1h”、表示状态“C”的读出电压CR的地址“03h”、读取建立命令“00h”、测定对象的地址“ADD1～ADD5”以及读取执行命令“30h”。接收读取执行命令“30h”，半导体存储装置10的定序器16对由地址“ADD1～ADD5”指定的测定对象的存储单元执行读出电压CR下的读出动作。定序器16在该读出动作的执行期间，使就绪/忙信号R/Bn从就绪状态转变为忙状态(R/Bn＝“L”)。然后，半导体存储装置10向存储控制器20输出通过读出电压CR下的读出动作得到的读出结果RCR。
然后，如上所述，存储控制器20进行对纠错前的低位页数据RLP实施了逻辑非运算而得到的数据RLP2与两个数据CLP、RCR的逻辑与运算，算出用于判断擦除深度的截止位数。
在第2例中，通过写入动作后的读出动作，存储控制器20取得擦除对象块BLKr内的测定对象的存储单元中的截止位数。存储控制器20基于截止位数，对擦除电压VERA的脉冲时间PDr进行更新，或者不更新而加以维持。
1.3第1实施方式的效果
根据第1实施方式，通过在擦除动作后或者写入动作后对擦除电压VERA的脉冲时间进行调整或者更新，能够使得通过擦除动作实现的对于存储单元的擦除优化。换言之，通过对擦除电压VERA的脉冲时间进行调整或者更新，能够避免因擦除动作而存储单元转变为擦除不足状态或者过擦除状态。
通过避免因擦除动作而存储单元向过擦除状态的转变，能够减少因擦除动作而产生于存储单元的损伤。进一步，通过避免因擦除动作而存储单元向擦除不足状态的转变，例如能够减少包括状态A的读出的页读取中的读取错误。
以下，示出比较例，对第1实施方式的效果进行详细的描述。图21是表示作为比较例的对于存储单元的写入/擦除的次数与通过擦除动作实现的存储单元的擦除深度的关系的图。当存储单元的写入/擦除的次数增加时，存储单元的疲敝会发展。因此，随着写入/擦除的次数增加，即使对存储单元进行擦除动作，对蓄积于存储单元的电荷蓄积层的电子进行抽出的量也逐渐减少，擦除深度逐渐变浅。因此，如图21所示，当使擦除循环的次数为一定来进行擦除动作时，存储单元的擦除深度会逐渐变浅，会接近擦除深度的容许范围的上限。于是，在超过擦除深度的容许范围之前，使擦除循环的次数增加。当使擦除循环的次数增加时，刚使次数增加之后，存储单元的擦除深度变深，成为存储单元的疲敝发展的原因。
在前述的第1实施方式中，基于擦除动作后或者写入动作后的擦除对象存储单元的擦除结果(或者擦除状态、擦除深度)，对在对于所述擦除对象存储单元的下一次的擦除动作中使用的擦除电压VERA的脉冲时间进行调整或者更新。
详细而言，根据擦除动作后或者写入动作后的状态“Er”的存储单元的阈值电压分布状态，判断存储单元的擦除深度处于擦除不足状态、擦除适当状态和过擦除状态中的哪个状态。并且，基于擦除深度的状态，对擦除电压VERA的脉冲时间进行调整或者更新。例如，在存储单元的擦除深度处于擦除不足状态的情况下，增长擦除电压VERA的脉冲时间。另一方面，在存储单元的擦除深度处于过擦除状态的情况下，缩短擦除电压VERA的脉冲时间。
将第1实施方式的擦除动作中的存储单元的写入/擦除的次数与通过擦除动作实现的存储单元的擦除深度的关系示于图22。在第1实施方式中，如上所述，通过对擦除电压VERA的脉冲时间进行调整，能够实现对于存储单元的精细的擦除，如图22所示，与图21的比较例相比，能够避免存储单元的擦除深度变深以及变浅。通过避免存储单元的擦除深度变深，换言之，通过避免存储单元成为过擦除状态，能够减少产生于存储单元的损伤。进一步，通过避免存储单元的擦除深度变浅，换言之，通过避免存储单元成为擦除不足状态，能够减少页读取中的读取错误。
如以上说明的那样，根据第1实施方式，能够提供：能减少存储单元的损伤以及读取错误、能使擦除动作的性能提高的存储系统和半导体存储装置。
2.第2实施方式
以下，对第2实施方式的存储系统1中的擦除动作进行说明。第2实施方式的存储系统1具备的结构与第1实施方式的结构是同样的。在第2实施方式中，主要对与第1实施方式不同的点进行说明。
2.1第2实施方式的擦除动作
在第2实施方式的擦除动作中，基于擦除动作后的存储单元的擦除结果，或者基于擦除动作后的写入动作后的存储单元的擦除结果，对擦除电压VERA的初始电压值进行调整(或者变更)。例如，提高或者降低擦除电压VERA的初始电压值。在该第2实施方式中进行调整的擦除电压VERA的初始电压值是第一次的擦除循环中的擦除电压VERA的电压值。
2.1.1擦除动作的第1例
在第1例中，在擦除动作后，基于擦除对象块内的测定对象的字线WL和串单元SU所包括的存储单元的擦除结果，对擦除电压VERA的初始电压值进行更新。在此，示出基于存储单元的擦除结果来提高擦除电压VERA的初始电压值的例子。
图23是表示第2实施方式的存储系统1中的擦除动作的第1例的流程图。图24是表示在存储控制器20与半导体存储装置10之间进行的动作的交互的图。图25是表示在存储控制器20的存储器22内设置的电压值管理表22B_2的一个例子的图。电压值管理表22B_2对擦除电压VERA的初始电压值进行管理。在电压值管理表22B_2中，与块BLKr(r为0以上且m以下的整数)关联有在该块BLKr的擦除动作中使用的初始电压值PAr。图23所示的处理由存储控制器20(或者CPU21)进行命令、并进行控制。
如图23和图24所示，当擦除动作开始时，首先，存储控制器20将电压值管理表22B_2内的与擦除对象块BLKr对应的擦除电压VERA的初始电压值PAr发送给半导体存储装置10，并设定于半导体存储装置10的寄存器15D_2。详细而言，存储控制器20从电压值管理表22B_2取得与擦除对象块BLKr对应的擦除电压VERA的初始电压值PAr，并发送给半导体存储装置10，使之存储于寄存器15D_2(步骤S31)。例如在擦除对象块为块BLK0时，向半导体存储装置10发送与块BLK0对应的初始电压值PA0，使之存储于寄存器15D_2。
接着，存储控制器20对半导体存储装置10命令进行擦除动作(步骤S32)。半导体存储装置10的定序器16使用存储于寄存器15D_2的擦除电压VERA的初始电压值PAr，对擦除对象块BLKr执行擦除动作。
接着，存储控制器20从半导体存储装置10取得基于擦除动作的存储单元的擦除结果。存储控制器20基于从半导体存储装置10取得的存储单元的擦除结果，判断是否对擦除电压VERA的初始电压值PAr进行更新(以下，也记载为“对擦除电压VERA的初始电压值进行判断”)(步骤S33)。例如，该步骤S33的“对擦除电压VERA的初始电压值进行判断”的处理在每当进行擦除动作时、每当为预先设定的写入动作/擦除动作的执行次数时、或者写入动作/擦除动作的执行次数达到了预先设定的次数时,被加以执行。关于步骤S33的“对擦除电压VERA的初始电压值进行判断”的处理的详细，将在后面进行描述。
接着，存储控制器20基于步骤S33的“对擦除电压VERA的初始电压值进行判断”的判断结果，对存储器22的电压值管理表22B_2内的与擦除对象块BLKr对应的初始电压值PAr进行更新，或者不进行更新而保持不变地加以维持(步骤S34)。通过以上，擦除动作结束。
接着，对图23所示的流程图中的步骤S33的“对擦除电压VERA的初始电压值进行判断”的处理进行详细的描述。图26是表示步骤S33的“对擦除电压VERA的初始电压值进行判断”的处理的流程图。图26所示的处理由存储控制器20(或者CPU21)进行命令、并进行控制。
图26所示的步骤S11～S14的处理与前述的图11A所示的步骤S11～S14的处理是同样的。
如图26的步骤S11所示，存储控制器20将读出电压设定为状态“A”的读出电压AR，进一步，设定从读出电压AR偏移的偏移值。在此，将从读出电压AR偏移了偏移值后的读出电压定义为判定电平AR2。判定电平AR2是对擦除动作后的存储单元的擦除深度进行判断的电压电平。存储控制器20将从读出电压AR偏移了偏移值后的判定电平AR2设定于半导体存储装置10。进一步，存储控制器20对半导体存储装置10指定擦除对象块内的测定对象的字线WL和串单元SU(步骤S11)。
接着，存储控制器20对半导体存储装置10命令进行状态“A”的“单电平读取”(步骤S12)。当接收状态“A”的“单电平读取”的命令时，半导体存储装置10的定序器16以所设定的判定电平AR2对测定对象的存储单元执行读出动作。定序器16从半导体存储装置10向存储控制器20输出以判定电平AR2读出的结果RA2R。作为擦除动作后的擦除结果，存储控制器20根据所读出的结果RA2R对截止位数进行计数。截止位数被存储于存储器22内的缓冲区22A。
接着，存储控制器20基于判定电平AR2下的读出结果，对擦除动作后的存储单元的擦除深度进行判断。即，存储控制器20根据所取得的截止位数，对擦除动作后的存储单元的擦除深度进行判断(步骤S13)。详细而言，存储控制器20在擦除动作后对存储单元的擦除深度进行判断的情况下，执行判定电平AR2下的读出动作。当读出动作达到次数X时，存储控制器20判断次数X的截止位数的平均值是否超过基准值Y1(步骤S14)。
在步骤S14的判断中，截止位数的平均值超过基准值Y1的情况下(是)，存储控制器20将擦除电压VERA的初始电压值PAr提高预定值(步骤S18)。另一方面，在截止位数的平均值未超过基准值Y1的情况下(否)，存储控制器20结束“对擦除电压VERA的初始电压值进行判断”的处理。
关于步骤S14中的截止位数是否超过基准值Y1的判断的具体例，与第1实施方式是同样的。在存储于缓冲区22A的t-3、t-2、t-1、t-0的截止位数的平均值未超过基准值30的情况下，存储控制器20不变更擦除电压VERA的初始电压值PAr，直接结束处理。另一方面，在存储于缓冲区22A的t-3、t-2、t-1、t-0的截止位数的平均值超过基准值30的情况下，存储控制器20将擦除电压VERA的初始电压值PAr提高预定值，然后，结束处理。
接着，对第2实施方式的擦除动作的第1例中的存储控制器20与半导体存储装置10之间的命令、地址以及数据的输入输出进行说明。
图27是表示第2实施方式的擦除动作的第1例中的命令序列的图。以下说明的从存储控制器20向半导体存储装置10的命令和地址的输出、以及存储控制器20与半导体存储装置10之间的数据的输入输出，使用I/O信号DQ0～DQ7来进行。图27所示的命令序列包括命令、地址、数据输入输出周期。命令由六边形表现，地址由圆角四边形(或者长圆形)表现，数据输入输出周期由四边形表现。
如图27所示，命令序列具有与“设定擦除电压VERA的初始电压值(步骤S21)”对应的阶段P11、与“命令进行擦除动作(步骤S22)”对应的阶段P2、与单电平读取的偏移读取中的“设定判定电平AR2(步骤S11)”对应的阶段P3以及与所述偏移读取中的“命令进行单电平读取(步骤S12)”对应的阶段P3、P4。此外，阶段P2、P3、P4与前述的图15所示的阶段P2、P3、P4是同样的。
首先，在设定擦除电压VERA的初始电压值的阶段P11中，存储控制器20向半导体存储装置10依次输出命令“0Xh”、地址“01h”以及数据“PAr”。命令“0Xh”是指定擦除模式的命令。地址“01h”是设定擦除电压VERA的初始电压值的地址。数据“PAr”是表示与擦除对象块BLKr对应的擦除电压VERA的初始电压值的数据。由此，存储控制器20对半导体存储装置10指定擦除模式，并且，将在对擦除对象块BLKr的擦除动作中使用的擦除电压VERA的初始电压值PAr设定于半导体存储装置10的寄存器15D_2。
接着，在命令进行擦除动作的阶段P2中，存储控制器20向半导体存储装置10依次输出擦去建立命令“60h”、擦除对象块BLKr的地址“ADD”以及擦去执行命令“D0h”。接收擦去执行命令“D0h”，半导体存储装置10的定序器16向阱布线CPWELL施加初始电压值PAr的擦除电压VERA，执行对于擦除对象块BLKr的擦除动作。
然后，存储控制器20向半导体存储装置10输出状态读取命令“70h”。接收状态读取命令“70h”，半导体存储装置10向存储控制器20输出表示擦除动作是已通过、还是已失败的数据。在此，例如半导体存储装置10向存储控制器20输出表示擦除动作已通过的数据“PASS”。
接着，在设定判定电平AR2的阶段P3中，存储控制器20向半导体存储装置10依次输出状态“A”的单电平读取命令“X1h”、和表示状态“A”的读出电压AR的地址“01h”。进一步，存储控制器20向半导体存储装置10依次输出偏移读取命令“X2h”、地址“01h”以及表示从读出电压AR的偏移值的数据“SHIFT”。由此，存储控制器20将在单电平读取的偏移读取中使用的判定电平AR2设定于半导体存储装置10。
接着，在命令进行读取的阶段P4中，存储控制器20向半导体存储装置10依次输出读取建立命令“00h”、测定对象的地址“ADD1～ADD5”以及读取执行命令“30h”。接收读取执行命令“30h”，半导体存储装置10的定序器16对于由地址“ADD1～ADD5”指定的测定对象的存储单元，执行判定电平AR2下的读出动作。然后，定序器16从半导体存储装置10向存储控制器20输出在判定电平AR2下的读出动作中得到的读出结果RA2R。存储控制器20根据读出结果RA2R，对不成为导通状态而保持截止状态不变的截止位数“DO2”进行计数。
如前述那样，在第1例中，对提高擦除电压VERA的初始电压值PAr的例子进行了说明，但与第1实施方式的第1例的变形例所示的同样地，也能够基于存储单元的擦除结果，提高或者降低擦除电压VERA的初始电压值PAr。
在第1例中，通过擦除动作后的读出动作，半导体存储装置10向存储控制器20输出擦除对象块BLKr内的测定对象的存储单元中的截止位数。存储控制器20基于截止位数，对擦除电压VERA的初始电压值PAr进行更新，或者不进行更新而加以维持。
2.1.2擦除动作的第2例
在第2例中，在擦除动作后的写入动作后，基于擦除对象块内的测定对象的字线WL和串单元SU所包括的存储单元的擦除结果，对擦除电压VERA的初始电压值进行更新。在此，示出基于存储单元的擦除结果来提高擦除电压VERA的初始电压值的例子。在第2例中，在擦除动作与是否对初始电压值进行更新的判断之间追加写入动作。
图28是表示第2实施方式的存储系统1中的擦除动作的第2例的流程图。图28所示的处理由存储控制器20(或者CPU21)进行命令、并进行控制。
与第1例同样地，存储控制器20向半导体存储装置10发送电压值管理表22B_2内的与擦除对象块BLKr对应的擦除电压VERA的初始电压值PAr，使之存储于半导体存储装置10的寄存器15D_2(步骤S31)。进一步，存储控制器20对半导体存储装置10命令进行擦除动作(步骤S32)。接收擦除动作的命令，半导体存储装置10的定序器16对擦除对象块BLKr执行擦除动作。
在对擦除对象块BLKr执行了擦除动作之后，存储控制器20对半导体存储装置10命令进行写入动作(步骤S35)。接收写入动作的命令，半导体存储装置10的定序器16对擦除对象块BLKr内的写入对象的存储单元执行写入动作。
接着，存储控制器20基于写入动作后的存储单元的擦除状态，判断是否对擦除电压VERA的初始电压值PAr进行更新(以下，也记载为“对擦除电压VERA的初始电压值进行判断”)(步骤S33A)。例如，该步骤S33A的“对擦除电压VERA的初始电压值进行判断”的处理与第1例同样地，每当在擦除动作后进行写入动作时、或者每当为预先设定的写入动作/擦除动作的执行次数时、或者写入动作/擦除动作的执行次数达到了预先设定的次数时,被加以执行。关于步骤S33A的“对擦除电压VERA的初始电压值进行判断”的处理的详细情况，将在后面进行描述。
接着，存储控制器20基于步骤S33A的“对擦除电压VERA的初始电压值进行判断”的判断结果，对存储器22的电压值管理表22B_2内的与擦除对象块BLKr对应的初始电压值PAr进行更新，或者不进行更新而保持不变地加以维持(步骤S34)。通过以上，擦除动作结束。
接着，对图28所示的流程图中的步骤S33A的“对擦除电压VERA的初始电压值进行判断”的处理进行详细的描述。图29是表示步骤S33A的“对擦除电压VERA的初始电压值进行判断”的处理的流程图。此外，图29所示的处理由存储控制器20(或者CPU21)进行命令、并进行控制。
图29所示的步骤S21～S27的处理与前述的图18所示的步骤S21～S27的处理是同样的。
如图29所示，存储控制器20将读出电压设定为状态“A”的读出电压AR，进一步，设定从读出电压AR偏移的偏移值。在此，将从读出电压AR偏移了偏移值后的读出电压定义为判定电平AR3。判定电平AR3是对擦除动作后的存储单元的擦除深度进行判断的电压电平。存储控制器20将从读出电压AR偏移了偏移值后的判定电平AR3设定于半导体存储装置10。进一步，存储控制器20对半导体存储装置10指定擦除对象块内的测定对象的字线WL和串单元SU(步骤S21)。
接着，存储控制器20对半导体存储装置10命令进行“低位页读取”(步骤S22)。接收“低位页读取”的命令，半导体存储装置10的定序器16例如以所设定的判定电平AR3和读出电压ER对测定对象的存储单元执行读出动作，得到纠错前的低位页数据RLP。低位页数据RLP是刚使用判定电平AR3和读出电压ER进行了读出之后的数据，是未实施纠错的数据。
接着，存储控制器20从半导体存储装置10接收纠错前的低位页数据RLP。存储控制器20通过ECC电路24对纠错前的低位页数据RLP的错误进行纠正，得到纠错后的低位页数据CLP(步骤S23)。
接着，存储控制器20将状态“C”的读出电压CR设定于半导体存储装置10。进一步，存储控制器20对半导体存储装置10指定擦除对象块BLKr内的测定对象的字线WL和串单元SU(步骤S24)。
接着，存储控制器20对半导体存储装置10命令进行状态“C”的“单电平读取”(步骤S25)。接收状态“C”的“单电平读取”的命令，定序器16例如以所设定的读出电压CR对测定对象的存储单元执行读出动作，取得状态“C”的读出结果RCR，并输出给存储控制器20。
存储控制器20进行对在步骤S22中得到的纠错前的低位页数据RLP实施了逻辑非运算而得到的数据RLP2与在步骤S23、S25中得到的两个数据CLP、RCR的逻辑与运算，取得用于判断擦除深度的截止位数。存储控制器20将所取得的截止位数存储于存储器22内的缓冲区22A。
接着，存储控制器20基于写入动作后的存储单元的擦除状态，判断写入动作后的擦除对象存储单元的擦除深度。即，存储控制器20根据存储于缓冲区22A的截止位数，判断写入动作后的擦除对象存储单元的擦除深度(步骤S26)。详细而言，存储控制器20在擦除动作后的写入动作后判断存储单元的擦除深度的情况下，执行对于测定对象的存储单元的步骤S22、S23、S25的处理。当步骤S22、S23、S25的处理达到次数X时，存储控制器20判断次数X的截止位数的平均值是否超过基准值Y1(步骤S27)。在次数X的截止位数的平均值超过基准值Y1的情况下(是)，存储控制器20将擦除电压VERA的初始电压值PAr提高预定值(步骤S29)。另一方面，在次数X的截止位数的平均值未超过基准值Y1的情况下(否)，存储控制器20结束“对擦除电压VERA的初始电压值进行判断”的处理。
关于前述的步骤S27中的截止位数是否超过基准值Y1的判断的具体例，与第1实施方式是同样的。
接着，对第2实施方式的擦除动作的第2例中的存储控制器20与半导体存储装置10之间的命令、地址以及数据的输入输出进行说明。
图30是表示第2实施方式的擦除动作的第2例中的命令序列的图。对于以下说明的从存储控制器20向半导体存储装置10的命令和地址的输出、以及存储控制器20与半导体存储装置10之间的数据的输入输出，使用I/O信号DQ0～DQ7来进行。图30所示的命令序列包括命令、地址、数据输入输出周期。命令由六边形表现，地址由圆角四边形(或者长圆形)表现，数据输入输出周期由四边形表现。
如图30所示，命令序列具有与“设定擦除电压VERA的初始电压值(步骤S31)”对应的阶段P11、与“命令进行擦除动作(步骤S32)”对应的阶段P2、与“命令进行写入动作(步骤S35)”对应的阶段P5、与低位页读取的偏移读取中的“设定判定电平AR3(步骤S21)”对应的阶段P3A、与所述偏移读取中的“命令进行低位页读取(步骤S22)”对应的阶段P4A、以及与“命令进行单电平读取(步骤S25)”对应的阶段P6。此外，阶段P11与前述的图27所示的阶段P11是同样的，阶段P2、P5、P3A、P4A、P6与前述的图20所示的阶段P2、P5、P3A、P4A、P6是同样的。
首先，在设定擦除电压VERA的初始电压值的阶段P11中，存储控制器20向半导体存储装置10依次输出指定擦除模式的命令“0Xh”、地址“00h”以及数据“PAr”。由此，存储控制器20对半导体存储装置10指定擦除模式，并且，将在对擦除对象块BLKr的擦除动作中使用的擦除电压VERA的初始电压值PAr设定于半导体存储装置10的寄存器15D_2。
接着，在命令进行擦除动作的阶段P2中，存储控制器20向半导体存储装置10依次输出擦去建立命令“60h”、擦除对象块BLKr的地址“ADD”以及擦去执行命令“D0h”。接收擦去执行命令“D0h”，半导体存储装置10的定序器16向阱布线CPWELL施加初始电压值PAr的擦除电压VERA，执行对于擦除对象块BLKr的擦除动作。接着，存储控制器20向半导体存储装置10输出状态读取命令“70h”。接收状态读取命令“70h”，半导体存储装置10在此例如向存储控制器20输出表示擦除动作已通过的数据“PASS”。
接着，在命令进行写入动作的阶段P5中，存储控制器20向半导体存储装置10依次输出写建立命令“80h”、写入对象的地址“ADD1～ADD5”、写入数据“DI”以及写执行命令“10h”。接收写执行命令“10h”，半导体存储装置10的定序器16对由地址“ADD1～ADD5”指定的写入对象的存储单元执行与写入数据“DI”相应的写入动作。此外，阶段P5是对于块内的特定地址的写入动作。存储控制器20也可以为了进行对块内的一部分的地址或者全部地址的写入动作而反复实施阶段P5。
接着，在设定判定电平AR3的阶段P3A中，存储控制器20向半导体存储装置10依次输出偏移读取命令“X2h”、表示读出电压AR的地址“01h”以及表示从读出电压AR的偏移值的数据“SHIFT”。由此，存储控制器20将在低位页读取的偏移读取中使用的判定电平AR3设定于半导体存储装置10。
接着，在命令进行低位页读取的阶段P4A中，存储控制器20向半导体存储装置10依次输出表示低位页的命令“01h”、读取建立命令“00h”、测定对象的地址“ADD1～ADD5”以及读取执行命令“30h”。接收读取执行命令“30h”，半导体存储装置10的定序器16对由地址“ADD1～ADD5”指定的测定对象的存储单元，执行判定电平AR3下的读出动作和读出电压ER下的读出动作。然后，定序器16向存储控制器20输出通过判定电平AR3和读出电压ER下的读出动作得到的纠错前的低位页数据“RLP”。存储控制器20通过ECC电路24对所接收到的纠错前的低位页数据“RLP”进行纠错，算出纠错后的低位页数据CLP。
接着，在命令进行单电平读取的阶段P6中，存储控制器20向半导体存储装置10依次输出单电平读取命令“X1h”、表示状态“C”的读出电压CR的地址“03h”、读取建立命令“00h”、测定对象的地址“ADD1～ADD5”以及读取执行命令“30h”。接收读取执行命令“30h”，半导体存储装置10的定序器16对由地址“ADD1～ADD5”指定的测定对象的存储单元，执行读出电压CR下的读出动作。然后，半导体存储装置10向存储控制器20输出通过读出电压CR下的读出动作得到的读出结果RCR。
然后，如上所述，存储控制器20进行对纠错前的低位页数据RLP实施了逻辑非运算而得到的数据RLP2与两个数据CLP、RCR的逻辑与运算，算出用于判断擦除深度的截止位数。
在第2例中，通过写入动作后的读出动作，存储控制器20取得擦除对象块BLKr内的测定对象的存储单元中的截止位数。存储控制器20基于截止位数，对擦除电压VERA的初始电压值PAr进行更新，或者不进行更新而加以维持。
2.2第2实施方式的效果
根据第2实施方式，通过在擦除动作后或者写入动作后对第一次擦除循环中的擦除电压VERA的初始电压值进行调整或者更新，能够对通过擦除动作实现的对于存储单元的擦除进行优化。换言之，通过对第一次擦除循环中的擦除电压VERA的初始电压值进行调整或者更新，能够避免因擦除动作而存储单元转变为擦除不足状态或者过擦除状态。
通过避免因擦除动作而存储单元向过擦除状态转变，能够减少因擦除动作而产生于存储单元的损伤。进一步，通过避免因擦除动作而存储单元向擦除不足状态转变，能够减少例如包括状态A的读出的页读取中的读取错误。其他结构以及效果与第1实施方式是同样的。
3.第3实施方式
以下，对第3实施方式的存储系统1中的擦除动作进行说明。第3实施方式的存储系统1具备的结构与第1实施方式的结构是同样的。在第3实施方式中，主要对与第1实施方式以及第2实施方式不同的点进行说明。
3.1第3实施方式的擦除动作
在第3实施方式的擦除动作中，基于擦除动作后的存储单元的擦除结果，或者基于擦除动作后的写入动作后的存储单元的擦除结果，对擦除电压VERA的初始电压值或者脉冲时间中的至少一个进行调整(或者变更)。在该第3实施方式中进行调整的擦除电压VERA的初始电压值是第一次擦除循环中的擦除电压VERA的电压值。
3.1.1擦除动作的第1例
在第1例中，在擦除动作后，基于擦除对象块内的测定对象的字线WL和串单元SU所包括的存储单元的擦除结果，对擦除电压VERA的初始电压值和脉冲时间中的至少一个进行更新。在此示出如下例子：在擦除电压VERA的初始电压值未超过基准值的情况下，判断是否对擦除电压VERA的初始电压值进行更新，在擦除电压VERA的初始电压值超过基准值的情况下，判断是否对擦除电压VERA的脉冲时间进行更新。
图31是表示第3实施方式的存储系统1中的擦除动作的第1例的流程图。图32是表示在存储控制器20与半导体存储装置10之间进行的动作的交互的图。图33是表示在存储控制器20的存储器22内设置的脉冲时间和电压值管理表22B_3的一个例子的图。管理表22B_3对擦除电压VERA的脉冲时间和初始电压值进行管理。在管理表22B_3中，按块BLKr而关联有在该块BLKr的擦除动作中使用的脉冲时间PDr和初始电压值PAr。图31所示的处理由存储控制器20(或者CPU21)进行命令、并进行控制。
如图31和图32所示，当擦除动作开始时，首先，存储控制器20向半导体存储装置10发送管理表22B_3内的与擦除对象块BLKr对应的擦除电压VERA的脉冲时间PDr，使之存储于半导体存储装置10的寄存器15D_1(步骤S41)。
接着，存储控制器20向半导体存储装置10发送管理表22B_3内的与擦除对象块BLKr对应的擦除电压VERA的初始电压值PAr，使之存储于半导体存储装置10的寄存器15D_2(步骤S42)。
接着，存储控制器20对半导体存储装置10命令进行擦除动作(步骤S43)。接收擦除动作的命令，半导体存储装置10的定序器16使用存储于寄存器15D_1和15D_2的脉冲时间PDr和初始电压值PAr，对擦除对象块BLKr执行擦除动作。
接着，存储控制器20判断在擦除动作中所使用了的擦除电压VERA的初始电压值PAr是否超过基准值Y(步骤S44)。在初始电压值PAr未超过基准值Y的情况下(否)，存储控制器20转变至“对擦除电压VERA的初始电压值进行判断”(步骤S45)。该步骤S45的处理与前述的图23所示的步骤S33的处理是同样的。
接着，存储控制器20基于步骤S45的“对擦除电压VERA的初始电压值进行判断”的判断结果，对存储器22的管理表22B_3内的与擦除对象块BLKr对应的初始电压值PAr进行更新(步骤S46)。
另一方面，在步骤S44的判断中，在擦除电压VERA的初始电压值PAr超过基准值Y的情况下(是)，存储控制器20转变至“对擦除电压VERA的脉冲时间进行判断”(步骤S47)。该步骤S47的处理与前述的图8所示的步骤S3的处理是同样的。
接着，存储控制器20基于步骤S47的“对擦除电压VERA的脉冲时间进行判断”的判断结果，对存储器22的管理表22B_3内的与擦除对象块BLKr对应的脉冲时间PDr进行更新(步骤S48)。通过以上，擦除动作结束。
接着，对第3实施方式的擦除动作的第1例中的存储控制器20与半导体存储装置10之间的命令、地址以及数据的输入输出进行说明。
图34是表示第3实施方式的擦除动作的第1例中的命令序列的图。对于以下说明的从存储控制器20向半导体存储装置10的命令和地址的输出、以及存储控制器20与半导体存储装置10之间的数据的输出，使用I/O信号DQ0～DQ7来进行。图34所示的命令序列包括命令、地址、数据输入输出周期。命令由六边形表现，地址由圆角四边形(或者长圆形)表现，数据输入输出周期由四边形表现。
如图34所示，命令序列具有与“设定擦除电压VERA的脉冲时间(步骤S41)”对应的阶段P1、与“设定擦除电压VERA的初始电压值(步骤S42)”对应的阶段P11、与“命令进行擦除动作(步骤S43)”对应的阶段P2、与“设定判定电平AR2(步骤S11)”对应的阶段P3以及与“命令进行单电平读取(步骤S12)”对应的阶段P4。此外，阶段P1、P11、P2、P3、P4与前述的图15和图27所示的阶段P1、P11、P2、P3、P4是同样的。
首先，在设定擦除电压VERA的脉冲时间的阶段P1中，存储控制器20向半导体存储装置10依次输出命令“0Xh”、地址“00h”以及数据“PDr”。命令“0Xh”是指定擦除模式的命令。地址“00h”是设定擦除电压VERA的脉冲时间的地址。数据“PDr”是表示与擦除对象块BLKr对应的擦除电压VERA的脉冲时间的数据。由此，存储控制器20对半导体存储装置10指定擦除模式，并且，将在对擦除对象块BLKr的擦除动作中使用的擦除电压VERA的脉冲时间PDr设定于半导体存储装置10的寄存器15D_1。
接着，在设定擦除电压VERA的初始电压值的阶段P11中，存储控制器20向半导体存储装置10依次输出命令“0Xh”、地址“01h”以及“PAr”。命令“0Xh”是指定擦除模式的命令。地址“01h”是设定擦除电压VERA的初始电压值的地址。数据“PAr”是表示与擦除对象块BLKr对应的擦除电压VERA的初始电压值的数据。由此，存储控制器20对半导体存储装置10指定擦除模式，并且，将在对擦除对象块BLKr的擦除动作中使用的擦除电压VERA的初始电压值PAr设定于半导体存储装置10的寄存器15D_2。
接着，在命令进行擦除动作的阶段P2中，存储控制器20向半导体存储装置10依次输出擦去建立命令“60h”、擦除对象块BLKr的地址“ADD”以及擦去执行命令“D0h”。接收擦去执行命令“D0h”，半导体存储装置10的定序器16向阱布线CPWELL施加脉冲时间PDr和初始电压值PAr的擦除电压VERA，执行对于擦除对象块BLKr的擦除动作。
然后，存储控制器20向半导体存储装置10输出状态读取命令“70h”。接收状态读取命令“70h”，半导体存储装置10在此例如向存储控制器20输出表示擦除动作已通过的数据“PASS”。
接着，在设定判定电平AR2的阶段P3中，存储控制器20向半导体存储装置10依次输出状态“A”的单状态命令“X1h”、表示状态“A”的读出电压AR的地址“01h”、偏移读取命令“X2h”、地址“01h”以及表示从读出电压AR的偏移值的数据“SHIFT”。由此，存储控制器20将在单电平读取的偏移读取中使用的判定电平AR2设定于半导体存储装置10。
接着，在命令进行读取的阶段P4中，存储控制器20向半导体存储装置10依次输出读取建立命令“00h”、地址“ADD1～ADD5”以及读取执行命令“30h”。接收读取执行命令“30h”，半导体存储装置10的定序器16对由地址“ADD1～ADD5”指定的测定对象的存储单元执行判定电平AR2下的读出动作。然后，定序器16从半导体存储装置10向存储控制器20输出在判定电平AR2下的读出动作中读出的结果RA2R。存储控制器20根据所读出的结果RA2R，对截止位数“DO3”进行计数。
在第1例中，在擦除动作后，存储控制器20在擦除电压VERA的初始电压值未超过基准值的情况下，判断是否对擦除电压VERA的初始电压值进行更新，在擦除电压VERA的初始电压值超过基准值的情况下，判断是否对擦除电压VERA的脉冲时间进行更新。
此外，在第1例中，存储控制器20首先判断擦除电压VERA的初始电压值是否超过基准值，在初始电压值超过基准值的情况下，判断是否对擦除电压VERA的脉冲时间进行更新，但并不限于此。也可以设为：对初始电压值和脉冲时间进行调换，先判断擦除电压VERA的脉冲时间是否超过基准值，在脉冲时间超过基准值的情况下，判断是否对擦除电压VERA的初始电压值进行更新。
3.1.2擦除动作的第2例
在第2例中，在擦除动作后的写入动作后，基于擦除对象块内的测定对象的字线WL和串单元SU所包括的存储单元的擦除结果，对擦除电压VERA的初始电压值和脉冲时间中的至少一个进行更新。在第2例中，在擦除动作与擦除电压VERA的初始电压值是否超过基准值的判断之间追加有写入动作。
图35是表示第3实施方式的存储系统1中的擦除动作的第2例的流程图。图35所示的处理由存储控制器20(或者CPU21)进行命令、并进行控制。
与第1例同样地，存储控制器20向半导体存储装置10发送管理表22B_3内的与擦除对象块BLKr对应的擦除电压VERA的脉冲时间PDr，将其设定于半导体存储装置10的寄存器15D_1(步骤S41)。
接着，存储控制器20向半导体存储装置10发送管理表22B_3内的与擦除对象块BLKr对应的擦除电压VERA的初始电压值PAr，将其设定于半导体存储装置10的寄存器15D_2(步骤S42)。
进一步，存储控制器20对半导体存储装置10命令进行擦除动作(步骤S43)。接收擦除动作的命令，半导体存储装置10的定序器16对擦除对象块BLKr执行擦除动作。
在对擦除对象块BLKr执行了擦除动作之后，存储控制器20对半导体存储装置10命令进行写入动作(步骤S49)。接收写入动作的命令，半导体存储装置10的定序器16对擦除对象块BLKr内的写入对象的存储单元执行写入动作。
之后的步骤S44、S45、S46以及步骤S44、S47、S48的处理与图31所示的第1例是同样的。即，存储控制器20判断在擦除动作中所使用了的擦除电压VERA的初始电压值PAr是否超过基准值Y(步骤S44)，在初始电压值PAr未超过基准值Y的情况下(否)，判断是否对初始电压值PAr进行更新(步骤S45)。按照该判断结果，存储控制器20对擦除电压VERA的初始电压值PAr进行更新，或者不进行更新而加以维持(步骤S46)。
另一方面，在步骤S44中初始电压值PAr超过基准值Y的情况下(是)，存储控制器20判断是否对擦除电压VERA的脉冲时间PDr进行更新(步骤S47)。按照该判断结果，存储控制器20对擦除电压VERA的脉冲时间PDr进行更新，或者不进行更新而加以维持(步骤S48)。通过以上，擦除动作结束。
接着，对第3实施方式的擦除动作的第2例中的存储控制器20与半导体存储装置10之间的命令、地址以及数据的输入输出进行说明。
图36是表示第3实施方式的擦除动作的第2例中的命令序列的图。对于以下说明的从存储控制器20向半导体存储装置10的命令和地址的输出、以及存储控制器20与半导体存储装置10之间的数据的输入输出，使用I/O信号DQ0～DQ7来进行。图36所示的命令序列包括命令、地址、数据输入输出周期。命令由六边形表现，地址由圆角四边形(或者长圆形)表现，数据输入输出周期由四边形表现。
如图36所示，命令序列具有与“设定擦除电压VERA的脉冲时间(步骤S41)”对应的阶段P1、与“设定擦除电压VERA的初始电压值(步骤S42)”对应的阶段P11、与“命令进行擦除动作(步骤S43)”对应的阶段P2、与“命令进行写入动作(步骤S49)”对应的阶段P5、与低位页读取的偏移读取中的“设定判定电平AR3(步骤S21)”对应的阶段P3A、与所述偏移读取中的“命令进行低位页读取(步骤S22)”对应的阶段P4A以及与“命令进行单电平读取(步骤S25)”对应的阶段P6。此外，阶段P1、P11、P2、P5、P3A、P4A、P6与前述的图15、图20以及图27所示的阶段P1、P11、P2、P5、P3A、P4A、P6是同样的。
与第1例同样地，首先，在设定擦除电压VERA的脉冲时间的阶段P1中，存储控制器20向半导体存储装置10依次输出命令“0Xh”、地址“00h”以及表示脉冲时间的数据“PDr”。由此，存储控制器20将擦除电压VERA的脉冲时间PDr设定于半导体存储装置10的寄存器15D_1。
接着，在设定擦除电压VERA的初始电压值的阶段P11中，存储控制器20向半导体存储装置10依次输出命令“0Xh”、地址“01h”以及表示初始电压值的数据“PAr”。由此，存储控制器20将擦除电压VERA的初始电压值PAr设定于半导体存储装置10的寄存器15D_2。
接着，在命令进行擦除动作的阶段P2中，存储控制器20向半导体存储装置10依次输出擦去建立命令“60h”、擦除对象块BLKr的地址“ADD”以及擦去执行命令“D0h”。接收擦去执行命令“D0h”，半导体存储装置10的定序器16向阱布线CPWELL施加脉冲时间PDr和初始电压值PAr的擦除电压VERA，执行对于擦除对象块BLKr的擦除处理。
然后，存储控制器20向半导体存储装置10输出状态读取命令“70h”。接收状态读取命令“70h”，半导体存储装置10在此例如向存储控制器20输出表示擦除动作已通过的数据“PASS”。
接着，在命令进行写入动作的阶段P5中，存储控制器20向半导体存储装置10依次输出写建立命令“80h”、写入对象的地址“ADD1～ADD5”、写入数据“DI”以及写执行命令“10h”。接收写执行命令“10h”，半导体存储装置10的定序器16对由地址“ADD1～ADD5”指定的写入对象的存储单元执行与写入数据“DI”相应的写入动作。此外，阶段P5是对于块内的特定地址的写入动作。存储控制器20也可以为了进行对块内的一部分地址或者全部地址的写入动作而反复实施阶段P5。
接着，在设定判定电平AR3的阶段P3A中，存储控制器20向半导体存储装置10依次输出偏移读取命令“X2h”、表示读出电压AR的地址“01h”以及表示从读出电压AR的偏移值的数据“SHIFT”。由此，存储控制器20将在低位页读取的偏移读取中使用的判定电平AR3设定于半导体存储装置10。
接着，在命令进行低位页读取的阶段P4A中，存储控制器20向半导体存储装置10依次输出表示低位页的命令“01h”、读取建立命令“00h”、测定对象的地址“ADD1～ADD5”以及读取执行命令“30h”。接收读取执行命令“30h”，半导体存储装置10的定序器16对由地址“ADD1～ADD5”指定的测定对象的存储单元执行判定电平AR3下的读出动作和状态“E”的读出电压ER下的读出动作。定序器16在该读出动作的执行期间使就绪/忙信号R/Bn从就绪状态转变为忙状态(R/Bn＝“L”)。然后，定序器16向存储控制器20输出通过判定电平AR3和读出电压ER下的读出动作得到的纠错前的低位页数据RLP。存储控制器20通过ECC电路24对所接收到的纠错前的低位页数据RLP进行纠错，算出纠错后的低位页数据CLP。
接着，在命令进行单电平读取的阶段P6中，存储控制器20向半导体存储装置10依次输出单电平读取命令“X1h”、表示状态“C”的读出电压CR的地址“03h”、读取建立命令“00h”、测定对象的地址“ADD1～ADD5”以及读取执行命令“30h”。接收读取执行命令“30h”，半导体存储装置10的定序器16对由地址“ADD1～ADD5”指定的测定对象的存储单元，执行读出电压CR下的读出动作。定序器16在该读出动作的执行期间使就绪/忙信号R/Bn从就绪状态转变为忙状态(R/Bn＝“L”)。然后，半导体存储装置10向存储控制器20输出通过读出电压CR下的读出动作得到的读出结果RCR。
然后，如上所述，存储控制器20进行对纠错前的低位页数据RLP实施了逻辑非运算而得到的数据RLP2与两个数据CLP、RCR的逻辑与运算，算出用于判断擦除深度的截止位数。
在第2例中，在擦除动作后的写入动作后，存储控制器20在擦除电压VERA的初始电压值未超过基准值的情况下，判断是否对擦除电压VERA的初始电压值进行更新，在擦除电压VERA的初始电压值超过基准值的情况下，判断是否对擦除电压VERA的脉冲时间进行更新。
此外，在第2例中，存储控制器20也先判断擦除电压VERA的初始电压值是否超过基准值，在初始电压值超过基准值的情况下，判断是否对擦除电压VERA的脉冲时间进行更新，但并不限于此。也可以设为：将初始电压值和脉冲时间调换，先判断擦除电压VERA的脉冲时间是否超过基准值，在脉冲时间超过基准值的情况下，判断是否对擦除电压VERA的初始电压值进行更新。
3.2第3实施方式的效果
根据第3实施方式，通过在擦除动作后或者写入动作后，对第一次擦除循环中的擦除电压VERA的初始电压值和脉冲时间中的至少一个进行调整或者更新，能够对通过擦除动作实现的对于存储单元的擦除进行优化。换言之，通过对第一次擦除循环中的擦除电压VERA的初始电压值和脉冲时间中的至少一个进行调整或者更新，能够避免因擦除动作而存储单元转变为擦除不足状态或者过擦除状态。
通过避免因擦除动作而存储单元向过擦除状态转变，能够减少因擦除动作而产生于存储单元的损伤。进一步，通过避免因擦除动作而存储单元向擦除不足状态转变，能够减少例如包括状态A的读出的页读取中的读取错误。其他结构以及效果与第1实施方式是同样的。
4.第4实施方式
以下，对第4实施方式的存储系统1中的擦除动作进行说明。第4实施方式的存储系统1具备的结构与第1实施方式的结构是同样的。在第4实施方式中，主要对与第1实施方式不同的点进行说明。
4.1第4实施方式的擦除动作
在第4实施方式的擦除动作中，对在半导体存储装置10内判断擦除动作后的存储单元的擦除深度并向存储控制器20通知判断结果的第1例和基于以读出动作中的多个判定电平得到的擦除结果来调整擦除电压VERA的脉冲时间的第2例进行说明。
4.1.1擦除动作的第1例
在第1例中，在擦除动作后，在半导体存储装置10内判断擦除对象块内的测定对象的字线WL和串单元SU所包括的存储单元的擦除深度，向存储控制器20通知判断结果。存储控制器20按照所接收到的判断结果，对擦除电压VERA的脉冲时间进行更新。
以下，对第4实施方式的擦除动作的第1例中的存储控制器20与半导体存储装置10之间的命令、地址以及数据的输入输出进行说明。
图37是表示第4实施方式的擦除动作的第1例中的命令序列的图。对于以下说明的从存储控制器20向半导体存储装置10的命令和地址的输出、以及存储控制器20与半导体存储装置10之间的数据的输入输出，使用I/O信号DQ0～DQ7来进行。此外，在此使用在通常的擦除校验处理中准备的判定电平来作为用于取得截止位数的判定电平。图37所示的命令序列包括命令、地址、数据输入输出周期。命令由六边形表现，地址由圆角四边形(或者长圆形)表现，数据输入输出周期由四边形表现。
如图37所示，命令序列具有与“设定擦除电压VERA的脉冲时间”对应的阶段P1、与“命令进行擦除动作”对应的阶段P21以及与“输出擦除深度(判断结果)”对应的阶段P22。
阶段P21包括的命令“Y0h”是对半导体存储装置10命令进行擦除动作～截止位数的计数的动作的命令。命令“Y0h”包括与“设定判定电平AR2(步骤S11)”对应的阶段P3、与“命令进行低位页读取(步骤S22)”对应的阶段P4或P4A以及与“命令进行单电平读取(步骤S25)”对应的阶段P6。进一步，在本实施例中包括如下处理：在半导体存储装置10中实施至此为止存储控制器20进行了处理的截止位数的计数。因此，存储控制器20对半导体存储装置10不指定这些阶段P3、P4(或者P4A)以及P6，只是指定阶段P21，就能够取得表示存储单元的擦除深度的截止位数。
首先，在设定擦除电压VERA的脉冲时间的阶段P1中，存储控制器20向半导体存储装置10依次输出命令“0Xh”、地址“00h”以及数据“PDr”。命令“0Xh”是指定擦除模式的命令。地址“00h”是设定擦除电压VERA的脉冲时间的地址。数据“PDr”是表示与擦除对象块BLKr对应的擦除电压VERA的脉冲时间的数据。由此，存储控制器20对半导体存储装置10指定擦除模式，并且，将擦除电压VERA的脉冲时间PDr设定于半导体存储装置10的寄存器15D_1。
接着，在命令进行擦除动作的阶段P21中，存储控制器20向半导体存储装置10依次输出包括了算出擦除动作时的截止位数这一处理的擦除命令“Y0h”、擦去建立命令“60h”、擦除对象块BLKr的地址“ADD”以及擦去执行命令“D0h”。接收命令“Y0h”，半导体存储装置10的定序器16执行与“设定判定电平AR2(步骤S11)”对应的阶段P3、与“命令进行低位页读取(步骤S22)”对应的阶段P4或P4A、以及与“命令进行单电平读取(步骤S25)”对应的阶段P6。然后，接收擦去执行命令“D0h”，半导体存储装置10的定序器16向阱布线CPWELL施加脉冲时间PDr的擦除电压VERA，执行对于擦除对象块BLKr的擦除处理。
进一步，定序器16执行对于擦除对象块BLKr的擦除校验处理，取得截止位数。即，定序器16以在擦除校验处理中使用的判定电平对擦除对象块BLKr内的存储单元执行读出动作，取得截止位数。定序器16根据所取得的截止位数，判断擦除动作后的存储单元的擦除深度(即擦除不足状态、擦除适当状态或者过擦除状态)。
接着，存储控制器20向半导体存储装置10输出状态读取命令“70h”。接收状态读取命令“70h”，半导体存储装置10在此例如向存储控制器20输出表示擦除动作已通过的数据“PASS”。
接着，如阶段P22所示，存储控制器20向半导体存储装置10输出用于输出表示擦除深度的数据的状态读取命令“7Xh”。接收状态读取命令“7Xh”，半导体存储装置10的定序器16向存储控制器20输出表示擦除深度的数据“DO5”。
然后，存储控制器20将表示擦除深度的数据“DO5”与预先设定的阈值进行比较，根据比较结果来对擦除电压VERA的脉冲时间PDr进行更新。例如，在表示擦除深度的数据“DO5”为过擦除状态的情况下，存储控制器20将擦除电压VERA的脉冲时间PDr缩短预定时间。另外，在表示擦除深度的数据“DO5”为擦除适当状态的情况下，存储控制器20不更新擦除电压VERA的脉冲时间PDr，保持不变地加以维持。在表示擦除深度的数据“DO5”为擦除不足状态的情况下，存储控制器20将擦除电压VERA的脉冲时间PDr增长预定时间。
在第1例中，在擦除动作后，基于在对于擦除对象块BLKr内的存储单元的读出动作中取得的截止位数，半导体存储装置10内的定序器16判断存储单元的擦除深度，向存储控制器20通知表示擦除深度的数据。存储控制器20基于表示擦除深度的数据，对擦除电压VERA的脉冲时间PDr进行更新，或者不进行更新而加以维持。
此外，在第1例中，存储控制器20基于表示擦除深度的数据，判断是否对擦除电压VERA的脉冲时间进行更新，对脉冲时间进行了更新，但也可以代替于此，基于表示擦除深度的数据，判断是否对擦除电压VERA的初始电压值进行更新，对初始电压值进行更新。
4.1.2擦除动作的第2例
在第2例中示出如下例子：在擦除动作后，基于在使用了多个判定电平的读出动作中取得的擦除结果，对擦除电压VERA的脉冲时间进行更新。
图38是表示第4实施方式的存储系统1中的擦除动作的第2例的流程图。表示该擦除动作的第2例的流程图除了“对擦除电压VERA的脉冲时间进行判断”(步骤S3B)之外，与图8所示的第1实施方式的擦除动作的第1例的流程图是同样的。以下，对图38所示的步骤S3B的“对擦除电压VERA的脉冲时间进行判断”的处理进行说明。
图39是表示图38中的步骤S3B的“对擦除电压VERA的脉冲时间进行判断”的处理的流程图。图39所示的处理由存储控制器20(或者CPU21)进行命令、并进行控制。图40是表示对于在步骤S3B的判断中使用的判定电平AR1～AR4的存储单元的阈值电压分布的图。图41是表示以判定电平AR1～AR4取得的截止位数与擦除状态的关系的图。此外，判定电平AR1～AR4的大小关系为AR4＜AR3＜AR2＜AR1。另外，设为：在处于擦除状态的存储单元的阈值电压分布的下端存在于判定电平AR3与AR2之间的情况下，判断为擦除深度是适当的。
如图39所示，首先，存储控制器20将读出电压设定为状态“A”的读出电压AR，进一步，设定从读出电压AR偏移的偏移值F3。在此，将从读出电压AR偏移了偏移值F3后的读出电压定义为判定电平AR3。判定电平AR3是对擦除动作后的存储单元的擦除深度进行判断的电压电平。存储控制器20将从读出电压AR偏移了偏移值F3后的判定电平AR3(参照图40)设定于半导体存储装置10。进一步，存储控制器20对半导体存储装置10指定擦除对象块BLKr内的测定对象的字线WL和串单元SU(步骤S51)。
接着，存储控制器20对半导体存储装置10命令进行“单电平读取”(步骤S52)。接收“单电平读取”的命令，半导体存储装置10的定序器16以所设定的判定电平AR3对测定对象的存储单元执行读出动作。在该读出动作中，阈值电压比判定电平AR3高的存储单元不成为导通状态，保持截止状态不变。定序器16从半导体存储装置10向存储控制器20输出判定电平AR3下的读出结果RA3R。存储控制器20根据读出结果RA3R，对不成为导通状态而保持截止状态不变的存储单元的数量(以下记载为第1截止位数)进行计数。存储控制器20将第1截止位数存储于存储器22内的缓冲区22A。
接着，存储控制器20基于判定电平AR3下的读出结果，判断擦除动作后的存储单元的擦除深度。即，基于通过判定电平AR3下的读出动作取得的第1截止位数，对擦除动作后的存储单元的擦除深度进行判断。具体而言，存储控制器20判断第1截止位数是否超过基准值Y3(步骤S53)。
在步骤S53中，第1截止位数超过基准值Y3的情况下(是)，存储控制器20将读出电压设定为状态“A”的读出电压AR，进一步，设定从读出电压AR偏移的偏移值F2。在此，将从读出电压AR偏移了偏移值F2后的读出电压定义为判定电平AR2。判定电平AR2是对擦除动作后的存储单元的擦除深度进行判断的电压电平。存储控制器20将从读出电压AR偏移了偏移值F2后的判定电平AR2(参照图40)设定于半导体存储装置10。进一步，存储控制器20对半导体存储装置10指定擦除对象块BLKr内的测定对象的字线WL和串单元SU(步骤S54)。
接着，存储控制器20对半导体存储装置10命令进行状态“A”的“单电平读取”(步骤S55)。接收状态“A”的“单电平读取”的命令，半导体存储装置10的定序器16以所设定的判定电平AR2对测定对象的存储单元执行读出动作。在该读出动作中，阈值电压比判定电平AR2高的存储单元不成为导通状态，保持截止状态不变。定序器16从半导体存储装置10向存储控制器20输出判定电平AR2下的读出结果RA2R。存储控制器20根据读出结果RA2R，对不成为导通状态而保持截止状态不变的存储单元的数量(以下记载为第2截止位数)进行计数。存储控制器20将第2截止位数存储于存储器22内的缓冲区22A。
接着，存储控制器20基于判定电平AR2下的读出结果，判断存储单元的擦除深度。即，基于通过判定电平AR2下的读出动作取得的第2截止位数，判断存储单元的擦除深度。具体而言，存储控制器20判断第2截止位数是否超过基准值Y2(步骤S56)。
在步骤S56中，第2截止位数未超过基准值Y2的情况下(否)，存储控制器20判断为存储单元的擦除深度处于擦除适当状态，结束脉冲时间的判断处理。
另一方面，在步骤S56中，第2截止位数超过基准值Y2的情况下(是)，存储控制器20将读出电压设定为状态“A”的读出电压AR，进一步，设定从读出电压AR偏移的偏移值F1。在此，将从读出电压AR偏移了偏移值F1后的读出电压定义为判定电平AR1。判定电平AR1是对擦除动作后的存储单元的擦除深度进行判断的电压电平。存储控制器20将从读出电压AR偏移了偏移值F1后的判定电平AR1(参照图40)设定于半导体存储装置10。进一步，存储控制器20对半导体存储装置10指定擦除对象块BLKr内的测定对象的字线WL和串单元SU(步骤S57)。
接着，存储控制器20对半导体存储装置10命令进行“单电平读取”(步骤S58)。接收“单电平读取”的命令，半导体存储装置10的定序器16以所设定的判定电平AR1对测定对象的存储单元执行读出动作。在该读出动作中，阈值电压比判定电平AR1高的存储单元不成为导通状态，保持截止状态不变。定序器16从半导体存储装置10向存储控制器20输出判定电平AR1下的读出结果RA1R。存储控制器20根据读出结果RA1R，对不成为导通状态而保持截止状态不变的存储单元的数量(以下记载为第3截止位数)进行计数。存储控制器20将第3截止位数存储于存储器22内的缓冲区22A。
接着，存储控制器20基于判定电平AR1下的读出结果，判断存储单元的擦除深度。即，基于通过判定电平AR1下的读出动作取得的第3截止位数，判断存储单元的擦除深度。具体而言，存储控制器20判断第3截止位数是否超过基准值Y1(步骤S59)。
在步骤S59中，第3截止位数未超过基准值Y1的情况下(否)，存储控制器20判断为存储单元的擦除深度处于稍稍擦除不足状态，将擦除电压VERA的脉冲时间PDr增长1个步长(step)(步骤S60)。然后，结束脉冲时间的判断处理。
另一方面，在步骤S59中，第3截止位数超过基准值Y1的情况下(是)，存储控制器20判断为存储单元的擦除深度为擦除不足状态，将擦除电压VERA的脉冲时间PDr增长2个步长(步骤S61)。然后，结束脉冲时间的判断处理。
另外，在步骤S53中，第1截止位数未超过基准值Y3的情况下(否)，存储控制器20将读出电压设定为状态“A”的读出电压AR，进一步设定从读出电压AR偏移的偏移值F4。在此，将从读出电压AR偏移了偏移值F4后的读出电压定义为判定电平AR4。判定电平AR4是判断擦除动作后的存储单元的擦除深度的电压电平。存储控制器20将从读出电压AR偏移了偏移值F4后的判定电平AR4(参照图40)设定于半导体存储装置10。进一步，存储控制器20对半导体存储装置10指定擦除对象块BLKr内的测定对象的字线WL和串单元SU(步骤S62)。
接着，存储控制器20对半导体存储装置10命令进行状态“A”的“单电平读取”(步骤S63)。接收状态“A”的“单电平读取”的命令，半导体存储装置10的定序器16以所设定的判定电平AR4对测定对象的存储单元执行读出动作。在该读出动作中，阈值电压比判定电平AR4高的存储单元不成为导通状态，保持截止状态不变。定序器16从半导体存储装置10向存储控制器20输出判定电平AR4下的读出结果RA4R。存储控制器20根据读出结果RA4R，对不成为导通状态而保持截止状态不变的存储单元的数量(以下记载为第4截止位数)进行计数。存储控制器20将第4截止位数存储于存储器22内的缓冲区22A。
接着，存储控制器20基于判定电平AR4下的读出结果，判断存储单元的擦除深度。即，基于通过判定电平AR4下的读出动作取得的第4截止位数，判断存储单元的擦除深度。具体而言，存储控制器20判断第4截止位数是否超过基准值Y4(步骤S64)。
在步骤S64中，第4截止位数超过基准值Y4的情况下(是)，存储控制器20判断为存储单元的擦除深度处于稍稍过擦除状态，将擦除电压VERA的脉冲时间PDr缩短1个步长(步骤S65)。然后，结束脉冲时间的判断处理。
另一方面，在步骤S64中，第4截止位数未超过基准值Y4的情况下(否)，存储控制器20判断为存储单元的擦除深度处于过擦除状态，将擦除电压VERA的脉冲时间PDr缩短2个步长(步骤S66)。然后，结束脉冲时间的判断处理。
在第2例中，存储控制器20在擦除动作后，基于在使用了对于擦除对象块内的测定对象的存储单元的多个判定电平的读出动作中取得的截止位数，判断对于存储单元的擦除为过擦除状态、稍稍过擦除状态、擦除适当状态、稍稍擦除不足状态和擦除不足状态中的哪个状态。存储控制器20基于这些判断结果，以4个阶段的步长对擦除电压VERA的脉冲时间PDr进行更新，或者不进行更新而加以维持。
此外，在第2例中，存储控制器20基于擦除深度的判断结果，判断是否对擦除电压VERA的脉冲时间PDr进行更新，对脉冲时间PDr进行了更新，但也可以代替于此，判断是否对擦除电压VERA的初始电压值PAr进行更新，对初始电压值PAr进行更新。
4.1.3擦除动作的第3例
第3例是第2例的其他技术方案。在该第3例中示出在擦除动作后基于在使用了多个判定电平的读出动作中取得的擦除结果来对擦除电压VERA的脉冲时间进行更新的其他例。
示出擦除动作的第3例的流程图除了“对擦除电压VERA的脉冲时间进行判断”(步骤S3B)以外，与图38所示的第2例的流程图是同样的。
以下，使用图42对与第2例不同的“对擦除电压VERA的脉冲时间进行判断”的处理进行说明。图42是表示擦除动作的第3例的“对擦除电压VERA的脉冲时间进行判断”的处理的流程图。图42所示的处理由存储控制器20(或者CPU21)进行命令、并进行控制。
如图42所示，首先，存储控制器20将读出电压设定为状态“A”的读出电压AR，进一步，设定从读出电压AR偏移的偏移值F3。在此，将从读出电压AR偏移了偏移值F3后的读出电压定义为判定电平AR3。判定电平AR3是对擦除动作后的存储单元的擦除深度进行判断的电压电平。存储控制器20将从读出电压AR偏移了偏移值F3后的判定电平AR3设定于半导体存储装置10。进一步，存储控制器20对半导体存储装置10指定擦除对象块BLKr内的测定对象的字线WL和串单元SU(步骤S71)。
接着，存储控制器20对半导体存储装置10命令进行状态“A”的“单电平读取”(步骤S72)。接收状态“A”的“单电平读取”的命令，半导体存储装置10的定序器16以所设定的判定电平AR3对测定对象的存储单元执行读出动作。定序器16从半导体存储装置10向存储控制器20输出判定电平AR3下的读出结果RA3R。存储控制器20根据读出结果RA3R，对截止状态的存储单元的数量(第1截止位数)进行计数。
接着，存储控制器20将读出电压设定为状态“A”的读出电压AR，进一步，设定从读出电压AR偏移的偏移值F4。在此，将从读出电压AR偏移了偏移值F4后的读出电压定义为判定电平AR4。判定电平AR4是对擦除动作后的存储单元的擦除深度进行判断的电压电平。存储控制器20将从读出电压AR偏移了偏移值F4后的判定电平AR4设定于半导体存储装置10。进一步，存储控制器20对半导体存储装置10指定擦除对象块BLKr内的测定对象的字线WL和串单元SU(步骤S73)。
接着，存储控制器20对半导体存储装置10命令进行状态“A”的“单电平读取”(步骤S74)。接收状态“A”的“单电平读取”的命令，定序器16以所设定的判定电平AR4对测定对象的存储单元执行读出动作。定序器16从半导体存储装置10向存储控制器20输出判定电平AR4下的读出结果RA4R。存储控制器20根据读出结果RA4R，对截止状态的存储单元的数量(第2截止位数)进行计数。
接着，存储控制器20将读出电压设定为状态“A”的读出电压AR，进一步，设定从读出电压AR偏移的偏移值F2。在此，将从读出电压AR偏移了偏移值F2后的读出电压定义为判定电平AR2。判定电平AR2是对擦除动作后的存储单元的擦除深度进行判断的电压电平。存储控制器20将从读出电压AR偏移了偏移值F2后的判定电平AR2设定于半导体存储装置10。进一步，存储控制器20对半导体存储装置10指定擦除对象块BLKr内的测定对象的字线WL和串单元SU(步骤S75)。
接着，存储控制器20对半导体存储装置10命令进行状态“A”的“单电平读取”(步骤S76)。接收状态“A”的“单电平读取”的命令，定序器16以所设定的判定电平AR2对测定对象的存储单元执行读出动作。定序器16从半导体存储装置10向存储控制器20输出判定电平AR2下的读出结果RA2R。存储控制器20根据读出结果RA2R，对截止状态的存储单元的数量(第3截止位数)进行计数。
接着，存储控制器20将读出电压设定为状态“A”的读出电压AR，进一步，设定从读出电压AR偏移的偏移值F1。在此，将从读出电压AR偏移了偏移值F1后的读出电压定义为判定电平AR1。判定电平AR1是对擦除动作后的存储单元的擦除深度进行判断的电压电平。存储控制器20将从读出电压AR偏移了偏移值F1后的判定电平AR1设定于半导体存储装置10。进一步，存储控制器20对半导体存储装置10指定擦除对象块BLKr内的测定对象的字线WL和串单元SU(步骤S77)。
接着，存储控制器20对半导体存储装置10命令进行状态“A”的“单电平读取”(步骤S78)。接收状态“A”的“单电平读取”的命令，定序器16以所设定的判定电平AR1对测定对象的存储单元执行读出动作。定序器16从半导体存储装置10向存储控制器20输出判定电平AR1下的读出结果RA1R。存储控制器20根据读出结果RA1R，对截止状态的存储单元的数量(第4截止位数)进行计数。
接着，存储控制器20根据在读出电压AR1～AR4下的读出动作中得到的第1截止位数～第4截止位数是否超过基准值，判断存储单元的擦除深度。进一步，存储控制器20基于擦除深度的判断结果，对脉冲时间PDr进行更新(步骤S79)。通过以上，结束脉冲时间的判断处理。
在第3例中，与第2例同样地，存储控制器20基于在使用了多个判定电平的读出动作中得到的截止位数，判断对于存储单元的擦除处于过擦除状态、稍稍过擦除状态、擦除适当状态、稍稍擦除不足状态和擦除不足状态中的哪个状态。进一步，存储控制器20基于这些的判断结果，对擦除电压VERA的脉冲时间PDr进行更新，或者不进行更新而加以维持。
此外，在第3例中，存储控制器20基于擦除深度的判断结果，判断是否对擦除电压VERA的脉冲时间PDr进行更新，对脉冲时间PDr进行了更新，但也可以代替于此，判断是否对擦除电压VERA的初始电压值PAr进行更新，对初始电压值PAr进行更新。
4.2第4实施方式的效果
根据第4实施方式，通过在擦除动作后对擦除电压VERA的脉冲时间进行调整或者更新，能够对通过擦除动作实现的对存储单元的擦除进行优化。换言之，通过对擦除电压VERA的脉冲时间进行调整或者更新，能够避免因擦除动作而存储单元转变为擦除不足状态或者过擦除状态。
通过避免因擦除动作而存储单元向过擦除状态转变，能够减少因擦除动作而产生于存储单元的损伤。进一步，通过避免因擦除动作而存储单元向擦除不足状态转变，能够减少例如包括状态A的读出的页读取中的读取错误。其他结构以及效果与第1实施方式是同样的。
5.其他变形例等
进一步，在上述实施方式中,作为半导体存储装置,以NAND型闪速存储器为例来进行了说明，但不限于NAND型闪速存储器，可以应用于全体的其他半导体存储装置，进一步可以应用于半导体存储装置以外的各种存储装置。另外，只要可以的话，在上述实施方式中说明过的流程图可以对其处理的顺序进行调换。
对本发明的几个实施方式进行了说明，但这些实施方式是作为例子提示的，并不是意在限定发明的范围。这些实施方式能够以其他各种各样的方式来实施，能够在不脱离发明的宗旨的范围内进行各种省略、置换、变更。这些实施方式及其变形包含在发明的范围、宗旨内，同样地，包含在权利要求书记载的发明及其等同的范围内。

Claims (20)

1.一种存储系统，具备：
半导体存储装置，其包括能够存储数据的第1存储单元；和
控制器，其输出第1参数和第1命令，所述第1参数是与在对于所述第1存储单元的第1擦除动作中使用的擦除电压有关的参数，所述第1命令是命令进行所述第1擦除动作的命令，
所述控制器在向所述半导体存储装置输出了所述参数之后，输出所述第1命令。
2.根据权利要求1所述的存储系统，
所述第1参数包括在执行所述第1擦除动作时施加于所述第1存储单元的擦除电压的脉冲时间和电压值中的至少一个。
3.根据权利要求1所述的存储系统，
所述半导体存储装置具备包括多个所述第1存储单元的块，
所述控制器命令对所述块进行所述第1擦除动作。
4.根据权利要求1所述的存储系统，
所述半导体存储装置具备包括所述第1存储单元的多个存储单元，
所述控制器，
输出第2参数，所述第2参数是与在对于所述第1存储单元的读出动作中使用的第1电压有关的参数，
取得第1数量，所述第1数量是所述多个存储单元中的、所述读出动作中的截止状态的存储单元的数量，
在所述第1数量比第1值大时，对所述参数进行更新。
5.根据权利要求1所述的存储系统，
所述半导体存储装置向所述控制器输出结果，所述结果是对于所述第1擦除动作后的所述第1存储单元的读出动作的结果，
所述控制器基于所述结果来对所述参数进行更新。
6.根据权利要求1所述的存储系统，
所述控制器存储表，所述表包含与所述第1存储单元对应的所述参数。
7.根据权利要求1所述的存储系统，
所述第1擦除动作具有第1处理，所述第1处理包括对所述第1存储单元施加擦除电压的擦除处理、和在所述擦除处理之后验证对于所述第1存储单元进行了校验处理所得到的结果是通过还是失败的擦除校验处理，
所述控制器在所述结果为失败时，再次执行所述第1处理，在所述结果为通过时，结束所述第1擦除动作。
8.根据权利要求7所述的存储系统，
所述半导体存储装置使用所述参数来执行所述擦除处理。
9.根据权利要求7所述的存储系统，
在对于所述第1存储单元执行多次所述第1擦除动作的情况下，每当执行所述第1擦除动作时，所述控制器基于对于所述第1擦除动作后的所述第1存储单元的读出动作的结果，对所述参数进行更新。
10.根据权利要求7所述的存储系统，
在对于所述第1存储单元执行多次所述第1擦除动作的情况下，每当执行预定次数的所述第1擦除动作时，所述控制器基于对于所述第1擦除动作后的所述第1存储单元的读出动作的结果，对所述参数进行更新。
11.根据权利要求7所述的存储系统，
所述半导体存储装置具备包括所述第1存储单元的多个存储单元，
在对于所述多个存储单元执行所述第1擦除动作、然后对于所述多个存储单元的一部分执行了写入动作之后，所述控制器基于对于所述第1擦除动作后的所述多个存储单元的至少其他一部分的读出动作的结果，对所述参数进行更新。
12.根据权利要求4所述的存储系统，
所述半导体存储装置具备连接于所述多个存储单元的第1字线。
13.根据权利要求1所述的存储系统，
所述半导体存储装置具备包括所述第1存储单元的多个存储单元，并具备连接于所述多个存储单元的多条第1字线，
所述控制器，
输出第2参数，所述第2参数是与在对于所述第1存储单元的读出动作中使用的第1电压有关的参数，
取得第2数量，所述第2数量是所述多个存储单元中的、每一条所述第1字线的读出动作中的截止状态的存储单元的数量，
在所述第2数量比第1值大时，对所述参数进行更新。
14.根据权利要求1所述的存储系统，
所述半导体存储装置具备包括所述第1存储单元的多个存储单元，还具备连接于所述多个存储单元的一部分的第2字线和连接于所述多个存储单元的其他一部分的第3字线，
所述控制器，
输出第2参数，所述第2参数是与在对于所述第1存储单元的读出动作中使用的第1电压有关的参数，
取得第3数量，所述第3数量是所述多个存储单元中的、所述第2字线的所述读出动作中的截止状态的存储单元的数量，
取得第4数量，所述第4数量是所述多个存储单元中的、所述第3字线的所述读出动作中的截止状态的存储单元的数量，
在所述第3数量和所述第4数量中的至少一方比第1值大时，对所述参数进行更新。
15.根据权利要求1所述的存储系统，
所述半导体存储装置具备包括所述第1存储单元的多个存储单元，
所述控制器，
输出第2参数，取得第1数量，所述第2参数是与在对于所述第1存储单元的第1读出动作中使用的第1电压有关的参数，所述第1数量是所述多个存储单元中的、所述第1读出动作中的截止状态的存储单元的数量，
在所述第1数量比第1值大时，输出第3参数，取得第2数量，基于所述第2数量是否比第2值大来对所述参数进行更新，所述第3参数是与在对于所述第1存储单元的第2读出动作中使用的第2电压有关的参数，所述第2数量是所述多个存储单元中的、所述第2读出动作中的截止状态的存储单元的数量，
在所述第1数量比第1值小时，输出第4参数，取得第3数量，根据所述第3数量是否比第3值大来对所述参数进行更新，所述第4参数是与在对于所述第1存储单元的第3读出动作中使用的第3电压有关的参数，所述第3数量是所述多个存储单元中的、所述第3读出动作中的截止状态的存储单元的数量，
所述第2电压比所述第1电压大，
所述第3电压比所述第1电压小。
16.根据权利要求1所述的存储系统，
所述半导体存储装置具备包括所述第1存储单元的多个存储单元，
所述多个存储单元层叠在半导体基板的上方。
17.根据权利要求4所述的存储系统，
所述控制器在对于所述多个存储单元执行多次所述第1擦除动作的情况下，根据所述第1擦除动作的次数，对所述第1值进行变更。
18.根据权利要求1所述的存储系统，
在向所述半导体存储装置输出了所述第1命令之后，
所述控制器在输出了与所述第1参数不同的第2参数之后，输出第2命令，所述第2参数是与在对于所述第1存储单元的第2擦除动作中使用的擦除电压有关的参数，所述第2命令是命令进行所述第2擦除动作的命令。
19.一种半导体存储装置，具备：
存储单元，其能够存储数据；和
控制电路，其对所述存储单元进行擦除动作，
所述控制电路接收与在所述擦除动作中使用的擦除电压有关的参数，然后，接收命令进行所述擦除动作的第1命令，然后，使用所述参数来进行所述擦除动作。
20.根据权利要求19所述的半导体存储装置，
所述控制电路在接收到指定所述参数的使用对象为擦除动作的第2命令、然后接收到指定所述参数的类别的地址、然后接收到表示所述参数的设定值的数据、然后接收到所述第1命令、然后接收到所述擦除动作对象的地址、然后接收到用于开始所述擦除动作的第3命令的情况下，对于所述擦除动作对象的所述存储单元进行所述擦除动作。
CN202110823819.8A 2020-07-21 2021-07-21 存储系统以及半导体存储装置 Pending CN113963737A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-124259 2020-07-21
JP2020124259A JP2022020957A (ja) 2020-07-21 2020-07-21 メモリシステム及び半導体記憶装置

Publications (1)

Publication Number Publication Date
CN113963737A true CN113963737A (zh) 2022-01-21

Family

ID=79460398

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110823819.8A Pending CN113963737A (zh) 2020-07-21 2021-07-21 存储系统以及半导体存储装置

Country Status (4)

Country Link
US (2) US11514986B2 (zh)
JP (1) JP2022020957A (zh)
CN (1) CN113963737A (zh)
TW (1) TWI803866B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11644981B2 (en) * 2020-09-25 2023-05-09 Micron Technology, Inc. Semiconductor devices with security lock and associated methods and systems
US11475954B2 (en) 2020-11-15 2022-10-18 Macronix International Co., Ltd. Fast interval read setup for 3D NAND flash
US11488657B1 (en) 2021-04-19 2022-11-01 Macronix International Co., Ltd. Fast interval read setup for 3D memory
US11803326B2 (en) 2021-04-23 2023-10-31 Macronix International Co., Ltd. Implementing a read setup burst command in 3D NAND flash memory to reduce voltage threshold deviation over time
US11385839B1 (en) * 2021-04-27 2022-07-12 Macronix International Co., Ltd. Implementing a read setup in 3D NAND flash memory to reduce voltage threshold deviation over time
US11574690B2 (en) * 2021-06-01 2023-02-07 Micron Technology, Inc. Sequential wordline erase verify schemes
US11663074B1 (en) * 2021-11-17 2023-05-30 Macronix International Co., Ltd. Determining read voltages for memory systems

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7200708B1 (en) * 2003-12-31 2007-04-03 Intel Corporation Apparatus and methods for storing data which self-compensate for erase performance degradation
US7679961B2 (en) 2007-04-25 2010-03-16 Micron Technology, Inc. Programming and/or erasing a memory device in response to its program and/or erase history
JP5142692B2 (ja) 2007-12-11 2013-02-13 株式会社東芝 不揮発性半導体記憶装置
JP2009238874A (ja) 2008-03-26 2009-10-15 Toshiba Corp 半導体メモリ及びその製造方法
JP2009252255A (ja) * 2008-04-01 2009-10-29 Renesas Technology Corp 不揮発性半導体記憶装置
JP2009266944A (ja) 2008-04-23 2009-11-12 Toshiba Corp 三次元積層不揮発性半導体メモリ
JP5283960B2 (ja) 2008-04-23 2013-09-04 株式会社東芝 三次元積層不揮発性半導体メモリ
JP2010199235A (ja) 2009-02-24 2010-09-09 Toshiba Corp 不揮発性半導体記憶装置
JP2012069205A (ja) 2010-09-22 2012-04-05 Toshiba Corp 不揮発性半導体記憶装置
JP2012252740A (ja) 2011-06-02 2012-12-20 Toshiba Corp 不揮発性半導体記憶装置
KR20140045168A (ko) 2012-10-08 2014-04-16 삼성전자주식회사 불휘발성 메모리 장치, 메모리 시스템 및 불휘발성 메모리 장치의 동작방법
KR20150094129A (ko) * 2014-02-10 2015-08-19 에스케이하이닉스 주식회사 반도체 장치 및 이의 동작 방법
KR20160005264A (ko) 2014-07-04 2016-01-14 삼성전자주식회사 저장 장치 및 그것의 읽기 방법들
US9502129B1 (en) 2015-09-10 2016-11-22 Kabushiki Kaisha Toshiba Memory system and method of controlling nonvolatile memory
US9824758B2 (en) * 2015-10-07 2017-11-21 SK Hynix Inc. Semiconductor memory device and operating method thereof
US9589651B1 (en) * 2015-11-18 2017-03-07 Kabushiki Kaisha Toshiba Semiconductor memory device and controlling method thereof
KR102395196B1 (ko) * 2017-10-17 2022-05-06 삼성전자주식회사 파라미터 교정 기능을 갖는 스토리지 장치 및 상기 스토리지 장치의 동작 방법
JP7158965B2 (ja) 2018-09-14 2022-10-24 キオクシア株式会社 メモリシステム

Also Published As

Publication number Publication date
US11514986B2 (en) 2022-11-29
TWI803866B (zh) 2023-06-01
JP2022020957A (ja) 2022-02-02
US20230047861A1 (en) 2023-02-16
US20220028460A1 (en) 2022-01-27
TW202205266A (zh) 2022-02-01

Similar Documents

Publication Publication Date Title
US10573394B2 (en) Memory system
US10916300B2 (en) Semiconductor memory device and memory system
CN113963737A (zh) 存储系统以及半导体存储装置
US7508704B2 (en) Non-volatile semiconductor storage system
US11170857B2 (en) Semiconductor memory device that performs successive tracking reads during an operation to read one page
US10573378B2 (en) Methods of programming memory devices
KR102192910B1 (ko) 반도체 장치, 메모리 시스템 및 이의 동작 방법
US20070279982A1 (en) Semiconductor memory device capable of correcting a read level properly
KR20160096082A (ko) 전하 트래핑 메모리에 대한 기입 스킴
US9589640B2 (en) Data storage device including nonvolatile memory device and operating method thereof
US11735253B2 (en) Apparatus and methods for programming memory cells responsive to an indication of age of the memory cells
CN110675908A (zh) 半导体存储装置
US10679705B2 (en) Controller and operating method thereof
JP2012123856A (ja) 不揮発性半導体記憶装置
US20230197159A1 (en) Memory system and semiconductor storage device
US9558815B2 (en) Semiconductor storage device
CN112786093B (zh) 半导体存储器装置及其操作方法
JP2019160379A (ja) 半導体記憶装置及びメモリシステム
TWI775655B (zh) 記憶體系統
CN109785892B (zh) 包括字线缺陷检测电路的存储器器件
US20240096423A1 (en) Memory system
JP2023037448A (ja) 半導体記憶装置及びイレーズ検証方法
TW202414414A (zh) 記憶體系統

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination