CN113948574B - 一种低功耗的横向阶梯分离栅器件结构 - Google Patents
一种低功耗的横向阶梯分离栅器件结构 Download PDFInfo
- Publication number
- CN113948574B CN113948574B CN202110994084.5A CN202110994084A CN113948574B CN 113948574 B CN113948574 B CN 113948574B CN 202110994084 A CN202110994084 A CN 202110994084A CN 113948574 B CN113948574 B CN 113948574B
- Authority
- CN
- China
- Prior art keywords
- gate
- doping type
- groove
- region
- doping
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000926 separation method Methods 0.000 title claims abstract description 52
- 230000003647 oxidation Effects 0.000 claims abstract description 35
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 35
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 230000003068 static effect Effects 0.000 abstract description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 6
- 239000004065 semiconductor Substances 0.000 abstract description 4
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 3
- 239000000377 silicon dioxide Substances 0.000 abstract description 3
- 230000005684 electric field Effects 0.000 description 14
- 230000015556 catabolic process Effects 0.000 description 5
- 239000008186 active pharmaceutical agent Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000004088 simulation Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000779 depleting effect Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/7825—Lateral DMOS transistors, i.e. LDMOS transistors with trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/404—Multiple field plate structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明属于功率半导体技术领域，具体涉及一种低功耗的横向阶梯分离栅器件结构。本发明主要特征在于：具有两个阶梯的分离栅且阶梯分离栅位于N漂移区的氧化槽中，中间用二氧化硅相互隔离并且以阶梯状分布；两个平面栅以镶嵌在氧化槽中的槽栅为中心呈两边对称分布；P条、N漂移区和氧化槽在Z方向上交替排列。本发明降低了开关损耗，主要缓解了槽型器件中的比导通电阻和栅漏电荷矛盾关系，同时优化电荷平衡，提高终端结构的耐压。本发明能在保证器件整体有较大耐压的同时也能显著的减小比导通电阻（静态损耗）和栅漏电荷（动态损耗）。
Description
技术领域
本发明属于功率半导体技术领域，涉及一种低功耗的横向阶梯分离栅器件结构。
背景技术
功率半导体器件主要发展方向，一个是高功率(高耐压和低比导通电阻)，另一个是低损耗(小的栅漏电荷(或者栅漏电容)和小的比导通电阻)。由于半导体器件存在固有的“硅极限”，即击穿电压和比导通电阻成2.5次方的关系，使得耐压与比导通电阻一直处于矛盾的关系。随着槽栅技术的发展，缓解了耐压与比导通电阻的矛盾关系，但是槽栅结构中因为有比较大的栅极面积，会使得栅极与漏极重叠的区域也比较大，让CGD (或者QGD)变大，动态损耗变得比较大，又会出现比导通电阻（静态损耗）和栅电荷(动态损耗)之间的矛盾。
为了缓解这两个矛盾，在不牺牲比较多的击穿电压情况下，得到低的比导通电阻和栅漏电荷，本发明引入了三个栅极(两个平面栅和一个槽栅)、两个阶梯的分离栅和P条，关态时阶梯分离栅和P条多维度辅助耗尽N漂移区，显著降低了器件的比导通电阻（静态损耗），同时连接源极电位的阶梯分离栅可以等效为场板，引入额外的电场尖峰，调制了电场，保证了器件的整体耐压。阶梯分离栅也充当栅极和漏极之间的屏蔽层，并将部分栅漏电容（CGD）转换为栅源电容（CGS）和漏源电容（CDS），从而降低了栅极-漏极重叠和栅漏电荷，从而减少动态损耗。开态时沟道不仅在平面栅下方形成，而且也形成在槽栅的侧壁上，扩展了沟道的宽度，获得了较低的沟道电阻。
发明内容
鉴于以上所述现有技术的缺点，发明提出一种低功耗的横向阶梯分离栅器件结构，目的是在不牺牲较多的击穿电压情况下，降低比导通电阻和栅漏电荷，即降低器件的损耗。
为实现上述发明目的，本发明技术方案如下：一种低功耗的横向阶梯分离栅器件结构其特征在于：其元胞结构包括第二掺杂类型衬底(1)、SiO2埋氧层(21)、第一掺杂类型漂移区(32)、第二掺杂类型P条(43)、栅氧化槽(24)、第二掺杂类型源端重掺杂区(41)、第一掺杂类型源端重掺杂区(31)、第二掺杂类型阱区(42)、源极接触电极(51)、栅氧化层1 (22)和栅氧化层2 (23)、平面栅1(54)和平面栅2(55)、槽栅(53)、第一块阶梯分离栅(56)、第二块阶梯分离栅(57)、漏极接触电极(52)、第一掺杂类型漏端重掺杂区(33)；所述第二掺杂类型衬底(1)上表面设置有SiO2埋氧层(21)；所述SiO2埋氧层(21)上端置有第二掺杂类型P条(43)、第一掺杂类型漂移区(32)和栅氧化槽(24)并且其三者在Z方向上交替排列；所述第一掺杂类型漂移区(32)中设置有栅氧化槽(24)，其中栅氧化槽(24)从最左边依次含有槽栅(53)、第一块阶梯分离栅(56)和第二块阶梯分离栅(57)，其三者内部由SiO2相互隔离，成阶梯状分布；所述第二掺杂类型阱区(42)包括第二掺杂类型重掺杂区(41)和第一掺杂类型重掺杂区(31)，其上端是源极接触电极(51)；所述的栅氧化层1 (22)和栅氧化层2 (23)以槽栅(53)为中心呈两边对称分布，栅氧化层1 (22)和栅氧化层2 (23)其上端分别是平面栅1(54)和平面栅2(55)；所述的第一掺杂类型漂移区(32)和第二掺杂类型P条(43)右上侧置有第一掺杂类型漏端重掺杂区(33)，其上端是漏极接触电极(52)。
本发明总的技术方案：该器件引入了两个阶梯的分离栅和三个栅极，三个栅极分别由两个平面栅和一个槽栅组成，两个阶梯的分离栅位于N漂移区的氧化槽中，中间用二氧化硅相互隔离并且以阶梯状分布。P条、N漂移区和氧化槽在Z方向上依次交替排列。开态时，器件在平面栅下方形成沟道，同时在槽栅的侧壁上也形成沟道，扩展了沟道的宽度，将电流引入漂移区内部内，获得了较低的沟道电阻并改善了静态损耗。在关态时，阶梯分离栅和P条多维度辅助耗尽N漂移区，也进一步减小了比导通电阻和改善了静态损耗。与此同时，连接源极电位的阶梯分离栅可以等效为场板，引入额外的电场尖峰，调制了电场，保证了器件的整体耐压。此外，阶梯分离栅也充当栅极和漏极之间的屏蔽层，并将部分栅漏电容（CGD）转换为栅源电容（CGS）和漏源电容（CDS），降低了栅极-漏极重叠和栅极-漏极电荷，显著减少了器件的开关损耗和动态损耗。综上，本发明保证器件在不牺牲较多的击穿电压情况下，会降低器件的比导通电阻和栅漏电荷，即减小器件的静态损耗和动态损耗。
作为优选方式，所述器件是SOI器件，对于SOI器件来说衬底为第一型硅或第二型硅。
作为优选方式，所述第二掺杂类型P条相邻第一掺杂类型N漂移区，第一掺杂类型N漂移区相邻栅氧化槽，在Z方向上三者依次交替排列。介质槽在保持高耐压的同时极大缩短了漂移区的长度，进一步降低器件的比导通电阻。同时P条会辅助耗尽N漂移区，降低比导通电阻。
作为优选方式，所述栅氧化槽中从最左边依次放置槽栅、第一块阶梯分离栅和第二块阶梯分离栅，其内部用SiO2相互隔离，呈阶梯状分布，故为阶梯分离栅结构。
作为优选方式，所述的平面栅和槽栅结合起来，开态时器件在平面栅下方形成沟道，同时在槽栅的侧壁上也形成沟道，增加了电流密度，获得了较低的沟道电阻并改善了静态损耗。
作为优选方式，所述第二掺杂类型P条和阶梯分离栅多维度辅助耗尽N漂移区，显著减小了器件的比导通电阻。
作为优选方式,所述的阶梯分离栅结构在关态时等效为场板，引入额外的电场尖峰，调制了电场，保证了器件的整体耐压。同时辅助耗尽漂移区，降低比导通电阻。在开态时栅槽氧一侧会积累电荷形成低阻通道，进一步降低器件比导通电阻。阶梯分离栅也充当栅极和漏极之间的屏蔽层，并将部分CGD转换为CGS和CDS，从而降低了栅极-漏极重叠和栅极-漏极电荷，从而减少开关损耗和动态损耗。
作为优选方式，所述第一掺杂类型为N型，第二掺杂类型为P型。
本发明的有益效果为：该器件引入了两个阶梯的分离栅和三个栅极，三个栅极由平面栅和槽栅组成，阶梯分离栅镶嵌在N漂移区的氧化槽中，中间用二氧化硅相互隔离并且以阶梯状分布。P条、N漂移区和氧化槽在Z方向上依次交替排列。开态时器件在平面栅下方形成沟道，同时在槽栅的侧壁上也形成沟道，增加了电流密度，获得了较低的沟道电阻并改善了静态损耗。在关态时，阶梯分离栅和P条多维度辅助耗尽N漂移区，显著减小了比导通电阻和静态损耗。与此同时，连接源极电位的阶梯分离栅可以等效为场板，引入额外的电场尖峰，调制了电场，保证了器件的整体耐压。阶梯分离栅也充当栅极和漏极之间的屏蔽层，并将部分CGD转换为CGS和CDS，降低了栅极-漏极重叠和栅漏电荷，显著减少开关损耗和动态损耗。综上，本发明保证器件在不牺牲较多的击穿电压情况下，会降低器件的比导通电阻和栅漏电荷，即减小器件的静态损耗和动态损耗。
附图说明
图1是本发明实施例1的一种低功耗的横向阶梯分离栅器件结构示意图；
图2是传统的三栅横向功率器件；
图3是本发明实施例2中具有第一阶梯分离栅结构一种示例结构示意图；
图4是本发明实施例3中具有延伸分离栅结构一种示例结构示意图；
图5是本发明实施例4中栅氧化槽为低K材料的一种示例结构示意图；
图6是本发明实施例5中梯形分离栅结构一种示例结构示意图；
图7对比了本发明所提出结构与传统器件结构开关特性的仿真结果，其中实线为如图1所示的本发明实施例1器件结构的开关特性曲线，虚线为如图2所示的传统三栅结构的开关特性曲线。
图8对比了本发明所提出结构与传统器件结构栅电荷特性的仿真结果，其中实线为如图1所示的本发明实施例1器件结构的栅电荷曲线，虚线为如图2所示的传统三栅结构的栅电荷曲线。
图9是本发明所提出具有低功耗的横向阶梯分离栅器件结构与图3具有第一阶梯分离栅器件结构的表面电场。
图10是本发明所提出具有低功耗的横向阶梯分离栅器件结构与图3具有第一阶梯分离栅器件结构的耐压与比导通电阻的对比图。
其中，1为第二掺杂类型衬底, 21为SiO2埋氧层，32为第一掺杂类型漂移区，43为第二掺杂类型P条，24为栅氧化槽，33为第一掺杂类型漏端重掺杂区，54为平面栅1，55为平面栅2，22为栅氧化层1，23为栅氧化层2，53为槽栅，56为第一块阶梯分离栅，57为第二块阶梯分离栅，51为源极接触电极，52为漏极接触电极，42为第二掺杂类型阱区，31为第一掺杂类型源端重掺杂区，41为第二掺杂类型源端重掺杂区。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
实施例1
如图1所示，一种低功耗的横向阶梯分离栅器件结构其特征在于：其元胞结构包括第二掺杂类型衬底(1)、SiO2埋氧层(21)、第一掺杂类型漂移区(32)、第二掺杂类型P条(43)、栅氧化槽(24)、第二掺杂类型源端重掺杂区(41)、第一掺杂类型源端重掺杂区(31)、第二掺杂类型阱区(42)、源极接触电极(51)、栅氧化层1 (22)和栅氧化层2 (23)、平面栅1(54)和平面栅2(55)、槽栅(53)、第一块阶梯分离栅(56)、第二块阶梯分离栅(57)、漏极接触电极(52)、第一掺杂类型漏端重掺杂区(33)；所述第二掺杂类型衬底(1)上表面设置有SiO2埋氧层(21)；所述SiO2埋氧层(21)上端置有第二掺杂类型P条(43)、第一掺杂类型漂移区(32)和栅氧化槽(24)并且其三者在Z方向上交替排列；所述第一掺杂类型漂移区(32)中设置有栅氧化槽(24)，其中栅氧化槽(24)从最左边依次含有槽栅(53)、第一块阶梯分离栅(56)和第二块阶梯分离栅(57)，其三者内部由SiO2相互隔离，成阶梯状分布；所述第二掺杂类型阱区(42)包括第二掺杂类型重掺杂区(41)和第一掺杂类型重掺杂区(31)，其上端是源极接触电极(51)；所述的栅氧化层1 (22)和栅氧化层2 (23)以槽栅(53)为中心呈两边对称分布，栅氧化层1 (22)和栅氧化层2 (23)其上端分别是平面栅1(54)和平面栅2(55)；所述的第一掺杂类型漂移区(32)和第二掺杂类型P条(43)右上侧置有第一掺杂类型漏端重掺杂区(33)，其上端是漏极接触电极(52)。
如图2所示，是一个传统的三栅结构，三栅由两个平面栅和一个槽栅组成。
实施例2
如图3所示，本实施例和实施例1基本相同，区别在于分离栅的数量为1，只有第一阶梯分离栅。
实施例3
如图4所示，本实施例和实施例1基本相同，区别在于氧化槽中分离栅的数量为1，将第一阶梯分离栅和第二阶梯分离栅并为一整个矩型分离栅。
实施例4
如图5所示，本实施例和实施例1基本相同，区别在于：将栅氧化槽24的材料改为低K材料61，低K材料61引入额外电场尖峰，调制表面电场，同时减小介电系数达到进一步降低栅漏电荷的作用。
实施例5
如图6所示，本实施例和实施例1基本相同，区别在于氧化槽中分离栅的数量为1，将第一阶梯分离栅和第二阶梯分离栅并为一整个梯型分离栅。
图7和图8展示了本发明所提出的结构与传统三栅器件结构开关特性和栅电荷特性的仿真结果。其中实线为如图1所示的本发明实施例1器件结构的相关曲线，虚线为如图2所示的传统结构的相关曲线。在仿真中，此两种结构的尺寸等基本参数都是一样。可以从图7和图8得出，本发明结构能有效降低器件开关所需的栅电容，使开关性能得到改善，降低了损耗。
图9和图10展示了本发明所提出的结构与图3具有第一阶梯分离栅器件结构的表面电场分布和电学特性。其中五角星连线为如图1所示的本发明实施例1器件结构的相关曲线，六边形连线为如图3所示的分离栅器件结构的相关曲线。从图9和图10可以得出阶梯分离栅会引入额外的尖峰调制电场，抬高整体的电场。并且两个阶梯的分离栅会比一个阶梯的分离栅辅助耗尽漂移区作用更大一些，漂移区电荷容量增加。本发明结构在保证一定耐压下，有一个超低的比导通电阻。
Claims (4)
1.一种低功耗的横向阶梯分离栅器件结构其特征在于：其元胞结构包括第二掺杂类型衬底(1)、SiO2埋氧层(21)、第一掺杂类型漂移区(32)、第二掺杂类型P条(43)、栅氧化槽(24)、第二掺杂类型源端重掺杂区(41)、第一掺杂类型源端重掺杂区(31)、第二掺杂类型阱区(42)、源极接触电极(51)、栅氧化层1 (22)和栅氧化层2 (23)、平面栅1(54)和平面栅2(55)、槽栅(53)、第一块阶梯分离栅(56)、第二块阶梯分离栅(57)、漏极接触电极(52)、第一掺杂类型漏端重掺杂区(33)；所述第二掺杂类型衬底(1)上表面设置有SiO2埋氧层(21)；所述SiO2埋氧层(21)上端置有第二掺杂类型P条(43)、第一掺杂类型漂移区(32)和栅氧化槽(24)并且其三者在Z方向上交替排列；所述第一掺杂类型漂移区(32)中设置有栅氧化槽(24)，其中栅氧化槽(24)从最左边依次含有槽栅(53)、第一块阶梯分离栅(56)和第二块阶梯分离栅(57)，其三者内部由SiO2相互隔离，成阶梯状分布；所述第二掺杂类型阱区(42)包括第二掺杂类型重掺杂区(41)和第一掺杂类型重掺杂区(31)，其上端是源极接触电极(51)；所述的栅氧化层1 (22)和栅氧化层2 (23)以槽栅(53)为中心呈两边对称分布，栅氧化层1 (22)和栅氧化层2 (23)其上端分别是平面栅1(54)和平面栅2(55)；所述的第一掺杂类型漂移区(32)和第二掺杂类型P条(43)右上侧置有第一掺杂类型漏端重掺杂区(33)，其上端是漏极接触电极(52)。
2.根据权利要求1所述的一种低功耗的横向阶梯分离栅器件结构，其特征在于：所述的第二掺杂类型P条(43)、第一掺杂类型漂移区(32)和栅氧化槽(24)在Z方向上交替排列，第一掺杂类型漂移区(32)的两侧分别是第二掺杂类型P条(43)和栅氧化槽(24)。
3.根据权利要求1所述的一种低功耗的横向阶梯分离栅器件结构，其特征在于：所述的栅氧化槽(24)中从最左侧依次放置槽栅(53)、第一块阶梯分离栅(56)和第二块阶梯分离栅(57)，并由SiO2相互隔离，呈阶梯状分布。
4.根据权利要求1所述的一种低功耗的横向阶梯分离栅器件结构，其特征在于：所述的平面栅1(54)和平面栅2(55)以栅氧化槽(24)中的槽栅(53)为中心呈两边对称分布。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110994084.5A CN113948574B (zh) | 2021-08-27 | 2021-08-27 | 一种低功耗的横向阶梯分离栅器件结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110994084.5A CN113948574B (zh) | 2021-08-27 | 2021-08-27 | 一种低功耗的横向阶梯分离栅器件结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113948574A CN113948574A (zh) | 2022-01-18 |
| CN113948574B true CN113948574B (zh) | 2023-09-29 |
Family
ID=79328209
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110994084.5A Active CN113948574B (zh) | 2021-08-27 | 2021-08-27 | 一种低功耗的横向阶梯分离栅器件结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113948574B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105810739A (zh) * | 2016-03-18 | 2016-07-27 | 电子科技大学 | 一种横向soi功率ldmos |
| CN111584634A (zh) * | 2020-05-09 | 2020-08-25 | 杰华特微电子（杭州）有限公司 | 半导体器件及其制造方法 |
-
2021
- 2021-08-27 CN CN202110994084.5A patent/CN113948574B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105810739A (zh) * | 2016-03-18 | 2016-07-27 | 电子科技大学 | 一种横向soi功率ldmos |
| CN111584634A (zh) * | 2020-05-09 | 2020-08-25 | 杰华特微电子（杭州）有限公司 | 半导体器件及其制造方法 |
Non-Patent Citations (5)
| Title |
|---|
| 100V级功率器件及其栅电荷研究;袁娜;《中国优秀硕士学位论文全文数据库》;全文 * |
| An ultra-low on-resistance Triple RESURF Tri-gate LDMOS power device;Kong M, Yi B, Chen X;13th International Conference on Power Electronics and Drive Systems;全文 * |
| Jie Wei ; Xiaorong Luo ; Zhaoji Li ; Bo Zhang.Accumulation mode triple gate SOI LDMOS with ultralow on-resistance and enhanced transconductance.2016 28th International Symposium on Power Semiconductor Devices and ICs (ISPSD).2016,全文. * |
| Novel high- with low specific on-resistance high voltage lateral double-diffused MOSFET;吴丽娟；章中杰；宋月；杨航；胡利民；袁娜;Chinese Physics B;全文 * |
| 新型低功耗横向功率 MOSFET 研究;葛薇薇;《中国优秀硕士学位论文全文数据库》;全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113948574A (zh) | 2022-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6838346B2 (en) | Method of fabricating a high-voltage transistor with a multi-layered extended drain structure | |
| CN103022140B (zh) | 横向晶体管及其制造方法 | |
| US20030151110A1 (en) | High-voltage lateral transistor with a multi-layered extended drain structure | |
| US20070126055A1 (en) | Trench insulated gate field effect transistor | |
| CN102779836B (zh) | 使用高介电常数槽结构的低比导通电阻的纵向功率器件 | |
| CN109119468B (zh) | 一种屏蔽栅dmos器件 | |
| CN110649096B (zh) | 一种高压n沟道HEMT器件 | |
| CN103579313A (zh) | 提高高压ldmos器件击穿电压的结构 | |
| CN112164719B (zh) | 具有等势浮空槽的低阻器件及其制造方法 | |
| CN115763565A (zh) | 一种具有高k介质的屏蔽栅沟槽型MOSFET结构 | |
| CN111244185A (zh) | 一种鳍式横向双扩散功率器件 | |
| CN110649097B (zh) | 一种高压p沟道HFET器件 | |
| CN110660843A (zh) | 一种高压p沟道HEMT器件 | |
| CN107546274B (zh) | 一种具有阶梯型沟槽的ldmos器件 | |
| CN212659542U (zh) | 一种具有掩埋导电介质沟道区分裂栅结构的半导体功率器件 | |
| CN111211174B (zh) | 一种sgt-mosfet半导体器件 | |
| CN113948574B (zh) | 一种低功耗的横向阶梯分离栅器件结构 | |
| CN116469924A (zh) | 漂移区电场优化的屏蔽栅mosfet | |
| CN213958962U (zh) | 屏蔽栅功率器件的版图结构 | |
| CN113410299B (zh) | 一种高耐压的n沟道LDMOS器件及其制备方法 | |
| CN112186028A (zh) | 一种集成npn穿通三极管的屏蔽栅mosfet器件 | |
| CN112713193B (zh) | 一种具有凸型扩展埋氧区的沟槽ldmos晶体管 | |
| CN113410300B (zh) | 一种高耐压的p沟道LDMOS器件及其制备方法 | |
| CN116632066A (zh) | 一种横向功率半导体器件 | |
| CN114171582A (zh) | 一种具有三角形埋层的绝缘层上硅ldmos晶体管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |