CN113948516A - 一种电容结构及其制备方法 - Google Patents
一种电容结构及其制备方法 Download PDFInfo
- Publication number
- CN113948516A CN113948516A CN202111207961.6A CN202111207961A CN113948516A CN 113948516 A CN113948516 A CN 113948516A CN 202111207961 A CN202111207961 A CN 202111207961A CN 113948516 A CN113948516 A CN 113948516A
- Authority
- CN
- China
- Prior art keywords
- layer
- capacitor
- hole
- etching
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 92
- 238000002360 preparation method Methods 0.000 title abstract description 9
- 238000005530 etching Methods 0.000 claims abstract description 58
- 239000000758 substrate Substances 0.000 claims abstract description 46
- 238000000034 method Methods 0.000 claims abstract description 44
- 239000000463 material Substances 0.000 claims abstract description 28
- 238000000151 deposition Methods 0.000 claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 claims abstract description 9
- 238000000227 grinding Methods 0.000 claims description 11
- 239000003989 dielectric material Substances 0.000 claims description 5
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 5
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 5
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 5
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 5
- 229910001936 tantalum oxide Inorganic materials 0.000 claims description 5
- 230000001788 irregular Effects 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 182
- 239000007789 gas Substances 0.000 description 13
- 238000001312 dry etching Methods 0.000 description 10
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 10
- 238000001039 wet etching Methods 0.000 description 10
- 239000000126 substance Substances 0.000 description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 229910018503 SF6 Inorganic materials 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 6
- 238000005498 polishing Methods 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 229910052731 fluorine Inorganic materials 0.000 description 3
- 239000011737 fluorine Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229960000909 sulfur hexafluoride Drugs 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical group [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- QKCGXXHCELUCKW-UHFFFAOYSA-N n-[4-[4-(dinaphthalen-2-ylamino)phenyl]phenyl]-n-naphthalen-2-ylnaphthalen-2-amine Chemical compound C1=CC=CC2=CC(N(C=3C=CC(=CC=3)C=3C=CC(=CC=3)N(C=3C=C4C=CC=CC4=CC=3)C=3C=C4C=CC=CC4=CC=3)C3=CC4=CC=CC=C4C=C3)=CC=C21 QKCGXXHCELUCKW-UHFFFAOYSA-N 0.000 description 2
- GVGCUCJTUSOZKP-UHFFFAOYSA-N nitrogen trifluoride Chemical compound FN(F)F GVGCUCJTUSOZKP-UHFFFAOYSA-N 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- QNRATNLHPGXHMA-XZHTYLCXSA-N (r)-(6-ethoxyquinolin-4-yl)-[(2s,4s,5r)-5-ethyl-1-azabicyclo[2.2.2]octan-2-yl]methanol;hydrochloride Chemical compound Cl.C([C@H]([C@H](C1)CC)C2)CN1[C@@H]2[C@H](O)C1=CC=NC2=CC=C(OCC)C=C21 QNRATNLHPGXHMA-XZHTYLCXSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 238000007521 mechanical polishing technique Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
- H10B12/0387—Making the trench
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/50—Peripheral circuit region structures
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及半导体制造领域，公开一种电容结构及其制备方法。一种电容结构的制备方法包括：在衬底上依次沉积第一支撑层、第一牺牲层和第二支撑层；在第二支撑层内形成异质区；在第二支撑层上依次沉积第二牺牲层和第三支撑层；通过刻蚀工艺，沿第三支撑层往衬底方向依次刻蚀形成电容孔，且电容孔贯穿异质区，其中，异质区的材料与第二支撑层的材料的刻蚀选择比大于1；在电容孔内表面形成下电极层。自第三支撑层往衬底依次刻蚀的过程中，若刻蚀方向出现一定程度的偏斜，由于异质区的存在，异质区会被优先刻蚀，即下半段的刻蚀起点被异质区纠正，可以在一定程度上纠正刻蚀方向，从而避免因下半段电容孔偏斜程度过大造成的相邻的电容孔互通的问题。
Description
技术领域
本发明涉及半导体制造技术领域，特别涉及一种电容结构及其制备方法。
背景技术
随着动态随机存取存储器(DRAM)特征尺寸持续缩小，电容器的电容也在不断减小，通过做出高深宽比结构的电容和形成双面(double side)结构的介电材料来提高电容是行之有效的提高电容的方法。在高深宽比结构的应用中，通常需要制备牺牲层来刻蚀高深宽比孔洞。刻蚀电容孔的过程中会存在电容孔刻歪的情况，导致后续沉积下电极后多个电容孔之间的下电极存在互联的情况。
为此，亟需提供一种的新的电容结构及其形成方法，以解决现有技术中存在的上述问题。
发明内容
根据一些实施例，本申请第一方面提供一种电容结构的制备方法，包括：
在衬底上依次沉积第一支撑层、第一牺牲层和第二支撑层；
在所述第二支撑层内形成异质区；
在所述第二支撑层上依次沉积第二牺牲层和第三支撑层；
通过刻蚀工艺，沿所述第三支撑层往所述衬底方向依次刻蚀形成电容孔，且所述电容孔贯穿所述异质区，其中，所述异质区的材料与所述第二支撑层的材料的刻蚀选择比大于1；
在所述电容孔内表面形成下电极层。
本申请的实施例至少具有以下优点：
在衬底上依次沉积第一支撑层和第一牺牲层后，在第一牺牲层上沉积第二支撑层，并在第二支撑层上形成异质区，在第二支撑层上依次沉积第二牺牲层和第三支撑层以形成电容的基础结构；在该结构上刻蚀电容孔时，通过刻蚀工艺，沿第三支撑层往衬底方向依次刻蚀，由于异质区的材料与第二支撑层的材料的刻蚀选择比大于1，故刻蚀完第二牺牲层后，与第二支撑层其它区域相比，异质区会优先被刻蚀，后依次刻蚀第一牺牲层、第一支撑层和衬底，从而形成完整的电容孔，最后在电容孔内表面形成下电极层。自第三支撑层往衬底依次刻蚀的过程中，若刻蚀方向出现一定程度的偏斜即刻蚀方向与衬底的法线之间的夹角超过预设范围，由于第二支撑层异质区的存在，异质区会被优先刻蚀，即下半段的刻蚀起点被异质区纠正，可以在一定程度上纠正刻蚀方向，从而避免因下半段电容孔偏斜程度过大造成的相邻的电容孔互通，进而造成不同电容孔内的下电极互连的问题。
在一些实施例中，在所述第二支撑层上形成异质区，包括：
通过刻蚀工艺，刻蚀所述第二支撑层形成过孔；
在所述过孔内填充异质材料形成所述异质区。
在一些实施例中，所述过孔的横截面面积大于所述电容孔的横截面面积。
在一些实施例中，在所述过孔内填充介电材料形成所述异质区之后，还包括：
通过化学机械研磨所述异质区，使所述异质区背离所述衬底一侧表面与所述第二支撑层背离所述衬底一侧表面位于同一平面。
在一些实施例中，所述异质材料包括氧化铪或者氧化铝或者氧化钽。
在一些实施例中，所述过孔为圆形孔或者椭圆形孔。
在一些实施例中，所述过孔为多边形孔。
在一些实施例中，所述过孔为异形孔。
在一些实施例中，所述下电极层嵌入所述第二牺牲层、第二支撑层以及所述第一牺牲层在所述过孔处形成的凹槽内。
在一些实施例中，在所述第二支撑层上形成异质区，包括：
通过刻蚀工艺，刻蚀所述第二支撑层背离所述衬底一侧以使表面成凹陷形成所述异质区。
根据一些实施例，本申请第二方面提供一种电容结构，包括：
衬底；
形成于所述衬底的第一支撑层；
形成于所述第一支撑层背离所述衬底一侧的第一牺牲层；
形成于所述第一牺牲层背离所述第一支撑层一侧的第二支撑层；
形成于所述第二支撑层背离所述第一牺牲层一侧的第二牺牲层；
形成于所述第二牺牲层背离所述第二支撑层一侧的第三支撑层；
电容孔，所述电容孔依次贯穿所述第三支撑层、所述第二牺牲层、所述第二支撑层、所述第一牺牲层、所述第一支撑层以及所述衬底，所述电容孔的侧壁上形成有限位槽；
下电极层，所述下电极层形成于所述电容孔的侧壁，所述下电极层上设有与所述限位槽配合的限位凸起，所述限位凸起沿背离所述电容孔轴线方向延伸。
在一些实施例中，所述限位槽形成于所述电容孔贯穿所述第二支撑层的部分。
在一些实施例中，所述限位凸起横截面的外轮廓为圆形或者椭圆形。
在一些实施例中，所述限位凸起横截面的外轮廓为多边形。
在一些实施例中，所述限位凸起横截面的外轮廓为不规则图形。
附图说明
图1为本发明实施例提供的一种电容结构的制备方法的示意图；
图2为图1中S102的一种具体实施方式的示意图；
图3a-图3i为图1和图2中制备方法的制备示意；
图4a-图4f为本发明实施例提供的过孔的形状示意；
图5为图1中S102的另一种具体实施方式的示意图；
图6为本发明实施例提供的一种电容结构的示意图；
图7为图6中A处放大图。
图标：1-衬底；2-第一支撑层；3-第一牺牲层；4-第二支撑层；5-第二牺牲层；6-第三支撑层；7-电容孔；8-下电极层；41-异质区；71-限位槽；81-限位凸起。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
根据一些实施例，本申请的第一方面提供了一种电容结构的制备方法，如图1所示，具体包括以下步骤：
S101、在衬底上依次沉积第一支撑层、第一牺牲层和第二支撑层；
S102、在第二支撑层内形成异质区；
S103、在第二支撑层上依次沉积第二牺牲层和第三支撑层；
S104、通过刻蚀工艺，沿第三支撑层往衬底方向依次刻蚀形成电容孔，且电容孔贯穿异质区，其中，异质区的材料与第二支撑层的材料的刻蚀选择比大于1；
S105、在电容孔内表面形成下电极层。
本申请的实施例至少具有以下优点：
在衬底上依次沉积第一支撑层和第一牺牲层后，在第一牺牲层上沉积第二支撑层，并在第二支撑层上形成异质区，在第二支撑层上依次沉积第二牺牲层和第三支撑层以形成电容的基础结构；在该结构上刻蚀电容孔时，通过刻蚀工艺，沿第三支撑层往衬底方向依次刻蚀，由于异质区的材料与第二支撑层的材料的刻蚀选择比大于1，故刻蚀完第二牺牲层后，与第二支撑层其它区域相比，异质区会优先被刻蚀，后依次刻蚀第一牺牲层、第一支撑层和衬底，从而形成完整的电容孔，最后在电容孔内表面形成下电极层。自第三支撑层往衬底依次刻蚀的过程中，若刻蚀方向出现一定程度的偏斜即刻蚀方向与衬底的法线之间的夹角超过预设范围，由于第二支撑层异质区的存在，异质区会被优先刻蚀，即下半段的刻蚀起点被异质区纠正，可以在一定程度上纠正刻蚀方向，从而避免因下半段电容孔偏斜程度过大造成的相邻的电容孔互通，进而造成不同电容孔内的下电极互连的问题。
在一些实施例中，参照图2，上述S102中，在第二支撑层上形成异质区，包括：
S201、通过刻蚀工艺，刻蚀第二支撑层形成过孔；
S202、在过孔内填充异质材料形成异质区。
在一些实施例中，过孔的横截面面积大于电容孔的横截面面积。
需要说明的是，由第三支撑层往衬底一侧依次刻蚀的过程中，当刻蚀完第二牺牲层后，若出现刻歪即电容孔歪斜的情况，由于过孔的横截面面积大于电容孔的横截面面积，使得第二支撑层上的过孔与第二牺牲层朝向第二支撑层一侧表面上的电容孔存在重叠部分，刻蚀过孔内的异质区，该过孔可以与第二牺牲层上的电容孔连通，即该过孔可以作为电容孔的一部分，由于该过孔为依据设计形成的，因此，该过孔在一定程度上纠正电容孔的方向，即纠正歪斜的刻蚀方向，从而避免因下半段电容孔偏斜程度过大造成的相邻的电容孔互通，进而造成不同电容孔内的下电极互连的问题。
在一些实施例中，在过孔内填充介电材料形成异质区之后，还包括：
S203、通过化学机械研磨异质区，使异质区背离衬底一侧表面与第二支撑层背离衬底一侧表面位于同一平面。
需要说明的是，化学机械研磨技术综合了化学研磨和机械研磨的优势。单纯的化学研磨，表面精度较高，损伤低，完整性好，不容易出现表面/亚表面损伤，但是研磨速率较慢，材料去除效率较低，不能修正表面型面精度，研磨一致性比较差；单纯的机械研磨，研磨一致性好，表面平整度高，研磨效率高，但是容易出现表面层/亚表面层损伤，表面粗糙度值比较低。化学机械研磨吸收了两者各自的优点，可以在保证材料去除效率的同时，获得较完美的表面，得到的平整度比单纯使用这两种研磨要高出1-2个数量级，并且可以实现纳米级到原子级的表面粗糙度。化学机械研磨异质区，可以使第二支撑层背离衬底一侧表面实现表面全局平坦化，利于后续第二牺牲层的沉积工艺，以便提高后续沉积表面的平坦性。
在一些实施例中，异质区材料在刻蚀电容孔时需要一定的选择比，可以比牺牲层(第二牺牲层或第一牺牲层)更易刻蚀，在刻蚀电容孔的步骤中，保留部分异质材料于第二支撑层的过孔中，以防止第二支撑层中过孔的侧壁进一步氧化；但在去除牺牲层时，异质区比牺牲层更难刻蚀，可保留异质区材料于下电极和第二支撑层之间。
在一些实施例中，异质材料包括氧化铪或者氧化铝或者氧化钽。
需要说明的是，一般牺牲层材料为硼磷硅玻璃(Boro-phospho-silicate Glass，BPSG)，异质材料可以选择氧化铪或者氧化铝或者氧化钽。
在一些实施例中，下电极层嵌入第二牺牲层、第二支撑层以及第一牺牲层在过孔处形成的凹槽内。
可以理解的是，由于过孔(或异质区)的横截面面积大于电容孔的横截面面积，因此当刻蚀完异质区后，第二牺牲层、第二支撑层以及第一牺牲层在过孔处形成凹槽，以使下电极层位于第二支撑层的部分嵌入凹槽内。
在一些实施例中，下电极层的材料为TIN(纳米氮化钛)。
图3a-图3i为一些实施例中制备方法的制备示意；具体参照如下步骤：
参照图3a，在硅衬底1上依次沉积第一支撑层2、沉积第一牺牲层3、沉积第二支撑层4，并刻蚀第二支撑层4，以在第二支撑层4上形成若干个过孔；
参照图3b，在刻蚀的第二支撑层4的过孔内填充氧化铪、氧化铝、氧化钽等介电材料形成异质区41，后采用CMP(Chemical Mechanical Polishing，化学机械抛光)研磨异质区41表面以使异质区41与第二支撑层4至一个水平面；
参照图3c，在第二支撑层4上继续沉积第二牺牲层5、沉积第三支撑层6；
参照图3d，刻蚀第三支撑层6，刻蚀方法具体可以采用干法刻蚀或者湿法刻蚀；干法刻蚀气体可以采用NF3(三氟化氮)和CF4(四氟化碳)气体作为刻蚀剂，湿法刻蚀可以采用磷酸作为刻蚀剂；
参照图3e，刻蚀第二牺牲层5，刻蚀方法具体可以采用干法刻蚀或者湿法刻蚀；干法刻蚀气体可以采用含氟气体，如CF4(四氟化碳)和SF6(六氟化硫)气体作为刻蚀剂，湿法刻蚀可以采用氢氟酸作为刻蚀剂；
参照图3f，刻蚀第二支撑层4(包括异质区41)，刻蚀方法具体可以采用干法刻蚀或者湿法刻蚀；干法刻蚀气体可以采用含氟气体，如CF4(四氟化碳)和SF6(六氟化硫)气体作为刻蚀剂，湿法刻蚀可以采用氢氟酸作为刻蚀剂；
参照图3g，刻蚀第一牺牲层3，刻蚀方法具体可以采用干法刻蚀或者湿法刻蚀；干法刻蚀气体可以采用含氟气体，如CF4(四氟化碳)和SF6(六氟化硫)气体作为刻蚀剂，湿法刻蚀可以采用氢氟酸作为刻蚀剂；
参照图3h，刻蚀第一支撑层2，刻蚀方法具体可以采用干法刻蚀或者湿法刻蚀；干法刻蚀气体可以采用NF3(三氟化氮)和CF4(四氟化碳)气体作为刻蚀剂，湿法刻蚀可以采用磷酸作为刻蚀剂；刻蚀衬底1；
参照图3i，CVD(Chemical Vapor Deposition，化学气相沉积)下电极层8，下电极材料可以为TiN(纳米氮化钛)，TiN填充进入第二牺牲层5、第二支撑层4以及第一牺牲层3在过孔处形成的凹槽内。
可以理解的是，该过孔的横截面可以为多种形状，如圆形、正方形、椭圆形、长方形、五边形、六边形、八边形等，图4a-图4f为本申请实施例提供的过孔的部分形状示意，如以下几种：
在一些实施例中，参照图4a，过孔可以为圆形孔。
在一些实施例中，参照图4b，过孔可以为椭圆形孔。
在一些实施例中，参照图4c-图4f，过孔可以为多边形孔，具体如图4c中过孔为矩形、图4d中过孔为菱形、图4e中过孔为五边形以及图4f中过孔为六边形。
在一些实施例中，过孔为异形孔。
在一些实施例中，参照图5，在第二支撑层4上形成异质区41，包括：
S501、通过刻蚀工艺，刻蚀第二支撑层4背离衬底1一侧以使表面成凹陷形成异质区41。
可以理解的是，第二支撑层4背离衬底1一侧表面具有凹陷，刻蚀时，具有凹陷的区域比不具有凹陷的区域的优先级高，从而实现纠正电容孔7刻蚀方向的目的。
根据一些实施例，如图6和图7所示，本申请第二方面提供一种电容结构，包括：
衬底1；
形成于衬底1的第一支撑层2；
形成于第一支撑层2背离衬底1一侧的第一牺牲层3；
形成于第一牺牲层3背离第一支撑层2一侧的第二支撑层4；
形成于第二支撑层4背离第一牺牲层3一侧的第二牺牲层5；
形成于第二牺牲层5背离第二支撑层4一侧的第三支撑层6；
电容孔7，电容孔7依次贯穿第三支撑层6、第二牺牲层5、第二支撑层4、第一牺牲层3、第一支撑层2以及衬底1，电容孔7的侧壁上形成有限位槽71；
下电极层8，下电极层8形成于电容孔7的侧壁，下电极层8上设有与限位槽71配合的限位凸起81，限位凸起81沿背离电容孔7轴线方向延伸。
本申请的实施例至少具有以下优点：
下电极层8与电容孔7的侧壁之间设有限位结构，具体可以为相互配合的限位槽71和限位凸起81，其中：限位槽71位于电容孔7的侧壁,；限位凸起81位于下电极层8，下电极层8的限位凸起81嵌入电容孔7侧壁的限位槽71内，可以使下电极层8增加支撑层和下电极的接触面积，使得电容结构更加稳定。
在一些实施例中，限位槽71形成于电容孔7贯穿第二支撑层4的部分。
参照图7，限位槽71形成于第二牺牲层5、第二支撑层4和第一牺牲层3处；一种可能实现的方式中，限位槽71的形成方法为：制备电容结构的过程中，通过现在第二支撑层4上形成异质区41，异质区41的材料与第二支撑层4的材料的刻蚀选择比大于1，且该异质区41的横截面面积大于电容孔7的横截面面积，故在刻蚀电容孔7的过程中，第二支撑层4处的电容孔7尺寸大于第二牺牲层5处的电容孔7尺寸以及第一牺牲层3处的电容孔7尺寸，即在第二牺牲层5、第二支撑层4、第一牺牲层3处形成限位槽71结构。
可以理解的是，限位凸起81横截面的外轮廓可以为多种形状，如圆形、正方形、椭圆形、长方形、五边形、六边形、八边形等，如以下几种：
在一些实施例中，限位凸起81横截面的外轮廓为圆形或者椭圆形。
在一些实施例中，限位凸起81横截面的外轮廓为多边形。
在一些实施例中，限位凸起81横截面的外轮廓为不规则图形。
在一些实施例中，利用分步沉积第二支撑层4以及异质区41，分步刻蚀第二支撑层4，在一定程度上缓解了因电容孔7刻歪导致的电容孔7内下电极互连的问题，可以应用于高深宽比的电容结构。
显然，本领域的技术人员可以对本发明实施例进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (15)
1.一种电容结构的制备方法，其特征在于，包括：
在衬底上依次沉积第一支撑层、第一牺牲层和第二支撑层；
在所述第二支撑层内形成异质区；
在所述第二支撑层上依次沉积第二牺牲层和第三支撑层；
通过刻蚀工艺，沿所述第三支撑层往所述衬底方向依次刻蚀形成电容孔，且所述电容孔贯穿所述异质区，其中，所述异质区的材料与所述第二支撑层的材料的刻蚀选择比大于1；
在所述电容孔内表面形成下电极层。
2.根据权利要求1所述的制备方法，其特征在于，在所述第二支撑层上形成异质区，包括：
通过刻蚀工艺，刻蚀所述第二支撑层形成过孔；
在所述过孔内填充异质材料形成所述异质区。
3.根据权利要求2所述的制备方法，其特征在于，所述过孔的横截面面积大于所述电容孔的横截面面积。
4.根据权利要求2所述的制备方法，其特征在于，在所述过孔内填充介电材料形成所述异质区之后，还包括：
通过化学机械研磨所述异质区，使所述异质区背离所述衬底一侧表面与所述第二支撑层背离所述衬底一侧表面位于同一平面。
5.根据权利要求2所述的制备方法，其特征在于，所述异质材料包括氧化铪或者氧化铝或者氧化钽。
6.根据权利要求2所述的制备方法，其特征在于，所述过孔为圆形孔或者椭圆形孔。
7.根据权利要求2所述的制备方法，其特征在于，所述过孔为多边形孔。
8.根据权利要求2所述的制备方法，其特征在于，所述过孔为异形孔。
9.根据权利要求2所述的制备方法，其特征在于，所述下电极层嵌入所述第二牺牲层、第二支撑层以及所述第一牺牲层在所述过孔处形成的凹槽内。
10.根据权利要求2所述的制备方法，其特征在于，在所述第二支撑层上形成异质区，包括：
通过刻蚀工艺，刻蚀所述第二支撑层背离所述衬底一侧以使表面成凹陷形成所述异质区。
11.一种电容结构，其特征在于，包括：
衬底；
形成于所述衬底的第一支撑层；
形成于所述第一支撑层背离所述衬底一侧的第一牺牲层；
形成于所述第一牺牲层背离所述第一支撑层一侧的第二支撑层；
形成于所述第二支撑层背离所述第一牺牲层一侧的第二牺牲层；
形成于所述第二牺牲层背离所述第二支撑层一侧的第三支撑层；
电容孔，所述电容孔依次贯穿所述第三支撑层、所述第二牺牲层、所述第二支撑层、所述第一牺牲层、所述第一支撑层以及所述衬底，所述电容孔的侧壁上形成有限位槽；
下电极层，所述下电极层形成于所述电容孔的侧壁，所述下电极层上设有与所述限位槽配合的限位凸起，所述限位凸起沿背离所述电容孔轴线方向延伸。
12.根据权利要求11所述的电容结构，其特征在于，所述限位槽形成于所述电容孔贯穿所述第二支撑层的部分。
13.根据权利要求12所述的电容结构，其特征在于，所述限位凸起横截面的外轮廓为圆形或者椭圆形。
14.根据权利要求12所述的电容结构，其特征在于，所述限位凸起横截面的外轮廓为多边形。
15.根据权利要求12所述的电容结构，其特征在于，所述限位凸起横截面的外轮廓为不规则图形。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111207961.6A CN113948516A (zh) | 2021-10-18 | 2021-10-18 | 一种电容结构及其制备方法 |
| PCT/CN2021/127278 WO2023065385A1 (zh) | 2021-10-18 | 2021-10-29 | 一种电容结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111207961.6A CN113948516A (zh) | 2021-10-18 | 2021-10-18 | 一种电容结构及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113948516A true CN113948516A (zh) | 2022-01-18 |
Family
ID=79331066
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111207961.6A Pending CN113948516A (zh) | 2021-10-18 | 2021-10-18 | 一种电容结构及其制备方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN113948516A (zh) |
| WO (1) | WO2023065385A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116209352A (zh) * | 2023-04-27 | 2023-06-02 | 北京超弦存储器研究院 | 半导体器件及其制造方法、存储器、电子设备 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102304926B1 (ko) * | 2015-09-11 | 2021-09-24 | 삼성전자 주식회사 | 서포터들을 갖는 반도체 소자 및 그 제조 방법 |
| KR102661837B1 (ko) * | 2018-07-23 | 2024-05-02 | 삼성전자주식회사 | 반도체 장치 |
| CN111106095A (zh) * | 2018-10-29 | 2020-05-05 | 长鑫存储技术有限公司 | 沟槽及其形成方法、电容器的制备方法及电容器 |
| CN113299651B (zh) * | 2020-02-24 | 2023-06-16 | 长鑫存储技术有限公司 | 半导体结构制备方法和半导体结构 |
| CN113314669B (zh) * | 2020-02-27 | 2022-06-10 | 长鑫存储技术有限公司 | 双面电容结构及其形成方法 |
-
2021
- 2021-10-18 CN CN202111207961.6A patent/CN113948516A/zh active Pending
- 2021-10-29 WO PCT/CN2021/127278 patent/WO2023065385A1/zh active Application Filing
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116209352A (zh) * | 2023-04-27 | 2023-06-02 | 北京超弦存储器研究院 | 半导体器件及其制造方法、存储器、电子设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023065385A1 (zh) | 2023-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7445991B2 (en) | Methods of forming a plurality of capacitors | |
| US9331138B2 (en) | Semiconductor device having storage electrode and manufacturing method thereof | |
| JP2004072078A (ja) | 多層構造の集積回路キャパシタ電極及びその製造方法 | |
| US9276058B2 (en) | Methods of manufacturing semiconductor devices | |
| TWI396260B (zh) | 半導體記憶體之電容下電極製造方法 | |
| CN110970460B (zh) | 电容器阵列及其形成方法、半导体器件 | |
| CN113948516A (zh) | 一种电容结构及其制备方法 | |
| KR100772899B1 (ko) | 반도체 메모리 소자 및 그 제조 방법 | |
| US20100127317A1 (en) | Semiconductor device and method for manufacturing the same | |
| US20070231998A1 (en) | Method for preparing a capacitor structure of a semiconductor memory | |
| CN114078773A (zh) | 电容器结构及其制作方法、存储器 | |
| US6511878B1 (en) | Manufacturing method for semiconductor device with a larger contact hole opening | |
| US20230189505A1 (en) | Semiconductor structure and method for preparing semiconductor structure | |
| US8163623B2 (en) | Using a mesh to form a lower electrode in a capacitor | |
| US20070284643A1 (en) | Capacitor structure of semiconductor memory and method for preparing the same | |
| CN117222307A (zh) | 电容器结构及其制造方法 | |
| KR100590798B1 (ko) | 커패시터 형성 방법 | |
| JP3125353B2 (ja) | 半導体記憶装置およびその製造方法 | |
| CN100483689C (zh) | 半导体存储器之电容器结构的制备方法 | |
| JPH11354742A (ja) | 半導体装置及びその製造方法 | |
| US20240349483A1 (en) | Semiconductor device | |
| EP4447122A2 (en) | Gate structure and semiconductor device including the gate structure | |
| KR20080003031A (ko) | 실린더형 엠아이엠 캐패시터 형성방법 | |
| CN111864065A (zh) | 一种支柱型深沟槽电容器及其制备方法 | |
| TW202431941A (zh) | 半導體裝置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |