CN113945827B - 一种异常芯片的识别方法及装置 - Google Patents
一种异常芯片的识别方法及装置 Download PDFInfo
- Publication number
- CN113945827B CN113945827B CN202111193175.5A CN202111193175A CN113945827B CN 113945827 B CN113945827 B CN 113945827B CN 202111193175 A CN202111193175 A CN 202111193175A CN 113945827 B CN113945827 B CN 113945827B
- Authority
- CN
- China
- Prior art keywords
- address
- chip
- comparison table
- tested
- addresses
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000002159 abnormal effect Effects 0.000 title claims abstract description 31
- 238000000034 method Methods 0.000 title claims abstract description 31
- 238000012797 qualification Methods 0.000 claims abstract description 8
- 238000004590 computer program Methods 0.000 claims description 5
- 238000001514 detection method Methods 0.000 abstract description 116
- 230000000694 effects Effects 0.000 abstract description 4
- 230000000875 corresponding effect Effects 0.000 description 79
- 230000006870 function Effects 0.000 description 3
- 230000002596 correlated effect Effects 0.000 description 2
- 230000001771 impaired effect Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2836—Fault-finding or characterising
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2836—Fault-finding or characterising
- G01R31/2843—In-circuit-testing
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
本申请涉及一种异常芯片的识别方法及装置,其属于芯片检测技术领域,其中方法包括以下步骤:向待测芯片发送第一读取指令;基于所述第一读取指令,接收待测芯片的反馈数据,所述反馈数据包括型号信息以及第一输出信息;选取预存储的与所述型号信息对应的地址对照表;若所述第一输出信息无法匹配地址对照表,则输出所述待测芯片的第一错误报告;否则,向待测芯片发送第二读取指令;基于所述第二读取指令,接收待测芯片的第二输出信息;若所述第二输出信息无法匹配地址对照表,则输出所述待测芯片的第二错误报告;否则,输出芯片合格报告。本申请具有提高检测设备检测准确性的效果。
Description
技术领域
本申请涉及芯片检测技术领域,尤其是涉及一种异常芯片的识别方法及装置。
背景技术
目前,为了减小芯片的占用面积,往往会将芯片的多个功能晶圆通过并排或者叠加的方式集成在同一个封装内。
相关技术中,为了筛选异常的芯片,通常会使用检测芯片的检测设备,检测设备配置有一个芯片插槽,技术人员会将芯片插接到芯片插槽中,芯片的外部管脚与检测设备电连接,即可读取芯片特定地址的信息,技术人员即可判断芯片是否异常。
在实现本申请过程中,发明人发现该技术中至少存在如下问题:
当检测设备的检测电压瞬时值过大时,芯片在得到检测电压后检测设备可以读取特定地址的信息,而检测电压瞬时值过大容易导致芯片损坏,进而无法排查损坏后的芯片。
发明内容
为了解决检测电压瞬时值过大损坏芯片导致检测设备无法排查损坏后的芯片的问题,本申请提供一种异常芯片的识别方法及装置。
第一方面,本申请提供一种异常芯片的识别方法,采用如下的技术方案:
一种异常芯片的识别方法,包括以下步骤:
向待测芯片发送第一读取指令;
基于所述第一读取指令,接收待测芯片的反馈数据,所述反馈数据包括型号信息以及第一输出信息;
选取预设的与所述型号信息对应的地址对照表;
若所述第一输出信息无法匹配地址对照表,则输出所述待测芯片的第一错误报告;
否则,向待测芯片发送第二读取指令;
基于所述第二读取指令,接收待测芯片的第二输出信息;
若所述第二输出信息无法匹配地址对照表,则输出所述待测芯片的第二错误报告;否则,输出芯片合格报告。
通过采用上述技术方案,当待测芯片插入检测设备的芯片插槽中时,检测设备会向待测芯片输入检测电压,待测芯片在得到检测电压后将相应的输出地址以及待测芯片的型号发送给检测设备,检测设备将对应型号的地址对照表与待测芯片的输出地址进行比对。当待测芯片的输出地址与地址对照表匹配时,检测设备再次检测待测芯片,当待测芯片的输出地址与地址对照表匹配时,输出芯片合格的报告。通过再次对待测芯片进行检测,可以检测出因检测电压损坏的芯片,有助于提高检测设备检测的准确性。
可选的,所述若第一输出信息无法匹配地址对照表,则输出所述待测芯片的第一错误报告,包括以下步骤:
获取所述地址对照表中的各管脚输出的标准地址;
若第一输出信息中的各管脚输出的待测地址与对应的标准地址不一致,则选取与对应的标准地址不一致的待测地址,得到第一错误报告。
通过采用上述技术方案,检测设备将地址对照表中的各标准地址与第一输出信息的所有待测地址进行一一比较,并选取与标准地址不一致的待测地址,检测设备汇总后得到第一错误报告。通过检测待测芯片的各管脚对应的实际地址输出是否符合待测芯片的标准地址输出,即可实现对待测芯片功能的检测。
可选的,所述方法,还包括以下步骤:
根据获取到的多个第一错误报告中的任一待测地址,得到与任一待测地址对应的标准地址的出现次数;
若所述标准地址出现次数超过预设的地址关联阈值,则将出现相同次数的标准地址关联存储,以使关联存储的标准地址对应的待测地址优先与地址对照表进行比对。
通过采用上述技术方案,检测设备在检测待测芯片时,会检测到待测芯片的某一个管脚损坏,而待测芯片中会出现两个或者两个以上的管脚存在有功能实现的依赖关系,即一个管脚损坏,另一个管脚也无法工作。通过设定的地址关联阈值,排除偶发的若干管脚同时损坏的情况。当检测到某一种待测芯片的管脚损坏时,优先检测与该管脚有功能实现关联的管脚,进而可以提高检测设备的检测效率。
可选的,所述方法,还包括以下步骤:
获取预设的与所述标准地址对应的地址标识;
根据各待测地址与标准地址的对应关系以及多个第一错误报告中的各待测地址出现次数,得到地址标识的优先排查顺序;
将所述优先排查顺序添加到地址对照表中,以使各待测地址按照优先排查顺序与地址对照表进行比对。
通过采用上述技术方案,每一个型号对应的标准地址均有地址标识,检测设备对第一错误报告中的各待测地址出现的次数进行统计,并将统计的结果以地址标识的形式排序,得到优先排查顺序,在检测设备检测待测芯片时,根据优先排查顺序对待测芯片的各管脚进行监测,有利于快速排查有问题管脚的待测芯片。
可选的,所述方法,还包括以下步骤:
当获取到第一输出信息中的目标待测地址出现的次数超过预设的易损阈值时,输出目标待测地址对应的管脚易损的提示信息。
通过采用上述技术方案,检测设备统计各个型号芯片的各管脚受损的次数,当各个型号芯片损坏的次数超过预设的易损阈值时,输出提示信息,以便于技术人员对易损的管脚进行改良。
可选的,所述方法,还包括以下步骤:
接收第一终端上传的第一更新数据,所述第一更新数据携带有对照表标识;
根据预设的对照表标识与地址对照表的对应关系,选取所述第一更新数据对应的地址对照表进行更新。
通过采用上述技术方案,当技术人员对待测芯片的管脚进行改良后,对应的待测芯片的地址对照表需要进行更新,技术人员可以通过第一终端将第一更新数据上传到检测设备中,检测设备根据第一更新数据中的对照表标识,获取到与对照表标识对应的地址对照表,第一更新数据可对地址对照表进行更新,以提高检测设备检测的准确性。
可选的,所述方法,还包括以下步骤:
接收第二终端上传的第二更新数据,所述第二更新数据包括待更新地址对照表以及与待更新地址对照表对应的型号信息;
若所述待更新地址对照表与预设的对照表库中的地址对照表一致,则将所述型号信息与对照表库中的地址对照表建立对应关系;
否则,将所述待更新地址对照表更新到对照表库中。
通过采用上述技术方案,当需要对新款的芯片进行检测时,第二终端可以将对应的芯片的地址对照表发送给检测设备,检测设备识别到新款芯片的地址对照表与对照表库中的某一个地址对照表一致,那么,将新款芯片对应的型号信息与对照表库中的某一个地址对照表建立对应关系,以提高检测设备存储空间的利用率。
第二方面,本申请提供一种异常芯片识别的装置,采用如下的技术方案:
一种异常芯片识别的装置,包括:
第一读取模块,用于向待测芯片发送第一读取指令;
第一接收模块,用于基于所述第一读取指令,接收待测芯片的反馈数据,所述反馈数据包括型号信息以及第一输出信息;
第一选取模块,用于选取预存储的与所述型号信息对应的地址对照表;
第一输出模块,用于所述第一输出信息无法匹配地址对照表时,输出所述待测芯片的第一错误报告;
第二读取模块,用于向待测芯片发送第二读取指令;
第二接收模块,用于基于所述第二读取指令,接收待测芯片的第二输出信息;
第二输出模块,用于所述第二输出信息无法满足地址对照表时,输出所述待测芯片的第二错误报告;否则,输出芯片合格报告。
通过采用上述技术方案,检测设备通过地址对照表对待测芯片的管脚输出进行比对,当待测芯片的管脚符合地址对照表时,检测设备再对待测芯片进行检测,可以检测出因检测电压损坏的芯片,从而提高检测设备检测的准确性。
第三方面,本申请提供一种电子设备,采用如下的技术方案:
可选的,所述电子设备包括处理器和存储器,所述存储器中存储有至少一条指令、至少一段程序、代码集或指令集,所述至少一条指令、所述至少一段程序、所述代码集或指令集由所述处理器加载并执行以实现如第一方面所述的一种异常芯片的识别方法。
通过采用上述技术方案,一种电子设备可以根据存储器中存储的相关计算机程序,实现上述的一种异常芯片的识别方法,进而提高检测芯片的输出地址时不同来源信息之间的协作性,从而提升检测准确性的效果。
第四方面,本申请提供一种计算机可读存储介质,采用如下的技术方案:
可选的,所述存储介质中存储有至少一条指令、至少一段程序、代码集或指令集,所述至少一条指令、所述至少一段程序、所述代码集或指令集由处理器加载并执行以实现如第一方面所述的一种异常芯片的识别方法。
通过采用上述技术方案,能够存储相应的程序,进而提高检测芯片的输出地址时不同来源信息之间的协作性,从而提升检测准确性的效果。
综上所述,本申请包括以下至少一种有益技术效果:
当待测芯片插入检测设备的芯片插槽中时,检测设备会向待测芯片输入检测电压,待测芯片在得到检测电压后将相应的输出地址以及待测芯片的型号发送给检测设备,检测设备将对应型号的地址对照表与待测芯片的输出地址进行比对。当待测芯片的输出地址与地址对照表匹配时,检测设备再次检测待测芯片,当待测芯片的输出地址与地址对照表匹配时,输出芯片合格的报告;通过再次对待测芯片进行检测,可以检测出因检测电压损坏的芯片,有助于提高检测设备检测的准确性;
检测设备将地址对照表中的各标准地址与第一输出信息的所有待测地址进行一一比较,并选取与标准地址不一致的待测地址,检测设备汇总后得到第一错误报告;通过检测待测芯片的各管脚对应的实际地址输出是否符合待测芯片的标准地址输出,即可实现对待测芯片功能的检测。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本申请实施例的一种异常芯片识别的装置的结构框图。
图2是本申请实施例的一种异常芯片的识别方法的流程示意图。
图3是本申请实施例的一种异常芯片识别的装置的流程示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本发明实施方式作进一步地详细描述。
本发明实施例提供了一种异常芯片的识别方法,该方法可以应用于异常芯片识别的装置中。异常芯片识别的装置的框架结构可如图1所示,该方法的执行主体可以是检测设备,检测设备发送读取指令,待测芯片基于读取指令向检测设备发送反馈数据,检测设备可根据反馈数据判断待测芯片是否合格。具体来说,待测芯片插入检测设备的插槽中,检测设备识别到待测芯片,随后对待测芯片发送读取指令,待测芯片将反馈数据发送给检测设备,检测设备通过反馈数据判断待测芯片的管脚是否损坏或者异常。
下面将结合具体实施方式,对图2所示的处理流程进行详细的说明,内容可以如下:
步骤201,向待测芯片发送第一读取指令。
在实施例中,操作人员可以通过机械手臂或者人为将待测芯片插入到检测设备的插槽中,并且与插槽内的压敏传感器接触。当待测芯片插入插槽内时,压敏传感器受到压力后会向检测设备发出反馈信号,检测设备接收到反馈信号后,向待测芯片发送读取指令,读取指令可以为向待测芯片输入一个检测电压,检测电压可以是高电平。其中,检测设备可以是计算机。
步骤202,基于第一读取指令,接收待测芯片的反馈数据,反馈数据包括型号信息以及第一输出信息。
在实施例中,由于检测电压输入到待测芯片内,因此待测芯片的输入管脚会得到检测电压,以使待测芯片的输出管脚会输出相应的数据(即第一输出信息),随后检测设备的显示屏会弹出待测芯片型号填写的输入框,技术人员可填写对应的芯片型号,检测设备即可得到待测芯片的型号信息以及第一输出信息。即检测设备基于第一读取指令,接收待测芯片的反馈数据,反馈数据包括型号信息以及第一输出信息。
步骤203,选取预存储的与型号信息对应的地址对照表。
在实施例中,检测设备会预先存储有地址对照表,地址对照表可以为芯片的每一个管脚对应输出的地址的对照表,使得每一款芯片均会对应一个地址对照表,检测设备同时会预先存储地址对照表与相应的芯片的对应关系。检测设备根据反馈数据中的型号信息,选取预存储的与型号信息对应的地址对照表。
步骤204,若第一输出信息无法匹配地址对照表,则输出待测芯片的第一错误报告。
在实施例中,检测设备将待测芯片的输出管脚输出的地址(即第一输出信息)与地址对照表中进行比对,当第一输出信息无法匹配地址对照表时,检测设备可以通过检测设备的显示屏向技术人员展示待测芯片中数据输出有误对应的管脚(即第一错误报告),即输出待测芯片的第一错误报告。
可选的,获取地址对照表中的各管脚输出的标准地址,若第一输出信息中的各管脚输出的待测地址与对应的标准地址不一致,则选取与对应的标准地址不一致的待测地址,得到第一错误报告。
在实施例中,在检测设备选取预存储的与型号信息对应的地址对照表之后,检测设备获取地址对照表中的每一个管脚输出对应的标准地址,若第一输出信息中的每一个管脚输出的实际地址(即待测地址)对应的标准地址不一致,检测设备则选取与对应的标准地址不一致的待测地址。检测设备根据待测地址对应的管脚以及各管脚对应的序号,得到第一错误报告,第一错误报告中内容可以为地址输出有误的管脚对应的序号以及地址输出有误的管脚的待测地址。此外,检测设备无法检测到待测芯片的某一个管脚的输出地址,那么,检测设备默认该管脚为损坏,并将该管脚对应的序号以及该管脚无法识别的提示信息添加到第一错误报告中。
步骤205,否则,向待测芯片发送第二读取指令。
在实施例中,若第一输出信息与地址对照表匹配,检测设备则向待测芯片发送第二读取指令,其中,第二读取指令可以是第一读取指令(即向待测芯片输出检测电压),也可以是向待测芯片输出低电平电压。
步骤206,基于第二读取指令,接收待测芯片的第二输出信息。
在实施例中,由于检测设备已经得到待测芯片的型号信息,因此检测设备即可基于第二读取指令,接收待测芯片输出管脚的输出数据(即第二输出信息)。
步骤207,若第二输出信息无法匹配地址对照表,则输出待测芯片的第二错误报告,否则,输出芯片合格报告。
在实施例中,检测设备将待测芯片的输出管脚输出的地址(即第二输出信息)与地址对照表中进行比对,若第二输出信息无法匹配地址对照表,检测设备则会通过显示屏展示待测芯片中数据输出有误对应的管脚(即第一错误报告),否则,检测设备通过显示屏展示待测芯片中管脚均无误的信息(即芯片合格报告)。
可选的,根据获取到的多个第一错误报告中的任一待测地址,得到与任一待测地址对应的标准地址的出现次数。若标准地址出现次数超过预设的地址关联阈值,则将出现相同次数的标准地址关联存储,以使关联存储的标准地址对应的待测地址优先与地址对照表进行比对。
在实施例中,检测设备在检测完成后会得到错误报告,错误报告可以是第一错误报告,也可以是第二错误报告,检测设备会对错误报告中的输出有误的管脚对应的待测地址进行记录。检测设备根据获取到的多个错误报告(即第一错误报告)中的任意一个待测地址,得到与任一待测地址对应的标准地址的出现次数,即可统计每一款芯片中输出有误的管脚相应出现的次数。芯片中会出现一个管脚损坏另一个管脚也无法工作的情况,检测设备预先设定有地址关联阈值,当某一款芯片的两个管脚输出有误出现的次数均超过该阈值时,检测设备选取这两个管脚对应的标准地址进行关联存储(即将出现相同次数的标准地址关联存储)。其中,关联存储,即将原先按照各管脚对应的序号由小到大依次对各管脚进行检测修改成优先对这两个管脚进行检测,其余的管脚按照默认序号顺序进行检测。此外,若一个芯片中出现多组关联存储的管脚,检测设备则根据多组关联存储的管脚同时出现的次数,由多到少依次检测。在同一个芯片中,关联存储并不局限于两个管脚,也可以是多个管脚。在后续的检测中,检测设备可以将关联存储的标准地址对应的待测地址优先与地址对照表进行比对。
可选的,获取预设的与标准地址对应的地址标识。根据各待测地址与标准地址的对应关系以及多个第一错误报告中的各待测地址出现次数,得到地址标识的优先排查顺序。将优先排查顺序添加到地址对照表中,以使各待测地址按照优先排查顺序与地址对照表进行比对。
在实施例中,检测设备预先设定有地址标识,每一个地址标识对应一个标准地址,检测设备获取与标准地址对应的地址标识。检测设备得到多个第一错误报告中的每一个待测地址出现的次数,每一个待测地址对应地址对照表中的一个标准地址,即可得到地址对照表中每一个标准地址出现的次数,检测设备可以根据标准地址出现的次数,得到标准地址的排列顺序,即标准地址按照标准地址出现次数由多到少排列。为了提高存储空间的利用率,检测设备将标准地址对应的地址标识进行排序,得到地址标识的优先排查顺序。检测设备将优先排查顺序添加到地址对照表中,以使各待测地址按照优先排查顺序与地址对照表进行比对。
可选的,当获取到第一输出信息中的目标待测地址出现的次数超过预设的易损阈值时,输出目标待测地址对应的管脚易损的提示信息。
在实施例中,为了提醒技术人员某一个芯片中的管脚易损,检测设备预先设定有一个易损阈值,当检测设备获取到第一输出信息中的某一个待测地址(目标待测地址)出现的次数超过易损阈值时,检测设备输出目标待测地址对应管脚易损的提示信息,检测设备可以通过显示屏展示提示信息中表示易损管脚的文字。
可选的,接收第一终端上传的第一更新数据,第一更新数据携带有对照表标识。根据预设的对照表标识与地址对照表的对应关系,选取第一更新数据对应的地址对照表进行更新。
在实施例中,当某一个地址对照表需要更新时,技术人员可通过第一终端向检测设备发送对应地址对照表的补丁包(即更新数据),第一终端可以是手机,也可以是平板电脑。检测设备接收到第一终端上传的更新数据(即第一更新数据),第一更新数据携带有对照表标识。检测设备根据预设的对照表标识与地址对照表的对应关系,选取第一更新数据对应的地址对照表进行更新。
可选的,接收第二终端上传的第二更新数据,第二更新数据包括待更新地址对照表以及与待更新地址对照表对应的型号信息。若待更新地址对照表与预设的对照表库中的地址对照表一致,则将型号信息与对照表库中的地址对照表建立对应关系,否则,将待更新地址对照表更新到对照表库中。
在实施例中,当需要添加新的地址对照表时,技术人员可通过第二终端向检测设备发送更新数据(即第二更新数据),第二更新数据包括新的地址对照表(即待更新地址对照表)以及新的地址对照表对应的型号信息。其中,第二终端可以是第一终端,也可以是计算机。检测设备中预设有对照表库,对照表库用于存储每一款芯片对应的地址对照表。若检测设备识别到待更新地址对照表与对照表库中的某一个地址对照表的管脚输出地址一致,检测设备则将型号信息与对照表库中的地址对照表建立对应关系,否则,检测设备将待更新地址对照表更新到对照表库中。
基于相同的技术构思,本申请实施例还公开一种异常芯片识别的装置,异常芯片识别的装置包括检测设备,如图3所示,检测设备包括:
第一读取模块,用于向待测芯片发送第一读取指令;
第一接收模块,用于基于第一读取指令,接收待测芯片的反馈数据,反馈数据包括型号信息以及第一输出信息;
第一选取模块,用于选取预设的与型号信息对应的地址对照表;
第一输出模块,用于第一输出信息无法匹配地址对照表时,输出待测芯片的第一错误报告;
第二读取模块,用于向待测芯片发送读取指令;
第二接收模块,用于基于读取指令,接收待测芯片的第二输出信息;
第二输出模块,用于第二输出信息无法满足地址对照表时,输出待测芯片的第二错误报告;否则,输出芯片合格报告。
可选的,第一获取模块,用于获取地址对照表中的各管脚输出的标准地址;
第一得到模块,用于第一输出信息中的各管脚输出的待测地址与对应的标准地址不一致时,选取与对应的标准地址不一致的待测地址,得到第一错误报告。
可选的,第二得到模块,用于根据获取到的多个第一错误报告中的任一待测地址,得到与任一待测地址对应的标准地址的出现次数;
存储模块,用于标准地址出现次数超过预设的地址关联阈值时,将出现相同次数的标准地址关联存储,以使关联存储的标准地址对应的待测地址优先与地址对照表进行比对。
可选的,第二获取模块,用于获取预设的与标准地址对应的地址标识;
第三得到模块,用于根据各待测地址与标准地址的对应关系以及多个第一错误报告中的各待测地址出现次数,得到地址标识的优先排查顺序;
添加模块,用于将优先排查顺序添加到地址对照表中,以使各待测地址按照优先排查顺序与地址对照表进行比对。
可选的,第三输出模块,用于当获取到第一输出信息中的目标待测地址出现的次数超过预设的易损阈值时,输出目标待测地址对应的管脚易损的提示信息。
可选的,第三接收模块,用于接收第一终端上传的第一更新数据,第一更新数据携带有对照表标识;
第二选取模块,用于根据预设的对照表标识与地址对照表的对应关系,选取第一更新数据对应的地址对照表进行更新。
可选的,第四接收模块,用于接收第二终端上传的第二更新数据,第二更新数据包括待更新地址对照表以及与待更新地址对照表对应的型号信息;
建立模块,用于待更新地址对照表与预设的对照表库中的地址对照表一致时,将型号信息与对照表库中的地址对照表建立对应关系;
更新模块,将待更新地址对照表更新到对照表库中。
本申请实施例还公开一种电子设备,包括存储器和处理器,存储器上存储有能够被处理器加载并执行如上述的异常芯片的识别方法的计算机程序。
本申请实施例还公开一种计算机可读存储介质,其存储有能够被处理器加载并执行如上述的异常芯片的识别方法的计算机程序,该计算机可读存储介质例如包括:U盘、移动硬盘、只读存储器(Read-Only Memory,ROM)、随机存取存储器(Random Access Memory,RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
以上实施例仅用以说明本申请的技术方案,而非对申请的保护范围进行限制。显然,所描述的实施例仅仅是本申请部分实施例,而不是全部实施例。基于这些实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请所要保护的范围。
Claims (8)
1.一种异常芯片的识别方法,其特征在于,包括以下步骤:
向待测芯片发送第一读取指令;
基于所述第一读取指令,接收待测芯片的反馈数据,所述反馈数据包括型号信息以及第一输出信息;
选取预存储的与所述型号信息对应的地址对照表;
若所述第一输出信息无法匹配地址对照表,则输出所述待测芯片的第一错误报告;
否则,向待测芯片发送第二读取指令;
基于所述第二读取指令,接收待测芯片的第二输出信息;
若所述第二输出信息无法匹配地址对照表,则输出所述待测芯片的第二错误报告;否则,输出芯片合格报告;
所述若第一输出信息无法匹配地址对照表,则输出所述待测芯片的第一错误报告,还包括以下步骤:
获取所述地址对照表中的各管脚输出的标准地址;
若第一输出信息中的各管脚输出的待测地址与对应的标准地址不一致,则选取与对应的标准地址不一致的待测地址,得到第一错误报告;
所述方法还包括以下步骤:
根据获取到的多个第一错误报告中的任一待测地址,得到与任一待测地址对应的标准地址的出现次数;
若所述标准地址出现次数超过预设的地址关联阈值,则将出现相同次数的标准地址关联存储,以使关联存储的标准地址对应的待测地址优先与地址对照表进行比对。
2.根据权利要求1所述的一种异常芯片的识别方法,其特征在于,所述方法,还包括以下步骤:
获取预设的与所述标准地址对应的地址标识;
根据各待测地址与标准地址的对应关系以及多个第一错误报告中的各待测地址出现次数,得到地址标识的优先排查顺序;
将所述优先排查顺序添加到地址对照表中,以使各待测地址按照优先排查顺序与地址对照表进行比对。
3.根据权利要求1所述的一种异常芯片的识别方法,其特征在于,所述方法,还包括以下步骤:
当获取到第一输出信息中的目标待测地址出现的次数超过预设的易损阈值时,输出目标待测地址对应的管脚易损的提示信息。
4.根据权利要求1所述的一种异常芯片的识别方法,其特征在于,所述方法,还包括以下步骤:
接收第一终端上传的第一更新数据,所述第一更新数据携带有对照表标识;
根据预设的对照表标识与地址对照表的对应关系,选取所述第一更新数据对应的地址对照表进行更新。
5.根据权利要求1所述的一种异常芯片的识别方法,其特征在于,所述方法,还包括以下步骤:
接收第二终端上传的第二更新数据,所述第二更新数据包括待更新地址对照表以及与待更新地址对照表对应的型号信息;
若所述待更新地址对照表与预设的对照表库中的地址对照表一致,则将所述型号信息与对照表库中的地址对照表建立对应关系;
否则,将所述待更新地址对照表更新到对照表库中。
6.一种异常芯片识别的装置,其特征在于,包括:
第一读取模块,用于向待测芯片发送第一读取指令;
第一接收模块,用于基于所述第一读取指令,接收待测芯片的反馈数据,所述反馈数据包括型号信息以及第一输出信息;
第一选取模块,用于选取预存储的与所述型号信息对应的地址对照表;
第一输出模块,用于所述第一输出信息无法匹配地址对照表时,输出所述待测芯片的第一错误报告;
第二读取模块,用于向待测芯片发送第二读取指令;
第二接收模块,用于基于所述第二读取指令,接收待测芯片的第二输出信息;
第二输出模块,用于所述第二输出信息无法满足地址对照表时,输出所述待测芯片的第二错误报告;否则,输出芯片合格报告;
第一获取模块,用于获取地址对照表中的各管脚输出的标准地址;
第一得到模块,用于第一输出信息中的各管脚输出的待测地址与对应的标准地址不一致时,选取与对应的标准地址不一致的待测地址,得到第一错误报告;
第二得到模块,用于根据获取到的多个第一错误报告中的任一待测地址,得到与任一待测地址对应的标准地址的出现次数;
存储模块,用于标准地址出现次数超过预设的地址关联阈值时,将出现相同次数的标准地址关联存储,以使关联存储的标准地址对应的待测地址优先与地址对照表进行比对。
7.一种电子设备,其特征在于,包括存储器和处理器,所述存储器上存储有能够被处理器加载并执行如权利要求1至5中任一项所述方法的计算机程序。
8.一种计算机可读存储介质,其特征在于,存储有能够被处理器加载并执行如权利要求1至5中任一项所述方法的计算机程序。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111193175.5A CN113945827B (zh) | 2021-10-13 | 2021-10-13 | 一种异常芯片的识别方法及装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111193175.5A CN113945827B (zh) | 2021-10-13 | 2021-10-13 | 一种异常芯片的识别方法及装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113945827A CN113945827A (zh) | 2022-01-18 |
CN113945827B true CN113945827B (zh) | 2024-06-04 |
Family
ID=79329574
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111193175.5A Active CN113945827B (zh) | 2021-10-13 | 2021-10-13 | 一种异常芯片的识别方法及装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113945827B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101236790A (zh) * | 2008-03-07 | 2008-08-06 | 北京中星微电子有限公司 | 集成有只读存储器的芯片及内建自测试系统及方法 |
CN206114849U (zh) * | 2016-10-10 | 2017-04-19 | 上海灵动微电子股份有限公司 | 一种芯片的批量测试系统 |
CN109633415A (zh) * | 2018-12-28 | 2019-04-16 | 泰斗微电子科技有限公司 | 一种异常芯片的识别方法及设备 |
CN113255271A (zh) * | 2021-05-17 | 2021-08-13 | 厦门紫光展锐科技有限公司 | 一种芯片io引脚自动验证系统及方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10034900C2 (de) * | 2000-07-18 | 2002-07-18 | Infineon Technologies Ag | System zum Test schneller synchroner Digitalschaltungen, insbesondere Halbleiterspeicherbausteinen |
CN107705819A (zh) * | 2017-09-21 | 2018-02-16 | 深圳市致存微电子企业(有限合伙) | 一种存储芯片分类方法、分类装置及分类系统 |
CN110031746B (zh) * | 2019-04-19 | 2020-09-18 | 中国南方电网有限责任公司 | 芯片测试远程监控方法、装置、计算机设备和存储介质 |
CN112887162B (zh) * | 2019-11-29 | 2022-03-29 | 北京百度网讯科技有限公司 | 用于检测异常的方法及装置 |
CN112331253B (zh) * | 2020-10-30 | 2023-12-08 | 深圳市宏旺微电子有限公司 | 一种芯片的测试方法、终端和存储介质 |
CN113035264B (zh) * | 2021-03-30 | 2022-03-18 | 长江存储科技有限责任公司 | 一种异常芯片的数据状态分布统计系统及方法 |
-
2021
- 2021-10-13 CN CN202111193175.5A patent/CN113945827B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101236790A (zh) * | 2008-03-07 | 2008-08-06 | 北京中星微电子有限公司 | 集成有只读存储器的芯片及内建自测试系统及方法 |
CN206114849U (zh) * | 2016-10-10 | 2017-04-19 | 上海灵动微电子股份有限公司 | 一种芯片的批量测试系统 |
CN109633415A (zh) * | 2018-12-28 | 2019-04-16 | 泰斗微电子科技有限公司 | 一种异常芯片的识别方法及设备 |
CN113255271A (zh) * | 2021-05-17 | 2021-08-13 | 厦门紫光展锐科技有限公司 | 一种芯片io引脚自动验证系统及方法 |
Non-Patent Citations (1)
Title |
---|
智能数字芯片检测仪的研制;关善亮;孔银鸽;苗家旺;张启升;;中国科技信息;20090601(第11期);第110以及第117页 * |
Also Published As
Publication number | Publication date |
---|---|
CN113945827A (zh) | 2022-01-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109542761B (zh) | 软件质量评估方法、装置及存储介质 | |
US20080209294A1 (en) | Built-in self testing of a flash memory | |
CN114528172A (zh) | 一种晶圆芯片的测试方法、装置、电子设备及存储介质 | |
CN108549606A (zh) | 接口测试方法及装置 | |
CN109800119A (zh) | 一种产品功能测试方法及装置 | |
CN111739575B (zh) | 存储芯片品质检测方法、装置、设备及可读存储介质 | |
CN113721144A (zh) | 电机的老化测试方法、装置、存储介质及电子设备 | |
CN113406477A (zh) | Pcba的测试方法、系统、计算机设备及存储介质 | |
CN117828450B (zh) | 一种基于大数据的封装测试方法、系统和介质 | |
CN106557308A (zh) | 一种软件持续集成方法及装置 | |
CN102375103B (zh) | 电子产品测试装置及方法 | |
CN105261398A (zh) | 动态随机存取存储器的校准方法及装置 | |
CN109633415B (zh) | 一种异常芯片的识别方法及设备 | |
CN113945827B (zh) | 一种异常芯片的识别方法及装置 | |
CN110264928B (zh) | 一种背光芯片检测方法、装置及存储介质 | |
CN111856242B (zh) | 合封芯片的检测方法、装置及电子设备 | |
CN107102938A (zh) | 测试脚本的更新方法及装置 | |
CN105740114B (zh) | 移动终端的容错测试方法及装置 | |
CN112698877B (zh) | 数据处理方法及系统 | |
CN110377477B (zh) | 一种电子设备、功能模组、电子设备的主板、检测方法 | |
CN112782551A (zh) | 一种芯片及芯片的测试系统 | |
CN110757501A (zh) | 监控终端、机械手及产品放置方法 | |
CN111538632A (zh) | 检验方法、检验系统和存储介质 | |
CN116975889B (zh) | 显示屏特征数据存储及调取方法、系统、设备及存储介质 | |
CN117408231B (zh) | 一种芯片测试结果的格式转换方法、装置及电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |