CN113937001A - 二维沟道器件及其制备方法 - Google Patents

二维沟道器件及其制备方法 Download PDF

Info

Publication number
CN113937001A
CN113937001A CN202111203318.6A CN202111203318A CN113937001A CN 113937001 A CN113937001 A CN 113937001A CN 202111203318 A CN202111203318 A CN 202111203318A CN 113937001 A CN113937001 A CN 113937001A
Authority
CN
China
Prior art keywords
material layer
layer
channel
dimensional
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202111203318.6A
Other languages
English (en)
Inventor
刘金营
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GTA Semiconductor Co Ltd
Original Assignee
GTA Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GTA Semiconductor Co Ltd filed Critical GTA Semiconductor Co Ltd
Priority to CN202111203318.6A priority Critical patent/CN113937001A/zh
Publication of CN113937001A publication Critical patent/CN113937001A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种二维沟道器件及其制备方法。器件包括半导体基底、二维沟道材料层和栅极结构，半导体基底内形成有源极、漏极和沟道区，二维沟道材料层位于源极、漏极和沟道区的表面，沟道区内填充有绝缘材料层，栅极结构位于沟道区的上表面，栅极结构的横向尺寸小于源极及漏极之间的间距，栅极结构自下而上包括栅氧化层、栅介质层和功函数金属层。本发明采用二维材料层作为器件沟道，利用二维材料具有较高的电子迁移率，其本征表面无悬挂键等特点，可降低表面载流子散射和栅界面态，从而使器件尺寸进一步缩小的同时提高器件性能。且制备过程中，器件沟道下的绝缘材料层通过掏空半导体材料层再回填氧化硅等绝缘材料的方式形成，可减少漏电的可能。

Description

二维沟道器件及其制备方法
技术领域
本发明涉及半导体制造技术领域，特别是涉及一种二维沟道器件及其制备方法。
背景技术
在过去的几十年里，在一代又一代半导体人的努力下，半导体器件的性能与容量以指数级增长而器件体积则在不断缩小。受到基本物理定律的限制，器件关键尺寸微缩越来越困难。为减少器件尺寸，需要进一步缩短栅极长度，这就需要更薄的半导体沟道来控制短沟道效应，但问题是在更薄沟道中迁移限制了电流流动的路径，这限制了器件关闭时载流子漏电的机会，导致器件性能下降。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种二维沟道器件及其制备方法，用于解决现有技术中采用更薄的半导体沟道以匹配更短的栅极长度时，因薄沟道限制了电流流动路径，限制了器件关闭时载流子漏电的机会，导致器件性能下降等的问题。
为实现上述目的及其他相关目的，本发明提供一种二维沟道器件的制备方法，包括步骤：
提供一半导体基底，所述半导体基底上定义有源极区、漏极区及位于源极区及漏极区中间的沟道区，于所述半导体基底上依次形成绝缘层和多晶硅层；
对所述多晶硅层和绝缘层进行光刻刻蚀以显露出所述源极区和漏极区；
对所述源极区和漏极区进行离子注入以对应形成源极和漏极；
进行表面平坦化处理以去除残留于沟道区上方的绝缘层和多晶硅层；
去除所述沟道区的半导体材料层；
于所述沟道区内填充绝缘材料层；
形成二维沟道材料层，所述二维沟道材料层覆盖所述源极、漏极及绝缘材料层；
形成栅极材料层，所述栅极材料层覆盖所述二维沟道材料层，所述栅极材料层自下而上包括栅氧化材料层、栅介质材料层及功函数金属材料层；
对所述栅介质材料层和功函数金属材料层进行刻蚀以对应形成位于沟道区上的栅介质层和功函数金属层，且所述栅介质层和功函数金属层的横向尺寸小于所述源极及漏极之间的间距，所述功函数金属层、栅介质层和位于栅介质层下方的栅氧化材料层共同构成栅极结构。
可选地，所述沟道区内形成的绝缘材料层的上表面低于或高于源极和漏极的上表面，以使得所述栅极结构的下表面低于或高于所述源极和漏极的上表面。
可选地，所述二维沟道材料层的材质包括WS2和MoS2中的任意一种或两种，形成所述二维沟道材料层的方法包括MOCVD法。
可选地，离子注入过程中的注入离子包括B、P、AS、BF2和Sb中的一种或者多种的组合。
可选地，所述半导体基底包括单晶硅基底、锗基底、锗硅基底和SOI基底的一种或多种的结合。
可选地，所述栅介质材料层的材质包括高K介质材料，高K介质材料包括氧化铪或者氧化锆中的一种，形成所述栅氧化材料层和栅介质材料层的方法包括原子层沉积法。
本发明还提供一种二维沟道器件，包括半导体基底、二维沟道材料层和栅极结构，所述半导体基底内形成有源极、漏极和位于源极及漏极之间的沟道区，所述二维沟道材料层位于所述源极、漏极和沟道区的表面，所述沟道区内填充有绝缘材料层，所述栅极结构位于所述沟道区的上表面，所述栅极结构的横向尺寸小于所述源极及漏极之间的间距，所述栅极结构自下而上包括栅氧化层、栅介质层和功函数金属层。
可选地，所述栅氧化层自所述沟道区向外延伸到所述二维沟道材料层的整个表面。
可选地，所述二维沟道材料层包括1-10层二维材料，所述二维材料包括过渡金属-双硫属化合物。
可选地，所述半导体基底包括单晶硅基底、锗基底、锗硅基底和SOI基底的一种或多种的结合。
可选地，连接所述沟道区的上表面和所述源极及漏极上表面的表面为垂直矩形面，或为弧形面，或为斜坡面。
可选地，所述源极和漏极的上表面位于同一水平面，且高于或低于所述栅极结构的下表面。
如上所述，本发明的二维沟道器件及其制备方法，具有以下有益效果：本发明采用二维材料层作为器件沟道，利用二维材料具有较高的电子迁移率，其本征表面无悬挂键等特点，可降低表面载流子散射和栅界面态，从而使器件尺寸进一步缩小的同时提高器件性能。且在制备二维沟道器件的过程中，器件沟道下的绝缘材料层通过掏空半导体材料层再回填氧化硅等绝缘材料的方式形成，可减少漏电的可能。
附图说明
图1-3显示为本发明提供的二维沟道器件于不同示例中的截面结构示意图。
图4-14显示为本发明的二维沟道器件在制备过程中所呈现出的例示性截面结构示意图。
元件标号说明
11 半导体基底
11a 底硅层
11b 中间绝缘层
11c 顶硅层
111 源极
111a 源极区
112 漏极
112a 漏极区
113 沟道区
12 二维沟道材料层
13 栅氧化层
13a 栅氧化材料层
14 栅介质层
14a 栅介质材料层
15 功函数金属层
15a 功函数金属材料层
16 绝缘层
17 多晶硅层
18 绝缘材料层
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。
在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。为使图示尽量简洁，各附图中并未对所有的结构全部标示。
为进一步缩小器件体积，栅极尺寸越做越小，相应需要更薄的沟道与之相匹配。但太薄的沟道限制了电流流动路径，限制了器件关闭时载流子漏电的机会，导致器件性能下降等问题。对此，本申请的发明人经长期研究，提出了一种改善方案。
具体地，如图1-3所示，本发明提供一种二维沟道器件，包括半导体基底11、二维沟道材料层12和栅极结构，所述半导体基底11内形成有源极111、漏极112和位于源极111及漏极112之间的沟道区113，所述沟道区113内填充有绝缘材料层18，所述二维沟道材料层12位于所述源极111、漏极112和沟道区113的表面，所述二维沟道材料层12作为整个器件的沟道，所述栅极结构位于所述沟道区113的上表面，所述栅极结构的横向尺寸小于所述源极111及漏极112之间的间距，以使得栅极结构和源极111及漏极112之间仍留有间隙，所述栅极结构自下而上包括栅氧化层13、栅介质层14和功函数金属层15。本发明采用二维材料层作为器件沟道，利用二维材料具有较高的电子迁移率，其本征表面无悬挂键等特点，可有效降低表面载流子散射和栅界面态，从而使器件尺寸进一步缩小的同时可以提高器件性能。
作为示例，所述半导体基底11包括但不限于单晶硅基底、锗基底、锗硅基底和SOI基底中的任意一种或多种的结合。当为单一材质的基底，比如为硅基底时，所述源极111和漏极112位于基底的上半部分；当为SOI基底时，SOI基底自下而上包括底硅层11a、中间绝缘层11b及顶硅层11c，所述源极111和漏极112位于顶硅层11c内。
在一示例中，所述栅氧化层13自所述沟道区113向外延伸到所述二维沟道材料层12的整个表面，以对二维沟道材料层12形成良好的保护，确保器件性能。
作为示例，所述二维沟道材料层12包括1-10层二维材料，即可以为单层二维材料层，也可以由多层，较佳地由3-7层二维材料层构成，所述二维材料包括过渡金属-双硫属化合物，优选但不限于MoS2和WS2中的一种或两种，所述二维沟道材料层12可采用600℃-1500℃等高温的MOCVD技术生长而成，也可以用化学气相沉积工艺形成，还可以采用转移法形成。
在一示例中，如图1所示，连接所述沟道区113的上表面和所述源极111及漏极112上表面的表面A为垂直矩形面，即所述栅极结构位于一个矩形沟槽内。
在另一示例中，如图2所示，连接所述沟道区113的上表面和所述源极111及漏极112上表面的表面A为斜坡面，即所述栅极结构位于一个上宽下窄的梯形沟槽内，这种结构有助于提高薄膜沉积均匀性而进一步避免漏电。
在其他示例中，连接所述沟道区113的上表面和所述源极111及漏极112上表面的表面A还可以为弧形面，即所述栅极结构位于一个U型沟槽内。
所述源极111和漏极112的上表面优选位于同一水平面，且两者的上表面可以同时高于所述栅极结构的下表面，具体如图1所示；或两者的上表面可以同时低于所述栅极结构的下表面，具体如图3所示。当然，在其他示例中，两者的上表面也可以与栅极结构的下表面位于同一直线上，根据需要对沟道区113内的绝缘材料进行不同高度的填充可以改变各结构的相对高度。
作为示例，所述功函数金属层15的材质包括但不限于Ti、TiN、TaN和Ta中的任意一种或多种，所述源极111和漏极112可以采用离子注入工艺再经高温退火制备而成，离子注入的注入离子包括但不限于B、P、AS、BF2和Sb中的一种或者多种的组合。
本发明还提供上述任一方案中所述的二维沟道器件的制备方法，或者说上述任一方案中所述的二维沟道器件可以基于该制备方法制备而成。具体地，该制备方法包括步骤：
提供一半导体基底11，所述半导体基底11上定义有源极区111a、漏极区112a及位于源极区111a及漏极区112a中间的沟道区113，于所述半导体基底11上依次形成绝缘层16和多晶硅层17；所述半导体基底可以为单一材料层的单晶硅基底，此时源极区111a、漏极区112a及沟道区113定义于硅基底的上半部分；所述半导体基底也可以为SOI基底，所述SOI基底的结构具体如图4所示，自下而上包括底硅层11a、中间绝缘层11b和顶硅层11c，而源极区111a、漏极区112a及沟道区113定义于顶硅层11c中，本实施例将以SOI基底作为主要示例；优选但不限于气相沉积工艺于基底上形成绝缘层16和多晶硅层17后，得到的结构如图5所示；
对所述多晶硅层17和绝缘层16进行光刻刻蚀以显露出所述源极区111a和漏极区112a；比如先于多晶硅层17表面形成光刻胶层(未示出)，之后经曝光显影以定义出图形，然后再优选但不限定于干刻工艺进行刻蚀，得到的结构如图6所示；
对所述源极区111a和漏极区112a进行离子注入以对应形成源极111和漏极112；作为示例，注入离子包括但不限于B、P、AS、BF2和Sb中的一种或者多种的组合，之后可再进行高温退火以形成所述源极111和漏极112，得到的结构图图7所示；
优选CMP工艺进行表面平坦化处理以去除残留于沟道区113上方的绝缘层16和多晶硅层17，得到的结构如图8所示；当然，理论上该步骤也可以继续采用刻蚀工艺，比如设置覆盖源极111和漏极112的掩膜再刻蚀位于沟道区113上方的多晶硅层17和绝缘层16，但采用表面平坦化工艺，不仅可以简化工艺流程，提高效率，同时可以最大程度减少对源极111和漏极112的损伤；
优选采用干刻工艺去除所述沟道区113的半导体材料层，得到的结构如图9所示；如果采用SOI基底，则该步骤实质是去除位于源极111和漏极112之间的顶硅层11c而显露出中间绝缘层11b，故而采用SOI基底的一个优点是便于控制刻蚀终点；且该步骤中，可以同时对源极111和漏极112的边缘进行处理，以使源极111和漏极112与绝缘材料层18相连接的面为斜面或弧形面，或者说使沟道区113的开口截面呈现为上宽下窄的梯形或U型结构，便于后续的材料填充，有助于进一步提高器件性能；
优选采用化学气相沉积工艺于所述沟道区113内填充绝缘材料层18，得到的结构如图10所示；当然，绝缘材料层18的厚度可以根据需要设置，其与源极111及漏极112的高度可以相等，也可以大于或小于，绝缘材料层18的厚度将决定后续形成的栅极结构的底面高度；本申请先掏空沟道区113的半导体材料再回填绝缘材料层18，比如回填氧化硅层，可以进一步减少漏电的可能；
形成二维沟道材料层12，所述二维沟道材料层12覆盖所述源极111、漏极112及绝缘材料层18，得到的结构如图11所示；比如可以选择600℃-1500℃等高温的MOCVD技术生长单层或多层，比如2-10层的二维材料以形成所述二维沟道材料层12，也可以选择其它化学气相沉积方式；
形成栅极材料层，所述栅极材料层覆盖所述二维沟道材料层12，所述栅极材料层自下而上包括栅氧化材料层13a、栅介质材料层14a及功函数金属材料层15a；具体的，优选但不限于原子层沉积工艺依次形成所述栅氧化材料层13a和栅介质材料层14a，得到的结构如图12和13所示，接着采用包括但不限于溅射工艺形成所述功函数金属材料层15a，得到的结构如图14所示；所述栅介质材料层14a优选高K介质材料，包括但不限于HfO2或者ZrO2，或为这两种材料的组合，所述功函数金属材料层15a优选但不限于Ti，TiN，Ta和TaN中的任意一种。
采用包括但不限于干刻法对所述栅介质材料层14a和功函数金属材料层15a进行刻蚀以对应形成位于沟道区113上的栅介质层14(由栅介质材料层14a刻蚀而成)和功函数金属层15(由功函数金属材料层15a刻蚀而成)，且所述栅介质层14和功函数金属层15的横向尺寸小于所述源极111及漏极112之间的间距，所述功函数金属层15、栅介质层14和位于栅介质层14下方的栅氧化材料层13a共同构成栅极结构，最终得到的结构如图1所示。
在不同的示例中，所述沟道区113内形成的绝缘材料层18的上表面可以低于源极111和漏极112的上表面，以使得所述栅极结构的下表面低于所述源极111和漏极112的上表面，得到的结构如图1或2所示。也可以高于源极111和漏极112的上表面，以使得所述栅极结构的下表面高于所述源极111和漏极112的上表面，得到的结构如图3所示。
对所述二维沟道器件的更多介绍还请参考前述内容，出于简洁的目的不赘述。
综上所述，本发明提供一种二维沟道器件及其制备方法。该二维沟道器件包括半导体基底、二维沟道材料层和栅极结构，所述半导体基底内形成有源极、漏极和位于源极及漏极之间的沟道区，所述二维沟道材料层位于所述源极、漏极和沟道区的表面，所述沟道区内填充有绝缘材料层，所述栅极结构位于所述沟道区的上表面，所述栅极结构的横向尺寸小于所述源极及漏极之间的间距，所述栅极结构自下而上包括栅氧化层、栅介质层和功函数金属层。本发明采用二维材料层作为器件沟道，利用二维材料具有较高的电子迁移率，其本征表面无悬挂键等特点，可降低表面载流子散射和栅界面态，从而使器件尺寸进一步缩小的同时提高器件性能。且在制备二维沟道器件的过程中，器件沟道下的绝缘材料层通过掏空半导体材料层再回填氧化硅等绝缘材料的方式形成，可减少漏电的可能。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种二维沟道器件的制备方法，其特征在于，包括步骤：
提供一半导体基底，所述半导体基底上定义有源极区、漏极区及位于源极区及漏极区中间的沟道区，于所述半导体基底上依次形成绝缘层和多晶硅层；
对所述多晶硅层和绝缘层进行光刻刻蚀以显露出所述源极区和漏极区；
对所述源极区和漏极区进行离子注入以对应形成源极和漏极；
进行表面平坦化处理以去除残留于沟道区上方的绝缘层和多晶硅层；
去除所述沟道区的半导体材料层；
于所述沟道区内填充绝缘材料层；
形成二维沟道材料层，所述二维沟道材料层覆盖所述源极、漏极及绝缘材料层；
形成栅极材料层，所述栅极材料层覆盖所述二维沟道材料层，所述栅极材料层自下而上包括栅氧化材料层、栅介质材料层及功函数金属材料层；
对所述栅介质材料层和功函数金属材料层进行刻蚀以对应形成位于沟道区上的栅介质层和功函数金属层，且所述栅介质层和功函数金属层的横向尺寸小于所述源极及漏极之间的间距，所述功函数金属层、栅介质层和位于栅介质层下方的栅氧化材料层共同构成栅极结构。
2.根据权利要求1所述的制备方法，其特征在于，所述沟道区内形成的绝缘材料层的上表面低于或高于源极和漏极的上表面，以使得所述栅极结构的下表面低于或高于所述源极和漏极的上表面。
3.根据权利要求1所述的制备方法，其特征在于，所述二维沟道材料层的材质包括WS2和MoS2中的任意一种或两种，形成所述二维沟道材料层的方法包括MOCVD法。
4.根据权利要求1所述的制备方法，其特征在于，离子注入过程中的注入离子包括B、P、AS、BF2和Sb中的一种或者多种的组合。
5.根据权利要求1所述的制备方法，其特征在于，所述半导体基底包括单晶硅基底、锗基底、锗硅基底和SOI基底的一种或多种的结合，所述栅介质材料层的材质包括高K介质材料，形成所述栅氧化材料层和栅介质材料层的方法包括原子层沉积法。
6.一种二维沟道器件，其特征在于，包括半导体基底、二维沟道材料层和栅极结构，所述半导体基底内形成有源极、漏极和位于源极及漏极之间的沟道区，所述二维沟道材料层位于所述源极、漏极和沟道区的表面，所述沟道区内填充有绝缘材料层，所述栅极结构位于所述沟道区的上表面，所述栅极结构的横向尺寸小于所述源极及漏极之间的间距，所述栅极结构自下而上包括栅氧化层、栅介质层和功函数金属层。
7.根据权利要求1所述的二维沟道器件，其特征在于，所述栅氧化层自所述沟道区向外延伸到所述二维沟道材料层的整个表面。
8.根据权利要求1所述的二维沟道器件，其特征在于，所述二维沟道材料层包括1-10层二维材料，所述二维材料包括过渡金属-双硫属化合物，所述半导体基底包括单晶硅基底、锗基底、锗硅基底和SOI基底的一种或多种的结合。
9.根据权利要求1所述的二维沟道器件，其特征在于，连接所述沟道区的上表面和所述源极及漏极上表面的表面为垂直矩形面，或为弧形面，或为斜坡面。
10.根据权利要求1所述的二维沟道器件，其特征在于，所述源极和漏极的上表面位于同一水平面，且高于或低于所述栅极结构的下表面。
CN202111203318.6A 2021-10-15 2021-10-15 二维沟道器件及其制备方法 Withdrawn CN113937001A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111203318.6A CN113937001A (zh) 2021-10-15 2021-10-15 二维沟道器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111203318.6A CN113937001A (zh) 2021-10-15 2021-10-15 二维沟道器件及其制备方法

Publications (1)

Publication Number Publication Date
CN113937001A true CN113937001A (zh) 2022-01-14

Family

ID=79279597

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111203318.6A Withdrawn CN113937001A (zh) 2021-10-15 2021-10-15 二维沟道器件及其制备方法

Country Status (1)

Country Link
CN (1) CN113937001A (zh)

Similar Documents

Publication Publication Date Title
US10978470B2 (en) Semiconductor device including multiple layers of memory cells, method of manufacturing the same, and electronic device including the same
TWI480982B (zh) 垂直記憶體單元
US8889513B2 (en) Trench MOSFET with trenched floating gates having thick trench bottom oxide as termination
JP5551213B2 (ja) 半導体装置の製造方法
US11289499B2 (en) Memory device, method of manufacturing the same, and electronic device including the same
CN110600380B (zh) 一种半浮栅晶体管的制备方法
CN110957318A (zh) 一种半导体结构及其制作方法
TW201816895A (zh) 半導體結構的形成方法
US20230187560A1 (en) Semiconductor device having zigzag structure, method of manufacturing semiconductor device, and electronic device
CN113053738A (zh) 一种分裂栅型沟槽mos器件及其制备方法
US8759910B2 (en) Trench MOSFET with trenched floating gates having thick trench bottom oxide as termination
CN112466747B (zh) 沟槽栅及沟槽栅功率器件的制作方法
JP7368493B2 (ja) トレンチ型電界効果トランジスタの構造及びその製造方法
CN109755242B (zh) 半导体装置及其制造方法及包括该装置的电子设备
CN115662902A (zh) 沟槽型场效应晶体管的制作方法
CN113937001A (zh) 二维沟道器件及其制备方法
CN114512405A (zh) 减小FinFET器件寄生电容的方法
CN114256077A (zh) 低压分离栅沟槽mos器件的制作方法
CN114284149A (zh) 一种屏蔽栅沟槽场效应晶体管的制备方法
CN114156183A (zh) 分离栅功率mos器件及其制造方法
TWI517393B (zh) 半導體裝置及其製作方法
CN116487418B (zh) 半导体结构及其制备方法
CN113035878B (zh) 竖直型存储器件及其制造方法及包括存储器件的电子设备
US20240313103A1 (en) Vertical mosfet device and method of manufacturing vertical mosfet device
KR100951573B1 (ko) 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20220114

WW01 Invention patent application withdrawn after publication