CN1139240A - 数据处理系统及其方法和所用盒式存储器 - Google Patents

Abstract

本发明涉及一种数据处理系统，包括一个处理设备主体及该系统所用的盒式存储器，由于能够将第一级和第二级盒式存储器单独或结合起来使用，可满足各种游戏发展的需求，另外，通过两个盒式存储器，能够使用需大存储容量的程序，从而达到有效利用游戏开发步骤、ROM及其它资源的效果。

Description

数据处理系统及其方法和所用盒式存储器

本发明涉及一种包括一个处理装置的数据处理系统，一个用于该系统的盒式存储器(memory cassette)结构和该系统的数据处理方法，通过在处理装置中插入一个盒式存储器，由处理装置对该盒式存储器上存储的程序和数据进行例如程序执行和数据使用这类的信息处理。

已知这些类型的数据处理系统包括一个存储有程序和数据的盒式存储器，和一个操作器(处理设备)，该操作器具有连接盒式存储器的连接器，并通过将该盒式存储器连接到连接器执行盒式存储器中的程序。这种典型的数据处理系统是一个游戏机系统。正如所熟知的，通过在游戏机中插入一个盒式存储器，游戏机执行该盒式存储器上存储的用于各种游戏的程序和数据。通常提供的游戏机还包括一个用于使用该数据的游戏机主体，和一个向游戏机主体发出各种操作指令(操作信号)的控制器，能够将游戏机主体中的处理内容显示在电视接收机或类似设备上。

这类盒式存储器的构成方式是在匣形盒体的一侧有一个连接器，并在盒体内包括一个ROM和其外围电路。这种结构的盒式存储器具有基本固定的盒体体积，因此不可避免地决定了ROM的存储容量。这将决定ROM中可存储的程序容量，导致对更大程序容量的需求。

因此，一个安装在游戏机主体上的致密连接器(com-pact connector)提供了一种游戏机，该游戏机能在该致密连接器上安装新的盒式致密ROM。这种新游戏机的结构能使带有致密连接器的盒式存储器安装在游戏机主体中。通过在盒式存储器的致密连接器上安装致密ROM，能够由游戏机主体使用致密ROM中存储的数据。

然而，这些游戏机只能使用致密ROM中的数据，在游戏本身的发展方面没有任何变化，不能完全满足各种游戏发展的需要。

各种游戏的发展以及其它各种处理的实现需要大量的程序和用于存储大数据量程序的大存储容量。然而，考虑到运输、操纵或价格等因素，常规游戏机具有其盒体的存储容量不可避免地受到限制的缺陷。

此外，常规游戏机不能在新游戏程序中重新使用过去开发的游戏，以至放弃旧程序导致了开发该程序所消耗的开发步骤、ROM和其它资源的浪费。

因此，本发明的目的在于提供一种能够实现各种处理并能有效地利用资源的数据处理系统以解决这些问题。本发明的另一个目的是提供一种用于该系统的新的盒式存储器结构。

为克服上述问题，根据本发明的数据处理系统是这样一种数据处理系统：它包括一个根据盒式存储器所存储的内容进行处理的处理设备主体，一个可连接到所述处理设备主体的第一级盒式存储器，和一个可连接到所述第一级盒式存储器或所述处理设备主体的第二级盒式存储器，其中当第一级盒式存储器或第二级盒式存储器连接到处理设备主体时，从该盒式存储器的第一地址范围中读取数据，当处理设备主体连接到第一级盒式存储器，然后第一级盒式存储器再连接到第二级盒式存储器时，在一个更宽地址范围中读取数据，其中包括不与第一地址范围重叠的第二地址范围。

根据本发明的第一种盒式存储器是这样一种盒式存储器，它是用于上述的数据处理系统的所述第二级盒式存储器，该盒式存储器包括一个连接器，可与所述第一级盒式存储器连接器或所述处理设备主体的连接器导电连接，一个连接状态判断电路，该连接状态判断电路通过连接器的连接状态判断连接器是否已经连接到第一级盒式存储器并输出一个与该连接状态相对应的地址转接信号，和一个存储器，用于输出与连接状态判断电路提供的地址转接信号和连接器提供的地址信号相对应的数据。

根据本发明的盒式存储器是涉及上述的盒式存储器，其中当所述连接状态判断电路判断所述连接器已经连接到所述第一级盒式存储器时，连接状态判断电路输出所述地址转接信号以便将用于从存储器读取数据的地址范围转接到所述第二地址范围，该第二地址范围不与用于从第一级盒式存储器的存储器读取数据所述第一地址范围重叠。

根据本发明的盒式存储器是涉及上述的盒式存储器，其中当构成所述连接器的多个引线中一个预定引线的信号逻辑变为一个预定信号逻辑时，所述连接状态判断电路则判断该连接器已经连接到另一个盒式存储器。

根据本发明的第二种盒式存储器是这样一种盒式存储器它是用于本发明所述的数据处理系统的所述第一级盒式存储器，并可与上述第二级盒式存储器的盒式存储器连接，该盒式存储器包括一个第一连接器，可与所述处理设备主体导电连接；一个存储器，当该盒式存储器经第一连接器连接到处理设备主体时，该存储器用于输出与处理设备主体提供的地址信号相对应的数据；和一个第二连接器，可与第二级盒式存储器导电连接。提供该第二连接器的目的是使从处理设备主体经第一连接器提供的地址信号可被传输，其中构成第二连接器的多个引线中一个预定引线被保持在一个预定信号逻辑。

根据本发明的第三种盒式存储器是这样一种盒式存储器它是用于本发明所述的数据处理系统的所述第二级盒式存储器，包括一个连接器，可与所述第一级盒式存储器连接器导电连接；一个存储器，用于输出与连接器提供的地址信号相对应的数据，其中构成该连接器的多个引线中的一个预定引线被保持在一个预定信号逻辑。

根据本发明的第四种盒式存储器是这样一种盒式存储器它是用于本发明所述的数据处理系统的所述第一级盒式存储器，并可与上述的作为所述第二级盒式存储器的所述盒式存储器连接，该盒式存储器包括一个第一连接器，可与所述处理设备主体导电连接；和一个第二连接器，可与第二级盒式存储器导电连接，提供该第二连接器的目的是使从处理设备主体经第一连接器提供的地址信号可被传输；一个连接状态判断电路，该连接状态判断电路通过第二连接器的连接状态判断第二级盒式存储器是否已经连接到第二连接器，并输出一个与该连接状态相对应的地址转接信号；和一个存储器，用于输出与连接状态判断电路提供的地址转接信号和第一连接器提供的地址信号相对应的数据。

根据本发明的盒式存储器涉及上述盒式存储器，其中当所述连接状态判断电路判断所述第二连接器已经连接到所述第二级盒式存储器时，所述连接状态判断电路输出所述地址转接信号，以便将用于从第一级盒式存储器的存储器读取数据的地址范围转接到用于从第二级盒式存储器的存储器读取数据的所述第二地址范围，该第二地址范围不与所述第一地址范围重叠。

根据本发明的盒式存储器涉及上述的盒式存储器，其中当构成所述第二连接器的多个引线中的一个预定引线的信号逻辑变为一个预定信号逻辑时，所述连接状态判断电路判断该连接器已经连接到所述第二级盒式存储器。

根据本发明的又一种盒式存储器是这样一种盒式存储器：它是用于本发明所述的数据处理系统的所述第二级盒式存储器，包括一个连接器，可与所述第一级连接器导电连接；一个存储器，用于输出与连接器提供的所述地址信号相对应的数据，其中从构成该连接器的多个引线中的一个预定引线伸出的引线与存储器的一个芯片选择终端连接。

根据本发明再一种的盒式存储器是这样一种盒式存储器：它是用于本发明所述的数据处理系统的所述第一级盒式存储器，并可与上述的作为所述第二级盒式存储器的所述盒式存储器连接，该盒式存储器包括一个第一连接器，可与所述处理设备主体导电连接，和一个第二连接器，可与第二级盒式存储器导电连接，提供该第二连接器以使从处理设备主体经第一连接器提供的所述地址信号可被传输，一个连接状态判断电路，连接状态判断电路以第一连接器提供的确定地址信号为依据，当该地址信号在所述第一地址范围时，输出变为有效的第一芯片选择信号，当该地址信号在所述第二地址范围时，将变为有效的第二芯片选择信号输出到第二连接器的一个预定引线，和一个存储器，用于输出与连接状态判断电路提供的第一芯片选择信号和第一连接器提供的地址信号相对应的数据。

根据本发明的盒式存储器是涉及上述的盒式存储器之一，其中盒式存储器是一个包括两个相对表面的三维结构，所述第一连接器和第二连接器分别设置在相对的表面上。

根据本发明的数据处理方法是这样一种数据处理方法：它采用一个处理设备主体，根据盒式存储器的存储内容进行处理；一个可连接到所述处理设备主体的第一级盒式存储器，和一个可连接到该第一级盒式存储器或该处理设备主体的第二级盒式存储器，其中，当判断第一级盒式存储器或第二级盒式存储器连接到处理设备主体时，从该盒式存储器的所述第一地址范围中读取数据，当判断处理设备主体连接到第一级盒式存储器且该第一级盒式存储器再连接到第二级盒式存储器时，则在一个更宽的地址范围读取数据，其中包括不与第一地址范围重叠的所述第二地址范围。

因此，由于能够将第一级和第二级盒式存储器单独或结合起来使用，满足各种游戏发展的需求。另外，通过使用两个盒式存储器，能够使用需大量存储容量的程序。此外，由于能够重新使用旧游戏，达到了有效利用游戏开发步骤、ROM和其它资源的效果。

图1是根据本发明的数据处理系统和用于该系统的盒式存储器的实施例的结构透视图。

图2是用于该实施例的第一级盒式存储器和第二级盒式存储器的电路方框图。

图3是该实施例的地址转接电路的方框图。

图4分别描述了根据该实施例的第一级和第二级盒式存储器的地址值以及两个盒体装配在一起时的地址值之间的关系。

图5描述根据本实施例的游戏机主体的操作流程图。

图6是描述根据本实施例的两个盒体装配在一起时的存储变换(memory map)图。

图7是根据该实施例的第一级和第二级盒式存储器的另一种结构图。

图8是描述根据本实施例的两个盒体装配在一起时的存储变换图。

图9是描述根据该实施例的第一级和第二级盒式存储器的图。

图10是根据该实施例的解码器电路的方框图。

图11描述了根据本实施例的各个盒体的存储变换图。

图12是描述根据本发明的实施例操作图。

现在将参考附图描述本发明实施例。

图1是根据本发明的数据处理系统和用于该系统的盒式存储器结构的实施例透视图。

图1所示的数据处理系统包括一个游戏机主体11，一个第一级盒式存储器21和一个第二级盒式存储器31。在游戏机主体11的连接器12上可以按箭头X所示的方向插入第一级盒体的连接器21，并可按箭头Y所示方向插入第二级盒体31的连接器32。

此外，第一级盒式存储器21的壳体23与连接器22相对的表面上(所示的上表面)，设置有与游戏机主体11上设置的连接器21完全相同的连接器24，第二级盒体31的连接器32能按箭头Z所示方向插入连接器24中。

当第一级盒式存储器21的连接器22按箭头X所示插在游戏机主体11的连接器22上，第二级盒式存储器31的连接器32按箭头Z所示方向插在第一级盒式存储器21的连接器24上时，游戏机主体11处在能够使用第一级盒体21和第二级盒体31的游戏程序的状态。

为使游戏机主体11能够使用两个盒式存储器21、31的程序，该第一级盒式存储器21或第二级盒式存储器31内设置一个用于分配地址的装置，当第一级盒体21的连接器22插在该游戏机主体11的连接器12上并且第二级盒体31的连接器32插在第一级盒体21的连接器24上时该装置操作。这样，盒式存储器21、31存储地址范围的地址之一被转接和使用。

现在将详细描述该数据处理系统的各个部分。如附图所示，本实施例的游戏机主体11为平行六面体形状，其长度略小于其宽度，其高度约为长度的1/20。如图所示，连接器12设置在该三维主体的上表面，开关13设置在上表面的左下侧。

第一级盒式存储器21包括一个薄长方形槽23。连接器22设置在槽25的底26上，槽25的上表面27(与所述底面相对的面)上设置有结构与游戏机主体11设置的连接器12相同的连接器24。

此外，第二级盒体31包括一个薄长方形槽35。连接器32设置在槽35的底36上。该结构能使第二级盒体31的连接器32插在游戏机主体11的连接器12上，也能插在第一级盒体21的连接器24上。

图2是与本发明有关的系统实施例中使用的第一级和第二级盒式存储器的电路图。

图2中，第一级盒式存储器21的电路系统包括一个连接器22，一个连接器24和一个掩膜ROM 28。具有相同引线号码的连接器22和连接器24互相连接作为地址Ad、数据Dt和控制信号Ct的信号导线。构成用于地址Ad、数据Dt和控制信号Ct的导线以便连接掩膜ROM28。

此外，在第一级盒式存储器21中，具有预定引线号码的连接器24连接接地电极。当第二级盒体31的连接器32与第一级盒体21的连接器24连接时，它与连接器24的接地电极接触。连接器24内部的一个引线接地。因此，取自该连接器24一个引线的信号是表示第二级盒体31连接到第一级盒体21的信号Sa。

另外，在第二级盒体31的电路系统中，配置一个连接器32，一个掩膜ROM 38和一个作为连接状态判断装置地址转接电路39。具有预定引线号码的连接器32的地址Ad、数据Dt和控制信号Ct分别连接到掩膜ROM 38的一个预定引线，并且地址Ad和控制信号Ct以及信号Sa连接到地址转接电路39的一个预定电极。地址转接电路39产生的地址转接信号提供给掩膜ROM 38的地址变换输入终端。

图3是表示该地址转接电路39结构的一个实例电路图。

图3中，地址转接电路39包括一个解码器391，解码器391根据确定的存储地址Ad和确定的存储控制信号Ct形成第一芯片选择信号CSa或第二芯片选择信号CSb；和一个选择器电路392，选择器电路392根据来自解码器391的芯片选择信号CSa、CSb和表示第一级盒体21与第二级盒体31连接的信号Sa产生用于转接存储地址的信号，地址转接电路39结构如下。

解码器391中，这样来布线以使地址Ad和控制信号Ct可以输入到解码器。该布线方式允许解码器391产生的芯片选择信号CSa、CSb输入到选择器电路392的A、B端。此外，该布线方式可使信号Sa输入到选择器电路392的选择端A/B。另外，选择器电路392的输出端Y连接掩膜ROM38的地址转接端。

现在将根据图1-3参考图4-6描述该实施例的操作。图4表示第一级和第二级盒式存储器装配在一起时的操作，并描述了第一级和第二级盒式存储器的各个地址值以及当两个盒体装配在一起时地址值之间的关系。图5(1)描述了仅有第二级盒式存储器连接到游戏机主体时的运转流程图，图5(2)描述了仅有第一级盒式存储器连接到游戏机主体时的运转流程图。图6描述了两个盒体装配在一起时的存储变换。

首先，如图4(c)所示，第一级盒式存储器21通常从地址00000H(H表示十六进制)至1FFFFH存储其程序数据B。同样，如图4(b)所示，第二级盒式存储器31通常从地址00000H至1FFFFFH存储其程序数据A。

在只有第一级盒式存储器21按箭头X所示方向插入游戏机主体11时，形成游戏机主体11与第一级盒式存储器21经连接器12和连接器22导电连接状态。处在该状态时，通过接通游戏机主体11上的开关13输入电源，游戏机主体11主要由地址0000H开始并对必要的程序数据等进行处理(图5(2)步骤200)，并立即对地址20000H和此后的地址中的任何程序数据等的存在进行判断(步骤201)。该判断进行如下。假设游戏机主体11输出的地址Ad是200000H并输出预定控制信号Ct，唯一需要的是判断是否可以获得作为数据Dt的信息。

这种情况下，即使上述地址Ad和控制信号Ct输入到掩膜ROM 28，没有数据从掩膜ROM 28输出到数据Dt。因此，游戏机主体11将判断在地址200000H和此后的地址不存在程序数据(图5(2)步骤201；否)，所以操作仅使用第一级盒式存储器21从地址00000H至地址1FFFFH存储的程序数据B(图5(2)步骤202)。

同样，在只有第二级盒体31按箭头Y(图1)所示方向插入游戏机主体11时，形成游戏机主体11与第二级盒体31经连接器12和连接器32导电连接状态。在该状态下，当通过打开游戏机主体11上的开关13接通电源时(图5(1)步骤101)，游戏机主体11将仅操作“第二级盒体31”从地址00000H至地址1FFFFH存储的程序数据A(图5(1)步骤102)。

接下来，第一级盒式存储器21按图1中箭头X所示方向插入游戏机主体11，另外，第二级盒式存储器31按箭头Z所示方向插在第一级盒式存储器21上。这种情况下，游戏机主体11和第一级盒式存储器21经连接器12和连接器22导电连接，第一级盒式存储器21和第二级盒式存储器31经连接器24和连接器32导电连接。

现在，当接通游戏机主体11的开关13接通电源时，表示连接状态的信号Sa变为“L”，该信号Sa经连接器24和连接器32输入给第二级盒式存储器31的地址转接电路39的。游戏机主体11基本从地址0000H开始执行处理必要的程序数据(矢量)(步骤200)。

因此，游戏机主体11判断从地址200000H起是否存在任何程序数据(步骤201)。因此，游戏机主体11使地址Ad从200000H开始编址，给出控制信号Ct，并判断是否存在作为数据Dt的信息。

当地址Ad和控制信号Ct输入地址转接电路39时，地址转接电路39以地址Ad和控制信号Ct为基础并由解码器391形成芯片选择信号CSb。芯片选择信号CSb经选择电路392输入掩膜ROM38，作为表示连接状态的信号Sa示为“L”。

因此，掩膜ROM38的地址转接到从200000H至2FFFFFH。此外，如图4(a)和图6所示，当第一级盒式存储器21和第二级盒式存储器31装配在一起时，第一级盒式存储器21的掩膜ROM28的地址仍然从00000H至1FFFFFH，但第二级盒式存储器31的掩膜ROM38被分配为从200000H至2FFFFFH。

由于第二级盒式存储器31的地址已经如上述转接，通过游戏机主体11对从200000H开始的地址的标示将该地址的信息从掩膜ROM38的输出引到数据导线。

换句话说，在步骤201中，当游戏机主体11在指定地址发现某种信息时，则确定在地址200000H和此后的地址存在程序数据(步骤201，是)，此后，游戏机主体11操作使用第一级盒式存储器21中从地址00000H至1FFFFFH存储的程序数据B和第二级盒式存储器31中从地址200000H至3FFFFFH存储的程序数据A。

换句话说，当游戏机主体11判断第一级盒式存储器21和第二级盒式存储器31已经装配在一起时，如上所述，能够对其进行自由访问。

另外，在第一级盒式存储器21和第二级盒式存储器31装配在一起的状态下，如图6所示，在第一级盒式存储器21中，程序区存在于从地址000000H至xxxxxH，数据区存在于从地址xxxxxxH至1FFFFF。在第二级盒式存储器31中，如图6所示，程序区存在于从地址200000H至xxxxxH，数据区存在于从地址xxxxxxH至3FFFFF。

根据上述实施例，单独使用第一级盒式存储器21和第二级盒式存储器31或将它们装配在一起使用是可能的，以满足各种游戏发展的不同需要。此外，由于两个盒式存储器可以同时使用，从而可以使用大数据量的程序容量。另外，通过将一个第二级盒式存储器插在该第一级盒式存储器上，能够再次使用旧游戏，提供了有效使用游戏开发步骤、ROM和其它资源的优点。

图7示出本发明实施例中使用的第一级盒式存储器和第二级盒式存储器构造的另一个实例。图7中与图2中相同的组成元件由相同参考标号表示。

第一级盒式存储器21的电路系统包括连接器22，连接器24，掩膜ROM28和作为判断连接状态电路的地址转接电路29，并在连接器22和24将具有相同引线号码的导线连接在一起，以作为地址Ad、数据Dt和控制信号Ct的信号导线。构成该地址Ad、数据Dt和控制信号Ct导线以连接掩膜ROM28。

此外，地址Ad和数据Dt以及控制信号Ct连接到地址转接电路29的一个预定电极，由该地址转接电路29产生的地址转接信号提供给掩膜ROM28的地址变换输入端。该地址转接电路29具有与图3所示的地址转接电路39相同的电路结构。

此外，第二级盒式存储器31的电路系统包括连接器32和掩膜ROM38。构造具有预定引线号码的连接器32的地址Ad、数据Dt和控制信号Ct连接接地电极，该地址Ad、数据Dt和控制信号Ct使连接器32的预定引线号码连接掩膜ROM38预定引线。

将根据图1、3和7参考图5和8说明该实施例的操作。图8说明两个盒体装配在一起时的存储变换。

首先，如上所述，从地址00000H至1FFFFH，第一级盒式存储器21和第二级盒式存储器31各自单独存储有程序数据B和A。

当只有第二级盒式存储器31按箭头Y(图1)所示方向插入游戏机主体11时，如上所述，游戏机主体11只根据从“第二级盒式存储器31”的地址00000H至1FFFFFH存储的程序数据A进行操作(图5，步骤101，102)。

同样，当只有第一级盒式存储器21按箭头X(图1)所示方向插入游戏机主体11时，如上所述，游戏机主体11开始从地址00000H进行操作并处理必要的程序数据(步骤200)，然后立即判断从地址200000H往后是否存在程序数据(步骤201)，并只根据地址00000H至1FFFFH存储的程序数据B进行操作(步骤202)。

接下来，第一级盒式存储器21按箭头X方向插入游戏机主体11，另外，第二级盒式存储器31按箭头Z方向插在第一级盒式存储器21上。这种情况下，游戏机主体11和第一级盒式存储器21经连接器12和连接器22导电连接，此外，第一级盒式存储器21和第二级盒式存储器31经连接器24和连接器32导电连接。该状态下，通过打开游戏机主体11的开关13接通电源，表示连接状态的信号Sa变为“L”，该信号Sa经连接器32和连接器24输入给第一级盒式存储器21的地址转接电路29。

因此，当游戏机主体11通过使用地址Ad输出在地址200000H和其后的控制信号Ct时，地址转接信号从地址转接电路29输出到掩膜ROM28。如图8所示，通过该地址转接信号，掩膜ROM28的地址被转接并且掩膜ROM28的地址移到从200000H至3FFFFFH。在该点，游戏机主体11通过基本从0000H开始的操作处理必要的程序数据(向量)，但是通过将第一级盒式存储器21的向量强制地转接到第二级盒式存储器31的地址00000H，能够继续操作第二级盒式存储器31的程序A。

此外，游戏机主体11在地址200000H并由此向前判断出程序的存在(步骤201；是)。该判断是通过在输出从地址200000H接下去的地址Ad和输出控制信号Ct时确定在数据Dt是否输出信息来进行的。当该地址Ad和控制信号Ct输入到地址转接电路29时，地址转接电路29根据地址Ad和控制信号Ct产生芯片选择信号，从这些芯片选择信号和表示连接状态(“L”)的信号Sa产生地址转接信号并将该地址转接信号输入到掩膜ROM28。

因此，如图8所示，由于分配给掩膜ROM28的地址转换成从200000H至3FFFFFH，第一级盒式存储器21和第二级盒式存储器31装配在一起使得第一级盒式存储器21的掩膜ROM28的地址转换为从200000H至3FFFFFH，第二级盒式存储器31的掩膜ROM28的地址转换为从00000H至1FFFFFH。由于第一级盒式存储器21的地址已经按上述方式转换，通过游戏机主体11对200000H和接下去的地址的标示，该地址的信息从掩膜ROM28输出到数据Dt。

因此，在游戏机主体11，当在如上的确定地址获得信息时，则判断在200000H以及由此开始的地址上存在程序数据(步骤201；是)，此后，游戏机主体11将通过使用在第一级盒式存储器21中从地址200000H至3FFFFFH存储的程序数据B和在第二级盒式存储器31中从地址200000H至3FFFFFH存储的程序数据A这两个程序数据进行操作(步骤203)。换句话说，如上所述，当已经断定两个第一级盒式存储器21和第二级盒式存储器31已经插入时，游戏机主体11可以自由地访问两个盒体。

此外，如图8所示，在插入第一级盒式存储器21和第二级盒式存储器31的状态下，第一级盒式存储器21的程序区存在于从地址200000H至xxxxxH，其数据区存在于从地址xxxxxH至3FFFFF。如图8所示，第二级盒式存储器31的程序区存在于从地址00000H至xxxxxH，其数据区存在于从地址xxxxxH至1FFFFF。

图9示出本发明中使用的第一级和第二级盒式存储器的另一个实施例。图9的实施例与图7的实施例的区别在于芯片选择信号*CS(*表示CS反转)是从游戏机主体11经连接器22提供给解码器40，并有一个预定地址提供给解码器40。其与图7的实施例的另一个区别在于芯片选择信号CSa和CSb是由解码器40产生的，并布置电导线以使该CSa提供给掩膜ROM28，CSb经具有预定引线号码部分的连接器24和具有相同引线号码部分的连接器32提供给第二级盒式存储器31的掩膜ROM38。其它结构与图7中的相同。图9和图7中的相同部分被加上相同的参考标号。

图10是表示解码器具体结构的实例电路图。如图10所示，解码器40由两个NAND电路401、402和两个反相电路403、404构成，并具有以下连接状态。导电连接允许地址*ax(这种情况下，*表示ax的反相)被直接送到NAND电路401的一个输入端并经反相电路403送到NAND电路402的一个输入端。此外，导电连接允许从游戏机主体11经连接器12和第一级盒式存储器21的连接器22送来的芯片选择信号*CS经反相电路404输入到NAND电路401、402的另一个输入端。

芯片选择信号CSa从NAND电路401输出端输出CSb从NAND电路402输出端输出。

该实施例允许第一级盒式存储器21和第二级盒式存储器31单独使用或将第一级盒式存储器21和第二级盒式存储器31结合在一起使用，满足各种游戏的发展要求。此外，两个盒式存储器的使用允许使用大程序容量。由于能够再次使用旧游戏，该实施例还具有有效地使用游戏开发步骤、ROM和其它资源的优点。

下面将参考图9、10、11和12详细说明该实施例。图11描述由图9的实施例安排的存储变换。图12说明该实施例的操作。

游戏机主体11能输出用于第一级盒式存储器21或第二级盒式存储器31转换的地址*ax，并能输出芯片选择信号*CS。

在该状态下，如图12所示，当地址*ax为“L”(“0”)，并且从游戏机主体11输出的芯片选择信号*CS为“L”(“0”)时，NAND电路401的两个输入端变为“H”(“1”)。因此，NAND电路401的输出变为“L”(“0”)。由于NAND电路402的一个输入端是“L”(“0”)，NAND电路402的输出变为“H”(“1”)。

换句话说，芯片选择信号CSa将从解码器40输出。因此，游戏机主体11将使用第一级盒式存储器21中存储的程序等。如图11所示，这导致了第一级盒式存储器21中地址00000H至1FFFFFH的使用。这种情况下，不管第一级盒式存储器21是否是单独插入游戏机主体11中或第二级盒式存储器31是否是插在插入游戏机主体11的第一级盒式存储器21上(与其装配在一起)，游戏机主体11将使用第一级盒式存储器21中的程序。

另一方面，如图12所示，如果一个确定地址*ax(这种情况下，例如使用200000H中的第六个数据Dt)变为“H”(“1”)并且从游戏机主体11输出的芯片选择信号*CS变为“L”(“0”)，NAND电路402的两个输入端变为“H”(“1”)以便NAND电路402的输出变为“L”(“0”)。此外，由于NAND电路401的一个输入端变为“L”(“0”)，NAND电路401的输出变为“H”(“1”)。然后，芯片选择信号CSb将从解码器40输出。

这样导致游戏机主体11只能访问第二级盒式存储器31，而不能访问第一级盒式存储器21。因此，地址Ad是从200000H至3FFFFFH，以便游戏机主体11能使用第二级盒式存储器31中存储的程序等。如图11所示，由此使用的是已经转换到从200000H至3FFFFFH的第二级盒式存储器31的地址。

此外，芯片选择信号*CS为“H”(“1”)，解码器40的NAND电路401、402的输出端将输出两个“H”(“1”)而与地址*ax的值无关，以使第一级盒式存储器21和第二级盒式存储器31两者不能被访问。

此外，单独将第二级盒式存储器31插入游戏机主体11导致芯片选择信号*CS直接输入到第二级盒式存储器31的掩膜ROM38，以使第二级盒式存储器31将使用从00000H至1FFFFFH的地址。

根据本实施例，可以将第一级盒式存储器21和第二级盒式存储器31单独或联合使用，满足各种游戏发展的要求。此外，由于能够使用两个盒式存储器，可以使用大程序容量。另外，由于能够再次使用旧游戏，具有有效地使用游戏的开发步骤、ROM和其它资源的优点。

此外，在本实施例中，用于判断连接状态的电路可以设置在游戏机主体，即处理设备主体一侧。

Claims (13)

1.一个数据处理系统包括：

a)一个处理设备主体，用于根据盒式存储器存储的内容进行处理；

b)一个第一级盒式存储器，可与所述处理设备主体连接；

c)一个第二级盒式存储器，可与所述第一级盒式存储器或所述处理设备主体连接，

其中当第一级盒式存储器或第二级盒式存储器连接到处理设备主体时，从该盒式存储器的第一地址范围中读取数据；

当处理设备主体连接到第一级盒式存储器，然后第一级盒式存储器再连接到第二级盒式存储器时，在一个更宽地址范围中读取数据，它包括不与第一地址范围重叠的第二地址范围。

2.一种盒式存储器，是用于根据权利要求1的所述数据处理系统的所述第二级盒式存储器，包括：

a)一个连接器，可与所述第一级盒式存储器连接器或所述处理设备主体的连接器导电连接；

b)一个连接状态判断电路，该连接状态判断电路通过连接器的连接状态判断连接器是否已经连接到第一级盒式存储器并输出一个与该连接状态相对应的地址转接信号；和

c)一个存储器，用于输出与连接状态判断电路提供的地址转接信号和连接器提供的地址信号相对应的数据。

3.根据权利要求2的盒式存储器，其中当所述连接状态判断电路判断所述连接器已经连接到所述第一级盒式存储器时，连接状态判断电路输出所述地址转接信号以便将用于从存储器读取数据的地址范围转接到所述第二地址范围，该第二地址范围不与用于从第一级盒式存储器的存储器读取数据所述第一地址范围重叠。

4.根据权利要求2的盒式存储器，其中当构成所述连接器的多个引线中一个预定引线的信号逻辑变为一个预定信号逻辑时，所述连接状态判断电路则判断该连接器已经连接到另一个盒式存储器。

5.一种盒式存储器，用于根据权利要求1所述的数据处理系统的所述第一级盒式存储器，该盒式存储器可与根据权利要求2、3、4的作为所述第二级盒式存储器的盒式存储器连接，包括：

a)一个第一连接器，可与所述处理设备主体导电连接；

b)一个存储器，当该盒式存储器经第一连接器连接到处理设备主体时，该存储器用于输出与处理设备主体提供的地址信号相对应的数据；

c)一个第二连接器，可与第二级盒式存储器导电连接，提供该第二连接器的目的是使从处理设备主体经第一连接器提供的地址信号可被传输，

其中构成第二连接器的多个引线中一个预定引线被保持在一个预定信号逻辑。

6.一种盒式存储器，是用于根据权利要求1所述的数据处理系统的所述第二级盒式存储器，包括：

a)一个连接器，可与所述第一级盒式存储器连接器导电连接；

b)一个存储器，用于输出与连接器提供的地址信号相对应的数据，

其中构成该连接器的多个引线中的一个预定引线被保持在一个预定信号逻辑。

7.一种盒式存储器，是用于根据权利要求1所述的数据处理系统的所述第一级盒式存储器，该盒式存储器可与根据权利要求6的作为所述第二级盒式存储器的所述盒式存储器连接，包括：

a)一个第一连接器，可与所述处理设备主体导电连接；

b)一个第二连接器，可与第二级盒式存储器导电连接，提供该第二连接器以便使从处理设备主体经第一连接器提供的地址信号可被传输；

c)一个连接状态判断电路，该连接状态判断电路通过第二连接器的连接状态判断第二级盒式存储器是否已经连接到第二连接器，并输出一个与该连接状态相对应的地址转接信号：和

d)一个存储器，用于输出与连接状态判断电路提供的地址转接信号和第一连接器提供的地址信号相对应的数据。

8.根据权利要求7的盒式存储器，其中当所述连接状态判断电路判断所述第二连接器已经连接到所述第二级盒式存储器时，所述连接状态判断电路输出所述地址转接信号，以便将用于从第一级盒式存储器的存储器读取数据的地址范围转接到用于从第二级盒式存储器的存储器读取数据的所述第二地址范围，该第二地址范围不与所述第一地址范围重叠。

9.根据权利要求7的盒式存储器，其中当构成所述第二连接器的多个引线中的一个预定引线的信号逻辑变为一个预定信号逻辑时，所述连接状态判断电路判断该连接器已经连接到所述第二级盒式存储器。

10.一种盒式存储器，是用于根据权利要求1所述的数据处理系统的所述第二级盒式存储器；包括：

a)一个连接器，可与所述第一级连接器导电连接；

b)一个存储器，用于输出与连接器提供的所述地址信号相对应的数据，

其中从构成该连接器的多个引线中的一个预定引线伸出的引线与存储器的一个芯片选择终端连接。

11.一种盒式存储器，是用于根据权利要求1所述的数据处理系统的所述第一级盒式存储器，该盒式存储器可与根据权利要求10的作为所述第二级盒式存储器的所述盒式存储器连接，包括：

a)一个第一连接器，可与所述处理设备主体导电连接；

b)一个第二连接器，可与第二级盒式存储器导电连接，提供该第二连接器以使从处理设备主体经第一连接器提供的所述地址信号可被传输；

c)一个连接状态判断电路，连接状态判断电路以第一连接器提供的确定地址信号为依据，当该地址信号在所述第一地址范围时，输出变为有效的第一芯片选择信号，当该地址信号在所述第二地址范围时，将变为有效的第二芯片选择信号输出到第二连接器的一个预定引线；

d)一个存储器，用于输出与连接状态判断电路提供的第一芯片选择信号和第一连接器提供的地址信号相对应的数据。

12.根据权利要求5、7、8、9或11之一的盒式存储器，其中盒式存储器是一个包括两个相对表面的三维结构，所述第一连接器和第二连接器分别设置在相对的表面上。

13.一种数据处理方法采用：

一个处理设备主体，用于根据盒式存储器的存储内容进行处理；

一个可连接到所述处理设备主体的第一级盒式存储器；

一个可连接到该第一级盒式存储器或该处理设备主体的第二级盒式存储器，

其中当判断第一级盒式存储器或第二级盒式存储器连接到处理设备主体时，在从该盒式存储器的所述第一地址范围中读取数据，

其中当判断处理设备主体连接到第一级盒式存储器，然后第一级盒式存储器再连接到第二级盒式存储器时，在一个更宽的地址范围读取数据，其中包括不与第一地址范围重叠的所述第二址范围。

Images