CN113921405A - 一种封装的方法及封装产品 - Google Patents

一种封装的方法及封装产品 Download PDF

Info

Publication number
CN113921405A
CN113921405A CN202111159324.6A CN202111159324A CN113921405A CN 113921405 A CN113921405 A CN 113921405A CN 202111159324 A CN202111159324 A CN 202111159324A CN 113921405 A CN113921405 A CN 113921405A
Authority
CN
China
Prior art keywords
substrate
chip
fence
welding
pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111159324.6A
Other languages
English (en)
Inventor
王锐勋
王玉河
程利军
陈亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Diantong Material Technology Co ltd
Original Assignee
Shenzhen Diantong Material Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Diantong Material Technology Co ltd filed Critical Shenzhen Diantong Material Technology Co ltd
Priority to CN202111159324.6A priority Critical patent/CN113921405A/zh
Publication of CN113921405A publication Critical patent/CN113921405A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49565—Side rails of the lead frame, e.g. with perforations, sprocket holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明实施例公开了一种封装的方法及封装产品，该方法包括：将芯片固定在基板上的围栏中；将芯片与所述基板上的引脚的一端连接；将盖板与所述围栏的顶部开口连接，形成内腔；通过预设灌注口在所述内腔中填充胶体；对所述胶体进行固化，完成封装。本方案在设置有围栏的基板上固定芯片，然后安装盖板以及在内腔注胶的方式完成封装，方法简单快捷，且易于保证所封装得到的产品的一致性。

Description

一种封装的方法及封装产品
技术领域
本发明涉及封装技术领域，尤其涉及一种封装的方法及封装产品。
背景技术
目前，随着社会的不断发展，半导体行业的发展突飞猛进，而半导体中大量应用各种电子元件，而电子元件一般是被封装为一个整体，但是目前的电子元件的制作工艺中，需要打磨，切割等等，比较复杂，对物料的使用量比较大，容易造成一定的浪费，且存在一致性问题，这在大批量生产时，容易导致出现很多不合格的产品。
由此，现在需要有一种方案来解决现有技术中的问题。
发明内容
有鉴于此，本发明提出了一种封装的方法及封装产品，用以克服现有技术中的缺陷，实现了以下技术效果：
1.简化工艺，提供生产效率，且降低成本，保持产品的一致性。且本方案中的封装外形能实现更好的导热散热性能及更高的功率密度，从而实现单位功率更高的性价比。
2.改变现有的模顶外形封装，改为金属腔体内灌胶，由于该胶体不用承担传统封装的结构强度，所以可以混入高导热高绝缘的粉体材料，在实现密封，改善导热散热性能同时，使得胶体的热膨胀系数更加接近于芯片材料的导热系数，减少热应力对芯片的影响，实现更高的可靠性，同时也简化封装工艺。
3.金属封装还实现了较好的电磁辐射屏蔽；
4.有益之处还在同样封装体积内实现更高功率。
具体的，本发明提出了以下具体的实施例：
本发明实施例提出了一种封装的方法，包括：
将芯片固定在基板上的围栏中；
将芯片与所述基板上的引脚的一端连接；
将盖板与所述围栏的顶部开口连接，形成内腔；
通过预设灌注口在所述内腔中填充胶体；
对所述胶体进行固化，完成封装。
在一个具体的实施例中，所述围栏设置有缺口；
所述引脚从所述缺口伸出。
在一个具体的实施例中，所述缺口作为所述灌注口。
在一个具体的实施例中，所述围栏为远离所述基板的一面设置有开口的闭环结构；
所述引脚贯穿所述基板，并在所述基板的两侧形成内连接点与外连接点，所述芯片与所述内连接点连接；所述内连接点位于所述围栏内，所述外连接点位于所述围栏外。
在一个具体的实施例中，所述盖板上设置有排气孔和作为所述灌注口的灌注孔。
在一个具体的实施例中，所述胶体为导热胶。
在一个具体的实施例中，所述胶体中设置有AlN粉末、Al2O3粉末或Si3N4粉末中的一种或多种的组合。
在一个具体的实施例中，所述基板远离所述围栏的一侧设置有热沉面；所述盖板为金属板或导热陶瓷覆铜板。
在一个具体的实施例中，所述盖板与所述围栏的顶部开口以焊接的方式实现连接。
在一个具体的实施例中，所述焊接的方式包括：共晶焊、钎料焊、超声焊、电阻焊或铜铜直焊。
在一个具体的实施例中，所述将芯片固定在基板上的围栏中，包括：
采用纳米银将芯片固定于基板上的围栏中。
在一个具体的实施例中，所述将芯片与所述基板上的引脚的一端连接，包括:
采用焊线实现芯片与所述基板上引脚的一端的连接。
在一个具体的实施例中，在所述将芯片与所述基板上的引脚的一端连接，之后还包括：
对所述引脚进行切割整形。
本发明实施例还提出了一种封装产品，所述封装产品由上述的方法制得。
以此，本发明实施例提出了一种封装的方法及封装产品，该方法包括：将芯片固定在基板上的围栏中；将芯片与所述基板上的引脚的一端连接；将盖板与所述围栏的顶部开口连接，形成内腔；通过预设灌注口在所述内腔中填充胶体；对所述胶体进行固化，完成封装。本方案在设置有围栏的基板上固定芯片，然后安装盖板以及在内腔注胶的方式完成封装，方法简单快捷，且易于保证所封装得到的产品的一致性；且本方案中的封装外形能实现更好的导热散热性能及更高的功率密度，从而实现单位功率更高的性价比。
附图说明
为了更清楚地说明本发明的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对本发明保护范围的限定。在各个附图中，类似的构成部分采用类似的编号。
图1示出了本发明实施例提出的一种封装的方法的流程示意图；
图2示出了本发明实施例提出的一种封装的方法得到的一种封装产品的结构示意图；
图3示出了本发明实施例提出的一种封装的方法得到的另一种封装产品的拆解结构示意图；
图4示出了本发明实施例提出的一种封装的方法得到的另一种封装产品的部分结构示意图；
图5示出了本发明实施例提出的一种封装的方法得到的另一种封装产品的底部示意图。
图例说明：
100-基板；110-围栏；120-缺口；130-热沉面；
200-芯片；
300-盖板；310-灌注孔；320-排气孔；
400-焊线；500-引脚。
具体实施方式
下面将结合本发明实施例中附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。
通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
在下文中，可在本发明的各种实施例中使用的术语“包括”、“具有”及其同源词仅意在表示特定特征、数字、步骤、操作、元件、组件或前述项的组合，并且不应被理解为首先排除一个或更多个其它特征、数字、步骤、操作、元件、组件或前述项的组合的存在或增加一个或更多个特征、数字、步骤、操作、元件、组件或前述项的组合的可能性。
此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
除非另有限定，否则在这里使用的所有术语(包括技术术语和科学术语)具有与本发明的各种实施例所属领域普通技术人员通常理解的含义相同的含义。所述术语(诸如在一般使用的词典中限定的术语)将被解释为具有与在相关技术领域中的语境含义相同的含义并且将不被解释为具有理想化的含义或过于正式的含义，除非在本发明的各种实施例中被清楚地限定。
实施例1
本发明实施例1公开了一种封装的方法，如图1所示，包括以下步骤：
步骤S101、将芯片200固定在基板100上的围栏110中；
具体的，基板100上预先设置有围栏110，后续芯片200被固定在围栏110中，具体的基板100上的围栏110数量可以有一个或多个，且具体围栏110的形状可以多样，例如可以为圆形，方形等等。
具体的，基板100可以为陶瓷板，陶瓷板的质地坚硬，不容易损坏或腐蚀，耐用且成本低廉，非常适于本方案。
此外，了进一步保证性能的稳定性，例如增加抗高温，耐冲击等性能，具体的陶瓷可以为金属氧化物陶瓷、氮化物陶瓷等，如Al2O3，AlN，Si3N4，掺入氧化锆的增韧氧化铝，掺入氧化锆的增韧氮化铝等等。
此外，所述围栏110可以包括：内侧腔体围栏与外侧腔体围栏；其中，所述内侧腔体围栏的高度低于所述外侧腔体围栏的高度；所述内侧腔体围栏与所述外侧腔体围栏形成连接槽；后续基于连接槽与盖板300连接，避免产生误差。
步骤S102、将芯片200与所述基板100上的引脚500的一端连接；
在将芯片200固定在基板100上之后，需要将芯片200与基板100上预设的引脚500连接，具体基板100上会预设的一个或多个引脚500，通过引脚500，实现外界与芯片200的连接；具体的，例如针对MOSFET(金属-氧化物半导体场效应晶体管)芯片，底部是漏极D，其顶部需要连接源极S和门极G，由此实现与外界的连接。
具体的，芯片200与所述基板100上的引脚500之间的连接，由于芯片200的不同，使得芯片200与各引脚500之间的连接可以在同一平面，也可能不在同一平面，也即可能存在高低差。
具体的芯片200上设置有多个连接点，通过连接点与引脚500的一端建立连接，后续外界可以通过引脚500的另一端实现与芯片200之间建立电气连接或数据连接。
步骤S103、将盖板300与所述围栏110的顶部开口连接，形成内腔；
具体的，围栏110的底部为基板100，顶部是开口，在完成芯片200与引脚500的连接之后，需要盖上盖板300。通过盖板300与围栏110以及基板100，可以形成内腔。芯片200就被预先设置在内腔中。具体的内腔为金属内腔，或金属腔体。也即围栏是金属材质的。
步骤S104、通过预设灌注口在所述内腔中填充胶体；
为了保证芯片200工作的稳定性，还需要在内腔中填充胶体，以此完全包裹住芯片200，避免芯片200被外界所干扰。
步骤S105、对所述胶体进行固化，完成封装。
胶体填充到内腔后，需要对胶体进行固化，具体的例如可以放置在烘烤箱中，以一定的温度，例如100-200摄氏度的温度进行烘烤一定时间，例如可以烘烤1小时，实现胶体的固化，具体由于胶体的不同，烘烤的时间以及温度有所不同，可以根据实际的胶体以及工艺需要进行灵活的选取。
实施例2
本发明实施例2在实施例1的基础上，还进一步限定了，所述围栏110设置有缺口120；
所述引脚500从所述缺口120伸出。
具体的，具体的，如图2所示，该缺口120也即整个内腔的缺口120，引脚500可以从缺口120伸出。
在此情况下，所述缺口作为所述灌注口。
步骤S104中的所述在所述内腔中填充胶体，包括：
通过所述缺口120向所述内腔灌注胶体。
围栏110上设置有缺口120，以便引脚500伸出，这种方式的结构简单，生产方便快捷。以此，后续灌注时可以通过缺口120进行灌注胶体以完成封装。
具体的，由于围栏110的侧面设置有缺口120，且该缺口120比较大，可以容纳引脚500，因此可以直接通过该缺口120执行灌注胶体的操作。
实施例3
本发明实施例3在实施例1的基础上，还进一步限定了，所述围栏110为远离所述基板100的一面设置有开口的闭环结构；
如图3以及图4与图5所示，所述引脚500贯穿所述基板100，并在所述基板100的两侧形成内连接点与外连接点，所述芯片200与所述内连接点连接；所述内连接点位于所述围栏110内，所述外连接点位于所述围栏110外。
在此情况下，围栏110为封闭结构，围栏110的顶部设置有开口，底部与底部密封连接，围栏110为闭环结构，其侧面没有缺口120，在此情况下，引脚500通过贯穿底部的方式实现将芯片200与外界连接。
也由此，所述盖板300上设置有作为所述灌注口的灌注孔310与排气孔320；
进一步的，步骤S104中的所述在所述内腔中填充胶体，包括：
通过所述灌注孔310向所述内腔灌注胶体。
进一步的，所述盖板300上设置有灌注孔310与排气孔320。由此，本方案中后续需要封装时，可以通过灌注孔310进行灌注胶体操作，同时通过排气孔320排气，使得灌注完全，不容易留有空隙。
实施例4
本发明实施例4在实施例1、2、3的基础上，再进一步限定了，所述胶体为导热胶。
具体的，为了将芯片200的热量尽可能散发，本方案中采用导热胶来对内腔进行封装，以此在固定封闭芯片200的同时，还可以很好的将芯片200的热量导出。具体的，可以选择导热系数高的导热胶来对内腔进行封装。
在一个具体的实施例中，为了更好的进行导热，所述胶体中设置有AlN(氮化铝)粉末、Al2O3粉末或Si3N4粉末中的一种或多种的组合。
此外，为了更好的进行散热，所述基板100远离所述围栏110的一侧设置有热沉面130；所述盖板300为金属板。
具体的，为了更好的进行散热，在底部的底侧设置有热沉面130，可以进行散热，此外，还可以将盖板300设置为金属板或导热陶瓷覆铜板，具体的导热陶瓷覆铜板可以是高导热陶瓷覆铜板，所述覆铜板为单面覆铜板，双面覆铜板，覆铜可以是金属图形或整面覆铜；从而在底面与顶面均设置有散热面，增大散热面积，提高散热的效率。
在一个具体的实施例中，为了保证盖板300连接的稳定，所述盖板300与所述围栏110的顶部开口以焊接的方式实现连接。
进一步的，所述焊接的方式包括：共晶焊、钎料焊、超声焊、电阻焊或铜铜直焊(英文名称为(direct copper-to-copper bonding)。
在一个具体的实施例中，步骤S101中的所述将芯片200固定在基板100上的围栏110中，包括：
采用纳米银将芯片200固定于基板100上的围栏110中。
此外，所述将芯片200与所述基板100上的引脚500的一端连接，包括:
采用焊线400实现芯片200与所述基板100上引脚500的一端的连接。
在一个具体的实施例中，在所述将芯片200与所述基板100上的引脚500的一端连接，或执行固化之后，该方法还包括：整形和表面处理工艺；具体的整形，包括：
对所述引脚500进行切割整形。
至于表面处理工艺则是指金属表面的抗氧化处理和可焊性处理，在此针对铜材质常用的是镀锡，镀镍金等处理。
具体的，通过对引脚500进行切割整形，可以更好的适用当前的环境，具体的切割整形可以是对引脚500的长度，宽度以及形状进行改变。
在一个具体的实施例中，还包括：对完成封装的所述胶体、所述基板100、所述围栏110及所述盖板300进行清洁处理。
本方案中的封装外形能实现更好的导热散热性能及更高的功率密度，从而实现单位功率更高的性价比；本方案中改变现有的模顶外形封装，改为金属腔体内灌胶，由于该胶体不用承担传统封装的结构强度，所以可以混入高导热高绝缘的粉体材料，在实现密封，改善导热散热性能同时，使得胶体的热膨胀系数更加接近于芯片材料的导热系数，减少热应力对芯片的影响，实现更高的可靠性，同时也简化封装工艺；此外，基于金属封装还实现了较好的电磁辐射屏蔽。
实施例5
本发明实施例5还提出了一种封装产品，所述封装产品由实施例1、实施例2、实施例3或实施例4中任一的方法制得。
以此，本发明实施例提出了一种封装的方法及封装产品，该方法包括：将芯片200固定在基板100上的围栏110中；将芯片200与所述基板100上的引脚500的一端连接；将盖板300与所述围栏110的顶部开口连接，形成内腔；通过预设灌注口在所述内腔中填充胶体；对所述胶体进行固化，完成封装。本方案在设置有围栏110的基板100上固定芯片200，然后安装盖板300以及在内腔注胶的方式完成封装，方法简单快捷，且易于保证所封装得到的产品的一致性。
在本申请所提供的几个实施例中，应该理解到，所揭露的装置和方法，也可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，附图中的流程图和结构图显示了根据本发明的多个实施例的装置、方法的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块的一部分。也应当注意，在作为替换的实现方式中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个连续的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，结构图和/或流程图中的每个方框、以及结构图和/或流程图中的方框的组合，可以用执行规定的功能或动作的专用的基于硬件的系统来实现。
另外，在本发明各个实施例中的各功能模块或单元可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或更多个模块集成形成一个独立的部分。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。

Claims (14)

1.一种封装的方法，其特征在于，包括：
将芯片固定在基板上的围栏中；
将芯片与所述基板上的引脚的一端连接；
将盖板与所述围栏的顶部开口连接，形成内腔；
通过预设灌注口在所述内腔中填充胶体；
对所述胶体进行固化，完成封装。
2.如权利要求1所述的方法，其特征在于，所述围栏设置有缺口；
所述引脚从所述缺口伸出。
3.如权利要求2所述的方法，其特征在于，所述缺口作为所述灌注口。
4.如权利要求1所述的方法，其特征在于，所述围栏为远离所述基板的一面设置有开口的闭环结构；
所述引脚贯穿所述基板，并在所述基板的两侧形成内连接点与外连接点，所述芯片与所述内连接点连接；所述内连接点位于所述围栏内，所述外连接点位于所述围栏外。
5.如权利要求4所述的方法，其特征在于，所述盖板上设置有排气孔和作为所述灌注口的灌注孔。
6.如权利要求1所述的方法，其特征在于，所述胶体为导热胶。
7.如权利要求6所述的方法，其特征在于，所述胶体中设置有AlN粉末、Al2O3粉末或Si3N4粉末中的一种或多种的组合。
8.如权利要求1所述的方法，其特征在于，所述基板远离所述围栏的一侧设置有热沉面；所述盖板为金属板或导热陶瓷覆铜板。
9.如权利要求1所述的方法，其特征在于，所述盖板与所述围栏的顶部开口以焊接的方式实现连接。
10.如权利要求9所述的方法，其特征在于，所述焊接的方式包括：共晶焊、钎料焊、超声焊、电阻焊或铜铜直焊。
11.如权利要求1所述的方法，其特征在于，所述将芯片固定在基板上的围栏中，包括：
采用纳米银将芯片固定于基板上的围栏中。
12.如权利要求1所述的方法，其特征在于，所述将芯片与所述基板上的引脚的一端连接，包括:
采用焊线实现芯片与所述基板上引脚的一端的连接。
13.如权利要求1所述的方法，其特征在于，在所述将芯片与所述基板上的引脚的一端连接，之后还包括：
对所述引脚进行切割整形。
14.一种封装产品，其特征在于，所述封装产品由权利要求1至13任一项所述的方法制得。
CN202111159324.6A 2021-09-30 2021-09-30 一种封装的方法及封装产品 Pending CN113921405A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111159324.6A CN113921405A (zh) 2021-09-30 2021-09-30 一种封装的方法及封装产品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111159324.6A CN113921405A (zh) 2021-09-30 2021-09-30 一种封装的方法及封装产品

Publications (1)

Publication Number Publication Date
CN113921405A true CN113921405A (zh) 2022-01-11

Family

ID=79237391

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111159324.6A Pending CN113921405A (zh) 2021-09-30 2021-09-30 一种封装的方法及封装产品

Country Status (1)

Country Link
CN (1) CN113921405A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117276087A (zh) * 2023-09-28 2023-12-22 日月新半导体(威海)有限公司 一种芯片的封装方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117276087A (zh) * 2023-09-28 2023-12-22 日月新半导体(威海)有限公司 一种芯片的封装方法

Similar Documents

Publication Publication Date Title
US9741641B2 (en) Method for manufacturing semiconductor device, and semiconductor device
KR100806479B1 (ko) 반도체 장치 및 그 제조 방법
JP3828036B2 (ja) 樹脂モールド型デバイスの製造方法及び製造装置
US9837338B2 (en) Semiconductor module with mounting case and method for manufacturing the same
CN104218013B (zh) 半导体装置以及半导体装置的制造方法
TW200522328A (en) Semiconductor device and manufacturing method thereof
CN104167395A (zh) 薄轮廓引线半导体封装
TWI485819B (zh) 封裝結構及其製造方法
JP2017135230A (ja) 半導体装置およびその製造方法
JP6642746B2 (ja) パッケージの製造方法及び発光装置の製造方法、並びにパッケージ及び発光装置
CN104916592A (zh) 半导体装置的制造方法及半导体装置
CN113921405A (zh) 一种封装的方法及封装产品
JP2002329815A (ja) 半導体装置と、その製造方法、及びその製造装置
CN105990275A (zh) 功率模块封装件及其制作方法
CN111834346A (zh) 晶体管功率模块封装结构及其封装方法
KR20180083789A (ko) 회로 부품의 제조 방법 및 회로 부품
JP6972174B2 (ja) 半導体装置および半導体装置の製造方法
CN101882606A (zh) 散热型半导体封装构造及其制造方法
CN212625552U (zh) 半导体芯片封装结构与电子设备
KR102219689B1 (ko) 반도체 장치 및 그 제조 방법
CN113809020A (zh) 半导体电路和半导体电路的制造方法
CN203085515U (zh) 半导体封装体
KR101239117B1 (ko) 전력 반도체 패키지 및 그 제조방법
CN112420649A (zh) 芯片封装结构及电子产品
CN204834605U (zh) 带有热管系统的功率模块

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination