CN113921047A - 存储系统 - Google Patents

Abstract

本发明的实施方式提供一种在极低温下能够稳定且低成本地进行动作的存储系统。实施方式的存储系统具备：存储器；第1衬底，供安装所述存储器，且设定为‑40℃以下；控制器，对所述存储器进行控制；及第2衬底，供安装所述控制器，设定为‑40℃以上的温度，且经由信号传输线缆与所述第1衬底进行信号收发。

Description

存储系统

[相关申请的交叉参考]

本申请享有以日本专利申请2020-117214号(申请日：2020年7月7日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的所有内容。

技术领域

本发明的一实施方式涉及一种存储系统。

背景技术

对于在较大温度变动环境下、且极低温环境下所使用的电子设备中所用到的存储器(memory)或储存器(storage)，要求其稳定地进行动作。

发明内容

本发明要解决的问题在于提供一种在极低温下能够稳定且低成本地进行动作的存储系统。

实施方式提供一种存储系统，该存储系统具备：存储器；第1衬底，供安装所述存储器，且设定为-40℃以下；控制器，对所述存储器进行控制；及第2衬底，供安装所述控制器，设定为-40℃以上的温度，且经由信号传输线缆与所述第1衬底进行信号收发。

附图说明

图1是表示一实施方式的存储系统1的概略构成的图。

图2是表示第1变化例的存储系统1的概略构成的图。

图3是表示第2变化例的存储系统1的概略构成的图。

图4是表示第3变化例的存储系统1的概略构成的图。

图5A是表示温度检测器12的第1例的图。

图5B是表示温度检测器12的第2例的图。

图6是表示NAND闪存100的构成的框图。

图7是表示三维结构的NAND闪存单元阵列的一例的电路图。

图8是三维结构的NAND闪存的NAND闪存单元阵列的部分区域的剖视图。

图9是表示本实施方式的SSD中的存储单元晶体管的阈值分布的一例的图。

图10是表示当利用键合线连接存储器芯片的垫与封装体的引脚时进行中空键合的示例的剖视图。

图11A是表示积层有多个存储器芯片的状态的立体图。

图11B是从芯片面的法线方向观察图11A的积层芯片的俯视图。

图11C是从图11B的箭头方向观察到的侧视图。

图12是示意性地表示制造图1所示的存储系统的步骤的步序图。

图13是表示本实施方式的存储系统中所使用的NAND闪存的IV特性的图。

图14是表示针对阈值电压分布重叠这一故障实施的对策的步骤的图。

图15是表示具有与多个温度条件对应的多个存储区域的存储单元阵列的内部构成的一例的图。

图16是表示在250℃下进行2小时热处理前后NAND闪存的阈值电压的变动特性的图。

具体实施方式

以下，参照附图，对存储系统的实施方式进行说明。以下，以存储系统的主要构成部分为中心进行说明，但存储系统中可能存在未进行图示或说明的构成部分或功能。以下的说明并未排除未进行图示或说明的构成部分或功能。

一般来说，已知物质的温度越低，则导电率越高。尤其是当达到液态氮的沸点温度即77K(开氏度)以下的极低温时，导电体的导电率急剧增高，可在无损失或无噪音的情况下传输电子状态(根据电信号所产生的信息)。在这样的背景下，例如关于量子计算机，研究使运算处理电路在极低温下进行动作，且运算处理电路所接入的存储器或储存器也同样需要在极低温下进行动作，以防止向运算处理电路传递热。

另外，随着宇宙不断被开发，宇宙空间中太阳光照射到的地方与未照射到的地方的温度存在显著差异，对于在宇宙空间中使用的电子设备中所用到的存储器或储存器，要求能够耐受大的温度变动，且即便在极低温下仍稳定地进行动作。

储存器的比特单价逐年下降，现如今，内置有NAND型闪存的SSD(Solid StateDrive，固态驱动器)的比特单价越来越便宜。因此，对于在极低温下使用的储存器而言，理想的是能够使用SSD。

关于这样的状况，例如关于SSD等储存器，期待构建一种使储存器在极低温下稳定且低成本地进行动作的技术。

以下所要说明的一实施方式的存储系统，1)可用作针对量子计算的储存器；2)可使用最小比特单价的储存器；及3)也能用作针对宇宙产业的储存器。在对本实施方式的存储系统的构成及动作进行说明之前，对所述1)～3)的储存器进行概略说明。

1)针对量子计算的储存器

量子计算机具有远高于现有计算机的运算处理能力，但量子计算机的CPU(Central Processing Unit，中央处理器)是以在小于1K的mK的极低温下进行动作为前提。然而，现实来看，在mK的极低温下难以使以往的CPU进行动作。作为其替代品，正在开发一种在4K左右的温度下进行动作的约瑟夫森接合型元件等运算处理电路。如果向在极低温下进行动作的运算处理电路连接配线，就会发生导热使得运算处理电路的周边温度上升，但如果是4K左右，那么预计能够抑制导热，维持极低温。

CPU等运算处理电路上需要连接存储器或储存器。就抑制信号传输损失与导热的观点来看，理想的是将存储器或储存器设定为与CPU相同的温度(例如4K)。但是，难以使存储器或储存器在4K的温度下进行动作。由于存储器或储存器中所使用的CMOS(Complementary Metal-Oxide-Semiconductor，互补金属氧化物半导体)电路或存储器元件在4K的温度下不进行动作，或特性产生较大差异，因此无法使存储器或储存器进行与以往相同的动作。然而，如下所述那样，存储器或储存器能够在77K的温度下进行动作。当使量子计算机的CPU在例如4K的温度下进行动作时，如果在与CPU不同的衬底上安装存储器并设定为例如77K的温度，那么能够将CPU与存储器配置为不会使来自存储器的热传递到CPU。因此，本实施方式的存储系统的特征之一在于：使存储器即便在77K左右的极低温下仍能够正常且稳定地进行动作。

2)最小比特单价的储存器

量子计算机为了实用化正在进行各种技术开发，且预计对在极低温下能够稳定地进行读写的存储器的需求将会逐步提升。存储器或储存器存在动作原理不同的各种类型，由于要处理的数据量逐年持续增加，所以要求使比特单价最小的存储器在极低温下稳定地进行动作。现如今，认为SSD中所使用的NAND闪存相比其它存储器或各种记录装置而言，比特单价更加便宜。因此，本实施方式的存储系统的特征之一在于：使NAND闪存在极低温(例如77K)下稳定地进行动作。此外，如下所述，本实施方式的存储系统中所使用的存储器并非一定限定于NAND闪存，但在使用NAND闪存的情况下，可在极低温下稳定地使用。

3)针对宇宙产业的储存器

宇宙空间中，太阳光照射不到的地方与照射到的地方的温度会在接近-200℃～100℃以上的区间内发生较大变动。宇宙空间中使用的电子设备设计成能够耐受大的温度变动，在内部具备加热器或冷却装置，使得内部的电子零件可在接近室温的环境下进行动作，但存在包含温度控制在内的整个设备变得复杂、成本变高的问题。预计宇宙开发将在今后不断发展，期待一种尽可能容易控制、成本得到缩减、且稳定地进行动作的存储器。

以下，对可用作以上1)～3)的储存器的存储系统详细地进行说明。图1是表示一实施方式的存储系统1的概略构成的图。如图1所示，一实施方式的存储系统1具备利用信号传输线缆2彼此连接的第1衬底3、及第2衬底4。第1衬底3及第2衬底4的种类并无特别要求，例如为印刷配线板或玻璃衬底等。信号传输线缆2的种类及长度也无特别要求，信号传输线缆2具有例如数十cm以上的长度。信号传输线缆2例如可为FPC(Flexible Printed Circuit，柔性印刷电路板)，也可以为其它的信号传输线缆2、例如USB(Universal Serial Bus，通用串行总线)信号传输线缆2等。使信号线缆为数十cm以上是为了防止第1衬底3与第2衬底4之间的热传递。

在第1衬底3上安装着存储器5，且设定为-40℃以下的温度。此外，由于温度计或温度传感器会因环境条件等而存在测定误差，因此本说明书中的“-40℃以下”是指将目标温度设为“-40℃以下”，也可能存在因温度传感器等的测定误差而导致设定为略高于-40℃的温度的情况。存储器5的种类并无特别要求，典型的是NAND闪存或NOR闪存等非易失性存储器。也可使用其它各种非易失性存储器、例如MRAM(Magnetoresistive Random AccessMemory，磁阻式随机存取存储器)、PRAM(Phase change Random Access Memory，相变化随机存取存储器)、ReRAM(Resistive Random Access Memory，电阻式随机存取存储器)等作为存储器5。另外，存储器5也可以是DRAM(Dynamic Random Access Memory，动态随机存取存储器)等易失性存储器5。以下，主要对使用NAND闪存100作为存储器5的示例进行说明。

本说明书中，有时将安装着NAND闪存的第1衬底3称为SSD模块。存储器5以被封装的状态安装到第1衬底3上。也可能存在一个封装体中积层有多个存储器芯片11的情况。本说明书中，将安装在第1衬底3上的内置有存储器芯片的封装体统称为存储器5。另外，安装着存储器5的第1衬底3也可以经壳体或树脂等加以覆盖而被模块化。在这种情况下，假定将模块内部的温度设定为-40℃以下。将安装着存储器5的第1衬底3设定为-40℃以下的理由在于：本实施方式中假定使存储器5在极低温下进行动作。普通存储器5保证动作的最低温度多为-40℃，但本实施方式的存储器5不同于普通存储器，假定在保证普通存储器进行动作的温度以下的温度即-40℃以下的温度下使用。将于下文对使存储器5在-40℃以下进行动作时的特性等进行说明。存储器5在内部具有存储器阵列、及控制存储器阵列的动作的作为外围电路的存储器控制器，关于存储器控制器，本发明人通过实验已经确认了其在77K的温度下进行动作。

在第2衬底4上安装着控制器6，且设定为-40℃以上的温度。控制器6根据来自主机设备的指示，控制针对存储器5的数据写入、读出或抹除。关于控制器6，由于包含CMOS电路，且动作保证范围一般为-40℃～125℃，所以能够使用通过以往的SSD产品所使用的技术制得的控制器。

本发明人将既有的安装着NAND闪存的衬底浸渍到液态氮(77K，约-196℃)中进行了动作实验。其结果为，经确认能够正常地进行读出动作。

根据以上的实验结果，本实施方式的存储系统1中，使安装着存储器5的第1衬底3在保证普通存储器5进行动作的最低温度即-40℃以下进行动作。

图1的示例中，假定将安装着存储器5的第1衬底3浸渍到例如液态氮中。液态氮由于在工业上能以低成本制造，所以将第1衬底3浸渍到液态氮中本身能够不花费过多成本便实现。此外，由于第1衬底3只要设定为-40℃以下的温度即可，所以也可以使用液态氮以外的冷媒，并将第1衬底3配置在冷媒中。

本发明人对于安装着控制器6的第2衬底4在-40℃以下是否进行动作，也进行了实验。具体来说，准备多个安装着控制器6的第2衬底4，将它们分别浸渍到液态氮中进行动作实验，结果，所有第2衬底4的控制器6均未进行动作。认为其原因在于：由于控制器6中内置着逻辑电路，而逻辑电路只有在-40℃以上的温度下才保证动作，因此逻辑电路内的各信号的时点存在偏差，从而导致发生误动作等。另外，即便控制器6在-40℃以下进行动作，由于控制器6对安装在第1衬底3上的所有存储器5进行控制，所以仍存在如下问题：容易产生发热，例如将第2衬底4浸渍到液态氮中时，液态氮的消耗量变大，冷却成本变高。

因此，本实施方式中，将安装着控制器6的第2衬底4设定为-40℃以上的温度。

作为将安装着存储器5的第1衬底3设定为-40℃以下的温度的一个具体例，如图2所示的第1变化例的存储系统1a那样，考虑将第1衬底3放入到收容着-40℃以下的冷媒7的壳体8中。作为冷媒7，例如为液态氮或液态二氧化碳等沸点为-40℃以下的液体。另外，冷媒7需为对人无害的物质，除此以外，理想的是能够低价获取。关于壳体8，为了防止冷媒7与大气接触而使冷媒7的温度上升，且防止冷媒7扩散到大气中而使冷媒7的量减少，考虑开口部尽可能小的隔热容器等。

另一方面，由于安装着控制器6的第2衬底4只要设定为-40℃以上即可，因此也可以不使用冷媒7或冷却部件而是例如设定为室温。但，当有控制器6产生发热的疑虑时，适当实施散热对策，例如使散热器等冷却部件与控制器6接触等。

图3是表示图1的第2变化例的存储系统1b的概略构成的图。图3的存储系统1b除了具备安装着存储器5的第1衬底3、及安装着控制器6的第2衬底4以外，还具备温度控制部9。温度控制部9将安装着存储器5的第1衬底3控制在-40℃以下的温度。

图4是使图3的构成更加具体化的第3变化例的存储系统1c的框图。图4的存储系统1c中，将第1衬底3放入到收容着冷媒7的壳体8中，并且具备冷媒控制部10，所述冷媒控制部10对冷媒7的温度与量中的至少一者进行控制。如下所述，温度控制部9基于来自检测第1衬底3或存储器5的温度的下述温度检测器的温度信息，对冷媒控制部10进行控制。冷媒控制部10以使第1衬底3为-40℃以下的方式，对壳体8内的冷媒7的温度与量中的至少一者进行控制。

图5A是表示温度检测器12的第1例的图，图5B是表示温度检测器12的第2例的图。图5A与图5B均具备存储器5，所述存储器5是以封装体13覆盖积层在第1衬底3上的多个存储器芯片11而成。

图5A的温度检测器12内置于安装在第1衬底3上的存储器5中。图5A表示在第1衬底3上积层有多个存储器芯片11的示例，但未必需要在每个存储器芯片11设置温度检测器12。在极低温下，由于导热性变好，所以所积层的多个存储器芯片11的温差变小。因此，通过在所积层的多个存储器芯片11中的一部分存储器芯片11设置温度检测器12，也能高精度地推测出未内置温度检测器12的存储器芯片11的温度。

图5A的温度检测器12例如基于存储器芯片11内的导电体(例如配线图案)的电阻值的变化来检测温度。由此，能以较小的电路面积高精度地检测温度。由温度检测器12所检测出的温度信息经由信号传输线缆2被传送给控制器6。控制器6向温度控制部9发送温度信息。此外，温度控制部9也可以内置在例如主机设备中。也可以根据来自主机设备的指令，对使第1衬底3冷却的冷媒7的温度或量进行控制。

图5B的第2例中，在所积层的多个存储器芯片11中的一部分存储器芯片11的内部设置温度检测器12，并且在最上层的存储器芯片11的上表面与第1衬底3上也设置温度检测器12。图5B中虽省略了图示，但也可以在封装体13的表面设置温度检测器12。这样，通过不仅在存储器芯片11的内部设置温度检测器12，而且在封装体的内部或表面、及第1衬底3上设置温度检测器12，能够高精度地检测所积层的多个存储器芯片11的温度。

如上所述，第1衬底3设定为-40℃以下的温度，但例如接近-40℃的温度下的导热率低于-100℃以下的温度下的导热率。因此，也可以当例如将第1衬底3设定为接近-40℃的温度时，如图5B所示，在存储器芯片11的内部以外的部位也设置温度检测器12，从而推测各存储器芯片11的温度，当将第1衬底3设定为导热率足够高的极低温时，如图5A所示，仅在一部分存储器芯片11的内部设置温度检测器12。

图5B的配置在存储器芯片11的上表面或第1衬底3上的温度检测器12例如也可以是连接2个不同的金属而成的热电偶。通过使用热电偶进行温度测量，能以较小的电路面积高精度地检测温度。

[NAND闪存]

作为本实施方式的存储器5，可使用比特单价较便宜的NAND闪存100。SSD可包含NAND闪存100、及与图1的控制器6对应的控制器200。图6是表示SSD的概略构成的框图。如图1所示，NAND闪存100安装在第1衬底3上，控制器200安装在第2衬底4上。

NAND闪存100具备多个存储单元，非易失地存储数据。控制器200通过设置在图1所示的信号传输线缆2内的NAND总线而连接于NAND闪存100，并通过主机总线连接于主机设备300。并且，控制器200对NAND闪存100进行控制，且响应从主机设备300接收到的命令，访问NAND闪存100。主机设备300例如为个人计算机等电子设备，主机总线例如为根据PCIexpress(PCIe，Peripheral Component Interconnect express，快速周边装置互连)、UFS(Universal Flash Storage，通用闪存存储)、Ethernet(以太网)等接口的总线。NAND总线根据Toggle IF(Toggle Interface，Toggle接口)等NAND接口收发信号。

控制器200具备：主机接口电路210、内置存储器(RAM)220、处理器(CPU)230、缓冲存储器240、NAND接口电路250、及ECC(Error Checking and Correcting，错误检测和校正)电路260。

主机接口电路210经由主机总线与主机设备300连接，将从主机设备300接收到的命令及数据分别传送给CPU230及缓冲存储器240。另外，响应CPU230的命令，将缓冲存储器240内的数据传送给主机设备300。

CPU230对控制器200整体的动作进行控制。例如当从主机设备300接收到写入命令时，CPU230响应该命令，对NAND接口电路250发出写入命令。读出及抹除时也一样。另外，CPU230执行损耗均衡等用来对NAND闪存100进行管理的各种处理。此外，以下所说明的控制器200的动作可通过CPU执行固件来实现，或者也可以由硬件实现。

NAND接口电路250经由信号传输线缆2内的NAND总线与NAND闪存100连接，负责与NAND闪存100之间的通信。并且，NAND接口电路250基于从CPU230接收到的命令，将各种信号发送给NAND闪存100，并且从NAND闪存100接收信号。缓冲存储器240暂时保存写入数据或读出数据。

RAM220例如为DRAM或SRAM(Static Random Access Memory，静态随机存取存储器)等半导体存储器5，用作CPU230的作业区域。并且，RAM220保存用来对NAND闪存100进行管理的固件、或各种管理表等。

ECC电路260针对存储在NAND闪存100中的数据，进行错误检测及错误校正处理。也就是说，ECC电路260在写入数据时，产生错误校正码，将该错误校正码赋予写入数据中，并在读出数据时将该错误校正码解码。

接下来，对NAND闪存100的构成进行说明。图6是具备NAND闪存100的存储系统1、1a、1b、1c的框图。如图6所示，NAND闪存100具备：存储单元阵列110、行解码器120、驱动器电路130、列控制电路140、寄存器群150、及定序仪160。

存储单元阵列110具备多个区块BLK，这些区块BLK包含与行及列建立了对应关系的多个非易失性存储单元。图6中，作为一例，图示出4个区块BLK0～BLK3。并且，存储单元阵列110存储从控制器200赋予的数据。

行解码器120选择区块BLK0～BLK3中的任一区块，进而选择被选区块BLK中的行方向。驱动器电路130经由行解码器120对被选区块BLK供给电压。

列控制电路140在进行数据读出时，感测从存储单元阵列110读出的数据，进行必要的运算。并且，将该数据DAT输出到控制器200中。当进行数据写入时，将从控制器200接收到的写入数据DAT传送给存储单元阵列110。

寄存器群150具有地址寄存器或指令寄存器等。地址寄存器保存从控制器200接收到的地址。指令寄存器保存从控制器200接收到的指令。

定序仪160基于保存在寄存器群150中的各种信息，对NAND闪存100整体的动作进行控制。

图7是表示三维结构的NAND闪存单元阵列110的一例的电路图。图7中示出了三维结构的NAND闪存单元阵列110内的多个区块中的1个区块BLK的电路构成。NAND闪存单元阵列110的其它区块也具有与图7同样的电路构成。此外，本实施方式也能应用于二维结构的存储单元中。

如图7所示，区块BLK例如具有4个指状FNG(FNG0～FNG3)。另外，各指状FNG包含多个NAND串NS。各NAND串NS例如具有串联连接的8个存储单元晶体管MT(MT0～MT7)、及选择晶体管ST1、ST2。本说明书中，有时将各指状FNG称为串St。

此外，NAND串NS内的存储单元晶体管MT的个数并不限于8个。存储单元晶体管MT以其电流路径串联连接的方式配置在选择晶体管ST1、ST2之间。该串联连接的一端侧的存储单元晶体管MT7的电流路径连接于选择晶体管ST1的电流路径的一端，另一端侧的存储单元晶体管MT0的电流路径连接于选择晶体管ST2的电流路径的一端。

各指状FNG0～FNG3的选择晶体管ST1的栅极分别共通连接于选择栅极线SGD0～SGD3。另一方面，选择晶体管ST2的栅极在多个指状FNG之间共通连接于同一选择栅极线SGS。另外，位于同一区块BLK内的存储单元晶体管MT0～MT7的控制栅极分别共通连接于字线WL0～WL7。也就是说，字线WL0～WL7及选择栅极线SGS在同一区块BLK内的多个指状FNG0～FNG3之间共通地连接，与之相对，选择栅极线SGD即便是在同一区块BLK内也分别以指状FNG0～FNG3各自独立。

在构成NAND串NS的存储单元晶体管MT0～MT7的控制栅极电极分别连接着字线WL0～WL7，另外，同一指状FNG内的各NAND串NS中的第i个存储单元晶体管MTi(i＝0～n)通过同一字线WLi(i＝0～n)共通连接。也就是说，区块BLK内的同一行的存储单元晶体管MTi的控制栅极电极连接于同一字线WLi。

各NAND串NS连接于字线WLi，并且也连接于位线。各NAND串NS内的各存储单元能够通过识别字线WLi及选择栅极线SGD0～SGD3的地址、及识别位线的地址加以识别。如上所述，位于同一区块BLK内的存储单元(存储单元晶体管MT)的数据被一次性抹除。另一方面，数据的读出及写入以物理扇区MS为单位进行。1物理扇区MS连接于1条字线WLi，且包含属于1个指状FNG的多个存储单元。

控制器200以连接于一个指内的1条字线的全部NAND串NS为单位，进行写入(编程)。因此，控制器200进行编程的数据量的单位为4比特×位线数。

当进行读取动作及编程动作时，根据物理地址，选择1条字线WLi及1条选择栅极线SGD，并选择物理扇区MS。此外，本说明书中，视需要将数据写入到存储单元称为编程。

图8是三维结构的NAND闪存100的NAND闪存单元阵列110的部分区域的剖视图。如图8所示，在半导体衬底的p型阱区域(P-well)41上，于上下方向上形成有多个NAND串NS。也就是说，在p型阱区域41上，于上下方向上形成有作为选择栅极线SGS发挥功能的多个配线层42、作为字线WLi发挥功能的多个配线层43、及作为选择栅极线SGD发挥功能的多个配线层44。

并且，形成有存储器孔45，所述存储器孔45贯通这些配线层42、43、44到达p型阱区域41。在存储器孔45的侧面依次形成着阻挡绝缘膜46、电荷累积层47、及栅极绝缘膜48，进而在存储器孔45内嵌入有导电膜49。导电膜49作为NAND串NS的电流路径发挥功能，且是当存储单元晶体管MT以及选择晶体管ST1及ST2进行动作时形成信道的区域。电荷累积层47可由电荷俘获膜形成，也可以由浮动栅极形成。

各NAND串NS中，在p型阱区域41上依次积层着选择晶体管ST2、多个存储单元晶体管MT、及选择晶体管ST1。在导电膜49的上端形成作为位线BL发挥功能的配线层。

进而，在p型阱区域41的表面内形成有n+型杂质扩散层及p+型杂质扩散层。在n+型杂质扩散层上形成有接触插塞50，在接触插塞50上形成有作为源极线SL发挥功能的配线层。另外，在p+型杂质扩散层上形成有接触插塞51，在接触插塞51上形成有作为阱配线CPWELL发挥功能的配线层。阱配线CPWELL用于施加抹除电压。

图8所示的NAND闪存单元阵列110在图8的纸面深度方向上配列有多个，由在深度方向上排成一列的多个NAND串NS的集合形成1个指状FNG。其它指状FNG例如形成在图8的左右方向上。图7中图示出4个指状FNG0～3，图8中示出了在接触插塞50、51之间配置着3个指的示例。

图9是表示本实施方式的SSD中的存储单元晶体管MT的阈值分布的一例的图。图9中示出了4比特/单元(QLC(Quadruple Level Cell，四阶储存单元))的非易失性存储器5的阈值区域分布的一例。非易失性存储器5中，根据存储单元的电荷累积层47中蓄积的电子的电荷量存储信息。各存储单元具有与电子的电荷量对应的阈值电压。并且，使存储在存储单元中的多个数据值分别对应于阈值电压不同的多个区域(阈值区域)。

图9的区域S0～S15表示16个阈值区域内的阈值分布。图9的横轴表示阈值电压，纵轴为存储单元数(单元数)。所谓阈值分布，是指阈值变动的范围。这样一来，各存储单元具有被15个边界所分隔出的16个阈值区域，且各阈值区域具有固有的阈值分布。Vr1～Vr15是作为各阈值区域边界的阈值电压。

如NAND闪存100那样的非易失性存储器5中，多个数据值分别对应于存储单元的多个阈值区域。将该对应称为数据编码。预先规定该数据编码，当进行数据写入(编程)时，向存储单元内的电荷累积层47注入电荷，使得阈值为与按照数据编码所存储的数据值对应的阈值区域内。并且，当进行读出时，对存储单元施加读出电压，根据存储单元的阈值是高于读出电压还是低于读出电压，来决定数据逻辑。

当读出数据时，根据读出对象的存储单元的阈值是低于读出对象的边界读出电平还是高于读出对象的边界读出电平，来决定数据的逻辑。当阈值最低时，为“抹除”状态，所有比特数据被定义为“1”。当阈值高于“抹除”状态时，为“已编程”状态，按照编码将数据定义为“1”或“0”。

[打线键合]

如上所述，第1衬底3设定为-40℃以下的温度，当在第1衬底3上积层多个存储器芯片11时，需要利用键合线连接各层的存储器芯片11的垫与封装体的外部连接用引脚。在设定为-40℃以下的温度的状态下，键合线收缩，压缩应力发挥作用，键合线与垫(引脚)的接合力变弱，视情况不同，有键合线从垫(引脚)脱离、或键合线断裂的顾虑。尤其是在键合线的周围被树脂覆盖的情况下，由于树脂与金属在低温时的热缩率不同，所以树脂与金属的热缩率的偏差容易导致键合线断裂或连接不良。

因此，本实施方式中，可采用中空键合。图10是表示利用键合线15连接存储器芯片11的垫与封装体13的引脚时进行中空键合的示例的剖视图。图10的示例中，存储器芯片11的周围未被树脂部件覆盖，为中空状态。存储器芯片11配置于封装体13的凹部，凹部内的存储器芯片11的上方配置着用来将封装体13密封的盖部件14。在由盖部件14、封装体13及存储器芯片11所包围的中空部配置着键合线15。中空部可设为真空，也可以去除(吹去)特定的气体(例如氮气)。如图10所示，通过以使键合线15的周围未被树脂覆盖的方式进行中空键合，能够防止因树脂部件与金属部件的热缩率不同所导致的键合线15的断裂或连接不良。

图10中示出了在封装体13的凹部配置单层存储器芯片11的示例，但也可以配置积层的多个存储器芯片11。在积层多个存储器芯片11的情况下，如图11A的立体图所示，理想的是从矩形存储器芯片11的四边均等地引出键合线15。由此，使得存储器芯片11被来自四边的大致相同的力支持，应力偏差被消除，不会对一部分键合线15施加过多的应力，从而能够防止键合线15断裂等故障。

图11B是从芯片面的法线方向观察图11A的积层芯片的俯视图，图11C是从图11B的箭头方向观察所得的侧视图。此外，图11A与图11B中，为了简化，示出了积层有2个存储器芯片11的状态，与之相对，图11C中示出了积层有4个存储器芯片11的状态。如图所示，通过将各存储器芯片11以存在阶差的方式积层，能够将积层顺序为偶数的存储器芯片11的键合线15向同一方向引出，将积层顺序为奇数的存储器芯片11的键合线15向相反侧引出。各层中，均从四边之中相邻的两边引出键合线15，当积层2个存储器芯片11时，向四边方向均等地引出键合线15，从而对键合线15施加均等的应力。另外，任一键合线15均能够进行中空键合，从而可谋求防止键合线15断裂。

[存储系统的制造步骤]

图12是示意性地表示制造图1所示的存储系统1、1a、1b、1c的步骤的步序图。半导体装置的制程中，在晶圆21的状态下使用半导体测试器22进行电特性等的检查。一般来说，半导体测试器22以0℃～85℃的温度范围作为动作保证温度，而只有检查在-40℃以上的温度下进行动作的特殊半导体装置的半导体测试器22，在-40℃以上的温度下保证进行动作。本实施方式中，由于将安装着存储器5的第1衬底3设定为-40℃以下的温度，所以在该温度条件下无法利用既有的半导体测试器22进行检查。如果开发在-40℃以下的温度下能够进行检查的半导体测试器22，会有花费大量时间与费用的顾虑。因此，本实施方式中，如图12的步序图所示，对于安装在第1衬底3上的存储器5，在切割之前的晶圆21的状态下，使用既有的半导体测试器22，在该半导体测试器22的动作保证温度(例如，0℃～85℃的温度范围)下进行检查(步骤S1)。将通过检查的晶圆21切割而单片化为各存储器芯片11(步骤S2)，并进行封装(步骤S3)。之后，将被封装化的存储器5安装在第1衬底3上，并且将控制器6安装在第2衬底4上(步骤S4)。之后，将安装着存储器芯片11的第1衬底3设定为-40℃以下的温度而进行检查。

图12的步骤S1中，当利用半导体测试器22进行检查时，有时向用作NAND闪存100内的ROM(Read-Only Memory，只读存储器)的一部分存储区域(以下，称为ROM区块)写入NAND闪存100的动作所需的信息。ROM区块内的数据即便在极低温下仍必须正常地读出数据。为此，需要预先考虑在实际使用时，从向ROM区块写入数据的半导体检查步序的温度(例如室温)下降至-40℃以下的温度(例如77K)，并向ROM区块内写入数据。

[ROM区块的写入]

图13是表示本实施方式的存储系统1、1a、1b、1c中所使用的NAND闪存100的存储单元晶体管的IV特性(伏安特性)的图。图13的横轴为栅极电压，纵轴为拉电流。图13中示出了当改变NAND闪存100的温度时的IV特性曲线。波形w1为85℃，波形w2为室温(RT：RoomTemperature)，波形w3为77K(-196℃)，波形w4为-100℃。

图13的波形w5表示作为基准的拉电流(例如1毫微安)。波形w1～w4与波形w5的各交点处的栅极电压为存储单元晶体管的阈值电压(Vth)，它们的差在室温与77K的温度下为1V左右。具体来说，77K温度下的阈值电压移动至高于室温下的阈值电压1V左右的地方。这也就意味着温度越低，则NAND闪存100的阈值电压越高。因此，半导体检查步序中，当在晶圆21的状态下向各NAND闪存100内的ROM区块写入设定信息时，考虑在-40℃以下的温度(例如77K)下读出ROM区块内的数据，并例如以变为低于室温时的阈值电压1V左右的阈值电压的方式写入数据。由此，当设定为-40℃以下的温度时，由于阈值电压上升，所以错误变少，能够正常地读出数据。

另外，也可以在将安装着存储器5的第1衬底3设定为-40℃以下的温度(例如77K)的状态下，读出NAND闪存100内的数据，进行纠错，并将纠错后的数据再次存储到NAND闪存100中。由此，如果将在极低温下经过纠错后的数据在该温度下存储到NAND闪存100中，那么在设定为相同温度条件的范围内，阈值电压不会发生变动，因此当随后读出数据时，能够降低错误发生频率。

此外，当向NAND闪存100内写入数据时，也可以将写入时的温度信息一并写入。如图13所示，因温度的不同，NAND闪存100的阈值电压会有所变动。因此，在将第1衬底3设定为-40℃以下的特定温度的情况下，基于向NAND闪存100写入数据时的温度、及-40以下的特定温度，能够掌握特定温度下的NAND闪存100的阈值电压。

此外，写入到NAND闪存100中的数据随着时间经过保存特性会下降，发生保留错误的可能性变高。因此，在将安装着存储器5的第1衬底3设定为-40℃以下的温度的情况下，理想的是在将要设定为-40℃以下的温度之前向ROM区块等写入数据。

当在多个温度条件下使用图1所示的安装着存储器5的第1衬底3时，也可以在存储器5内设置与多个温度条件对应的多个存储区域。作为更加具体的一例，也可以在NAND闪存100内设置在-40℃以上的温度条件下进行写入及读出的区块、及在77K(约-196℃)的温度下进行写入及读出的区块。当向各区块写入数据时，也可以考虑读出温度而调整写入电压。

图15是表示具有与多个温度条件对应的多个存储区域的存储单元阵列110的内部构成的一例的图。图15的存储单元阵列110具有：在85℃以上的温度下使用的存储区域110a、在-40℃～85℃的温度下使用的存储区域110b、在-100℃～-40℃的温度下使用的存储区域110c、及在-100℃以下的温度下使用的存储区域110d。

图15的各存储区域110a～110d中设置着NAND闪存，但也可以根据各存储区域110a～110d分别改变访问条件。此处，所谓访问条件是指写入电压或写入脉冲宽度等。各存储区域110a～110d由于分别在不同温度下使用，所以为了能够在所使用的温度下正常且稳定地进行读写，理想的是优化访问条件。

[通过热处理的特性改善]

NAND闪存100如果反复进行读写，就会发生相邻的阈值电压分布重叠的故障。图14是表示针对阈值电压分布重叠这一故障的对策步骤的图。如图14的步骤S11所示，当相邻的阈值电压分布重叠时，通过在NAND闪存100被封装体13覆盖的状态下在高温下进行规定时间的热处理(步骤S12)，能够消除阈值电压分布的重叠(步骤S13)。

图16是表示在250℃下进行2小时热处理前后NAND闪存100的阈值电压的变动特性的图。图16中图示出3个写入条件(1)～(3)的热处理前后的阈值变动ΔVth1～ΔVth3。(1)的ΔVth1是初始状态下只进行1次读写的情况下的阈值变动。(2)的ΔVth2是从初始状态反复进行1200次读写后的阈值变动。(3)的ΔVth3是在250℃下进行2小时热处理后的阈值变动。

因反复进行读写而导致阈值电压有较大变动，但如图16所示，通过进行热处理，能够抑制NAND闪存100的阈值电压的变动，再次恢复为初始状态。如本实施方式中所示那样，在-40℃以下的温度下使用NAND闪存100，因反复进行某种程度的次数的读写而导致存储单元晶体管的阈值电压分布的重叠变大时，暂时将其放置到-40℃以下的环境外，通过在高温下进行热处理使其恢复到初始特性，从而能够再次在-40℃以下的环境下使用。

这样，在本实施方式中，由于NAND闪存100在-40℃以下的温度下仍能够正常地进行读写，且控制器6只要在-40℃以上的温度下便能够正常地进行动作，因此，如图1所示，将安装着存储器5的第1衬底3设定为-40℃以下，将利用信号传输线缆2连接于第1衬底3且安装着控制器6的第2衬底4设定为-40℃以上。由于控制器6在-40℃以上的温度下进行动作，因此能够直接使用既有的控制器6，从而能够抑制开发成本。控制器6由于对安装在第1衬底3上的所有存储器5进行控制，所以动作时间较长，耗电较大且发热量较大，但本实施方式中由于使控制器6在-40℃以上的温度下进行动作，所以不受用来冷却第1衬底3的冷媒7(例如液态氮)的使用量影响，能够将存储系统整体的冷却费用抑制得较低。

另外，由于利用信号传输线缆2连接第1衬底3与第2衬底4，所以能够防止第2衬底4上的控制器6的热传递到第1衬底3，从而能够抑制冷却成本，将第1衬底3维持在较低的温度。

作为本实施方式的一具体例，可将安装着存储器5的第1衬底3浸渍在作为冷媒7的便宜的液态氮中，并将连接在与第1衬底3连接的信号传输线缆2的另一端侧的第2衬底4设定为-40℃以上的温度，使控制器6进行动作。由于在未使用价格特别高的部件的情况下能够使用既有的部件来构建存储系统1、1a、1b、1c，因此能够抑制开发成本及冷却成本。

本实施方式的存储系统1、1a、1b、1c由于假定在-40℃以下的极低温下进行存储器5的读写，因此例如能够应用于量子计算机所使用的存储器5中。可在量子计算机的量子比特或控制量子比特的CPU附近设置大容量的储存器、存储器。本实施方式的存储系统1、1a、1b、1c中，虽然使安装在第2衬底4上的控制器6在-40℃以上的温度下动作，但由于第1衬底3与第2衬底4通过信号传输线缆2而阻断了热传递，因此能够实现不会因热扩散而对量子计算机或控制用CPU造成影响。

另外，本实施方式的存储系统1、1a、1b、1c也能用在宇宙空间等温差非常大的地方。如上所述，由于能够在安装于第1衬底3的存储器5内设置与多个温度条件对应的多个存储区域，并在各存储区域设定最适合于对应温度条件的阈值电压，因此能够在范围较广的温度条件下使用存储器5。

进而，作为安装在第1衬底3上的存储器5，能够使用比特单价最便宜的NAND型闪存5，另外，控制器6能够沿用既有的控制器，因此能够将本实施方式的存储系统1、1a、1b、1c的部件成本抑制得较低。

本发明的形态并不限定于所述各实施方式，还包含本领域技术人员所能够想到的各种变化，且本发明的效果也不限定于所述内容。也就是说，在不脱离由权利要求书所规定的内容及其均等物所导出的本发明的概念性思想与主旨的范围内，能够进行各种追加、变更及部分删除。

[符号的说明]

1,1a,1b,1c 存储系统

2 信号传输线缆

3 第1衬底

4 第2衬底

5 存储器

6 控制器

7 冷媒

8 壳体

9 温度控制部

10 冷媒控制部

11 存储器芯片

12 温度检测器

13 封装体

100 NAND闪存

200 控制器

14 盖部件

15 键合线。

Claims (20)

1.一种存储系统，具备：

存储器；

第1衬底，供安装所述存储器，且设定为-40℃以下；

控制器，对所述存储器进行控制；及

第2衬底，供安装所述控制器，设定为-40℃以上的温度，且经由信号传输线缆与所述第1衬底进行信号收发。

2.根据权利要求1所述的存储系统，其具备温度控制部，所述温度控制部将安装着所述存储器的所述第1衬底控制在-40℃以下的温度。

3.根据权利要求2所述的存储系统，其中所述存储器及所述第1衬底中的至少一者具有温度检测器，

所述控制器将所述温度检测器所检测出的温度发送给所述温度控制部，所述温度控制部基于所述温度检测器所检测出的温度，对所述第1衬底的温度进行控制。

4.根据权利要求1所述的存储系统，其中所述存储器内置有温度检测器，

所述温度检测器利用所述存储器内的导电体的电阻值来检测所述存储器的温度。

5.根据权利要求1所述的存储系统，其具有温度检测器，所述温度检测器配置在覆盖所述存储器的封装体的内部、所述封装体的表面、及所述第1衬底上的至少一个，

所述温度检测器利用产生于热电偶的电压来检测温度。

6.根据权利要求1所述的存储系统，其中所述存储器是在浮动栅极或电荷俘获膜中保存电荷的非易失性存储器。

7.根据权利要求6所述的存储系统，其中所述非易失性存储器具有NAND型闪存及NOR型闪存中的至少一者。

8.根据权利要求7所述的存储系统，其中所述非易失性存储器是内置NAND型闪存及NOR型闪存中的至少一者的SSD(Solid State Drive)。

9.根据权利要求1所述的存储系统，其中安装着所述存储器的所述第1衬底设定为77K以下的温度。

10.根据权利要求9所述的存储系统，其中所述存储器内置有在77K以下的温度下进行动作的存储器控制器。

11.根据权利要求9所述的存储系统，其中所述第1衬底配置在液态氮中。

12.根据权利要求1所述的存储系统，其具备：

封装体，具有多个用于外部连接的引脚，并且覆盖所述存储器；及

多条中空键合线，连接所述存储器所具有的多个垫与所述多个引脚。

13.根据权利要求12所述的存储系统，其中所述存储器是积层多个矩形芯片而成的积层体，

所述多条中空键合线从所述积层体各层的芯片向四边方向均等地配置。

14.根据权利要求1所述的存储系统，其中所述存储器具有存储所述存储器的动作条件的非易失性存储部，

所述非易失性存储部基于在-40℃以上的温度条件下对所述存储器被切割之前的晶圆进行测试所得的结果，在-40℃以上的温度下存储所述动作条件。

15.根据权利要求14所述的存储系统，其中所述非易失性存储部假定基于所述晶圆的测试结果，在-40℃以下的温度下进行所述非易失性存储部的读出，并在-40℃以上的温度下存储所述动作条件。

16.根据权利要求15所述的存储系统，其中所述非易失性存储部假定当在-40℃以下的温度下进行所述非易失性存储部的读出时，阈值电压高于在-40℃以上的温度下进行所述非易失性存储部的读出时的阈值电压，从而设定所述动作条件。

17.根据权利要求14所述的存储系统，其中所述控制器在-40℃以下的温度下读出在-40℃以上的温度下写入到所述非易失性存储部中的所述动作条件，纠错后再次写入到所述非易失性存储部中。

18.根据权利要求14所述的存储系统，其中所述控制器基于在-40℃以下的特定温度下读出在-40℃以上的温度下写入到所述存储器中的数据时的阈值电压，将写入所述数据时的温度信息写入到所述非易失性存储部中。

19.根据权利要求1所述的存储系统，其中所述控制器将所述存储器划分为多个存储区域，在与将数据写入到所述存储器时的温度对应的所述存储区域中存储所述数据。

20.根据权利要求1所述的存储系统，其中在-40℃以下的温度条件下持续使用所述存储器导致所述存储器的特性变差时，在高于常温的规定温度条件下持续进行规定时间的退火处理，通过所述退火处理使得所述特性恢复后，再次在-40℃以下的温度条件下使用。

Images