CN1139125C - 高功率微波混合集成电路 - Google Patents
高功率微波混合集成电路 Download PDFInfo
- Publication number
- CN1139125C CN1139125C CNB961998857A CN96199885A CN1139125C CN 1139125 C CN1139125 C CN 1139125C CN B961998857 A CNB961998857 A CN B961998857A CN 96199885 A CN96199885 A CN 96199885A CN 1139125 C CN1139125 C CN 1139125C
- Authority
- CN
- China
- Prior art keywords
- hole
- crown cap
- integrated circuit
- metal
- metal cover
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本发明提供一个高功率微波集成电路，它包括具有接触压点的无封装半导体器件(5)，含有通孔(3)的在正面有拓扑图形而在背面则有屏蔽金属(2)的介质衬底(1)，具有与介质衬底(1)屏蔽金属(2)相邻并穿过通孔(3)的突起部分的金属盖(4)，所述半导体器件(5)固定在金属盖(4)的突起部分上，以便那些具有接触压点的表面高出介质衬底(1)的正面，所述接触压点的一部分与金属的拓扑图形连接，而另一部分则与金属盖(4)的突起部分连接，其特征在于金属盖(4)有将金属盖的突起部分固定的通孔(3)，所述突起部分做成插销的形状，牢牢地固定在所述通孔(3)中，并用具有比金属盖(4)材料热导系数更大的材料制作。本发明可用于改进的微波功率固体模块，尤其是微波放大器。
Description
技术领域
本发明与半导体微电子学和电子工程有关，具体地说与微波混合集成电路有关。本发明可用于微波功率增强固体模块，尤其是微波放大器。
背景技术
已经知道一个混合集成电路，它包括一个带有软平面电绝缘薄层的多层印刷电路板，绝缘薄层中有用来连接电路，元件封装或载体上导电端头的电导阵列，阵列的连接通过电导体元件在薄层中一个或更多的平面上实现。软薄层有用来固定封装或载体的通孔。采用一个分立固定的金属热沉或扩散部分，以便突出的热传导金属柱穿过薄层中的通孔与封装或载体接触。一个或更多的可以是热导材料的其它固定部分也可用在封装或载体的顶部，用夹子固定与封装或载体接触的支柱。薄片的柔软使得薄片和封装或载体间热膨胀失配集中。薄片也可以在封装或载体之间的区域翘曲或弯曲，以改善支柱与封装或载体间的接触，并减少后者从板上脱离的危险〖见GB专利No.2129 223，H 05K 1/18，1984〗。
这种设计的主要缺点在于作为模块电路元件，无封装半导体器件，如晶体形式的晶体管使用的复杂性，以及在提供所要求输出功率电平上得不到满意的电学特征。
最近的现有技术已展示了一个高功率微波混合集成电路，它包括具有接触压点的无封装半导体器件，一个含有通孔的在正面有拓扑图形而在背面则有屏蔽金属的介质衬底，一个具有与介质衬底屏蔽金属相邻并穿过通孔的突起部分的金属盖，所述半导体器件固定在金属盖的突起部分上，以便那些具有接触压点的表面高出介质衬底的正面，所述接触压点的一部分与金属的拓扑图形连接，而另一部分则与金属盖的突起部分连接。〖见“电子学”杂志，第一期“微波设备”，发行号1(467)，1996〗。在这个例子中，金属盖用铜钼假合金制作以获得线性膨胀热系数相对一致的介质衬底——金属盖密封(TCLE)〖之后叫作“TCLE一致”〗。
然而，这里所提出的设计不能用来提供微波功率增强的小型模块，因为无封装半导体器件不能提供一个合适的热沉，以及突起部分与介质衬底屏蔽金属的可靠接触不能保证。
发明内容
本发明就是为了避免上述现有技术中的限制，所以本发明的一个目的就是提供一个高功率微波混合集成电路的设计，其中：
-在增加介质衬底面积来放置微波电路的同时由于能够将单位电路面积上热释放无封装半导体器件集中，所以使得模块型高功率微波器件功能大大扩展。
-增强热释放无封装半导体器件的热沉，以及采用TCLE一致介质衬底——金属盖连接，能够在一个宽的温度范围内使得微波混合集成电路工作可靠性提高。
-由于可以将拓扑图形和热释放无封装半导体器件确定在一个48×60mm大小的单个介质衬底上，所以使得高功率微波混合集成电路总尺寸减少。
根据本发明通过一个高功率微波混合集成电路来实现这些和其它一些目标，这个混合集成电路包括具有接触压点的无封装半导体器件，一个含有通孔的在正面有拓扑图形而在背面则有屏蔽金属的介质衬底，一个具有与介质衬底屏蔽金属相邻并穿过通孔的突起部分的金属盖，所述半导体器件固定在金属盖的突起部分上，以便那些具有接触压点的表面高出介质衬底的正面，所述接触压点的一部分与金属的拓扑图形连接，而另一部分则与金属盖的突起部分连接，该金属盖有将金属盖突起部分固定的通孔，所述突起部分做成插销的形状，牢牢固定在所述通孔中，并用具有比金属盖材料热导系数更大的材料制作。
这样做，金属盖通孔中固定区域内插销截面积至少是无封装半导体器件相邻表面面积的8倍。
此外，插销与介质衬底屏蔽金属表面接触面积不超过它自身表面面积的1/6。
金属盖由具有与介质衬底线性膨胀热系数接近的材料做成。
附图说明
本发明的各种目的，优点和新特点将参照附图在下面进行详细描述，其中：
图1示出了根据本发明设计的两级放大器的截面图；
图2示出了图1中放大器的顶视图，如同从介质衬底上拓扑图形的一边看去。
贯穿附图，类似的参考号指的是类似元件。
具体实施方式
参照图1，上述放大器包括一个含有通孔3以及在正面有拓扑图形而在背面则有屏蔽金属2的介质衬底1；一个金属盖4；固定在做成插销形状的突起部分6上的无封装半导体器件。金属盖的设计是一个用具有与介质衬底的TCLE接近的材料制作的平板，并且还有安置热释放无封装半导体器件的突起部分插入的通孔(内烧结，镶嵌，等等)，所述突起部分用比金属盖材料的热导系数更大的材料制作成插销形状，(如用铜制作)。
当考虑到用于这样设备的微波放大器时，最迫切的要求就是电学特性(输出功率，输出信号相位)依赖于环境温度(-10℃～+55℃)和输出功率电平的时间稳定性。这种放大器最重要的工作参数也在于两次失效间的最小或平均时间。
这里提出的放大器设计提供了与完全采用铜制作的放大器设计实际相同的工作和电学特性。
实现本发明的最佳模式
本发明的最成功的实施方法就是一个微波放大器，其中以GaAs晶体管晶片形式合成了15个4瓦无封装半导体器件的功率。该放大器的电路在一个总尺寸为60×48×0.5mm的陶瓷(聚合型(polycor-type))衬底上实现，其中每个晶片为2.5×1.5mm。该放大器的设计类似于图1，2所示。
从作为金属盖材料烧接的介质衬底-金属盖TCLE一致性来看，应该采用具有与介质衬底TCLE尽可能接近的金属；这里，例如，聚合物(polycor)用作介质衬底，然后诸如Kovar(注册商标)的合金就认为是最好的衬底金属。
然而，在大部分例子中，根据特定电路的要求，用铜钼假合金作为高功率微波混合集成电路的衬底金属。至于热导性，铜钼假合金不如铜，但要比Kovar好。同时，相对于TCLE一致性的程度，这些合金要比铜好，但比Kovar要差。考虑到这点，这些合金作为衬底材料使用会有功耗水平和集成电路最大可能微波清晰图的限制。
金属盖材料的使用，如Kovar，用专门的插销(突起部分)在用诸如铜材料制作的固定热释放元件的地方预先插入，这使得大幅度提高突起部分单位面积热沉和显著扩展高功率微波集成电路总尺寸限制成为可能。这样做，为了实践目的，已经确定金属盖通孔中固定区域内的热沉插销的截面积必须至少是固定的热释放无封装半导体器件相邻表面面积的8倍；否则就有可能会出现集成电路工作中(尤其是在高温时)热释放元件过热以及失效。
另一方面，进行的测试表明插销与介质衬底接触的面积不应超过它自身表面面积的1/6，因为，不然的话，在那些插销紧挨的介质衬底表面的区域中，由于衬底和插销材料的TCLE值不同，剪切力升高，这会导致连接失效，尤其是在升温和降温时。
具有优化面积关系的高功率微波混合集成电路的设计：热沉插销-热释放无封装半导体器件以及介质衬底-金属盖-热沉插销，已经在航空中为微波转播连接提供微波功率放大器时得以实现，并且它们在寿命试验过程中以及恶劣气候和机械作用下显示出很高的可靠性，。
尽管本发明已参照优选的实施方法进行了描述，但是本发明不仅仅限于这些细节，各种为本发明从属领域的专业技术人员所清楚的变化和调整，被认为是在所附权利要求中进一步确定的本发明的思想，范围及设想之内。
Claims (4)
1.一个高功率微波混合集成电路，包括具有接触压点的无封装半导体器件(5)，一个含有通孔(3)的在正面有拓扑图形而在背面则有屏蔽金属(2)的介质衬底(1)，一个具有与介质衬底(1)屏蔽金属(2)相邻并穿过通孔(3)的突起部分(6)的金属盖(4)，所述半导体器件(5)固定在金属盖(4)的突起部分(6)上，以便那些具有接触压点的表面高出介质衬底(1)的正面，所述接触压点的一部分与金属的拓扑图形连接，而另一部分则与金属盖(4)的突起部分(6)连接，其特征在于金属盖(4)有将金属盖的突起部分(6)固定的通孔(3)，所述突起部分(6)做成插销的形状，牢牢地固定在所述通孔(3)中，并用具有比金属盖(4)材料的热导系数更大的材料制作。
2.根据权利要求1的一个高功率微波混合集成电路，其特征在于金属盖(4)通孔(3)中固定区域内插销的截面积至少是无封装半导体器件相邻表面面积的8倍。
3.根据权利要求1或2的一个高功率微波混合集成电路，其特征在于介质衬底(1)的插销与介质屏蔽金属(2)表面接触面积不超过它自身表面面积的1/6。
4.根据权利要求1或2的一个高功率微波混合集成电路，其特征在于金属盖(4)由具有与介质衬底(1)线性膨胀热系数接近的材料做成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB961998857A CN1139125C (zh) | 1996-12-04 | 1996-12-04 | 高功率微波混合集成电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB961998857A CN1139125C (zh) | 1996-12-04 | 1996-12-04 | 高功率微波混合集成电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1208502A CN1208502A (zh) | 1999-02-17 |
| CN1139125C true CN1139125C (zh) | 2004-02-18 |
Family
ID=5129575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB961998857A Expired - Fee Related CN1139125C (zh) | 1996-12-04 | 1996-12-04 | 高功率微波混合集成电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1139125C (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107787128A (zh) * | 2016-08-24 | 2018-03-09 | 深南电路股份有限公司 | 一种pcb加工方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW575949B (en) * | 2001-02-06 | 2004-02-11 | Hitachi Ltd | Mixed integrated circuit device, its manufacturing method and electronic apparatus |
-
1996
- 1996-12-04 CN CNB961998857A patent/CN1139125C/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107787128A (zh) * | 2016-08-24 | 2018-03-09 | 深南电路股份有限公司 | 一种pcb加工方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1208502A (zh) | 1999-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1192428C (zh) | 半导体元件的封壳 | |
| US3582865A (en) | Microcircuit module and connector | |
| CN107342510B (zh) | 电连接器组件 | |
| US4268102A (en) | Low impedance electrical connecting means for spaced-apart conductors | |
| US3311790A (en) | Micromodule connector and assembly | |
| CN1663043A (zh) | 双侧除热系统 | |
| BRPI0709070A2 (pt) | corpo de suporte para componentes ou circuitos | |
| KR20100133491A (ko) | 인쇄 회로판을 히트 싱크에 부착하기 위한 열전도성 마운팅 소자 | |
| EP1186033A1 (en) | Carrier for electronic components and a method for manufacturing a carrier | |
| CN100362652C (zh) | 与外部电路使用的无引线接合的电子元件及其制造方法 | |
| US6078101A (en) | High-power microwave-frequency hybrid integrated circuit | |
| US6921969B2 (en) | Semiconductor module and method of producing a semiconductor module | |
| CN1139125C (zh) | 高功率微波混合集成电路 | |
| EP1025748B1 (en) | A chip supporting element and use thereof | |
| EP1528847B1 (en) | Heat dissipating insert, circuit comprising said insert and production method | |
| US5924191A (en) | Process for producing a ceramic-metal substrate | |
| US20040227230A1 (en) | Heat spreaders | |
| CN211152320U (zh) | 异形导热金属基覆铜板 | |
| CN100511677C (zh) | 接触装置 | |
| US20040228097A1 (en) | Construction for high density power module package | |
| US20060226531A1 (en) | Power semiconductor module | |
| WO2008123765A1 (en) | Solid state light source mounted directly on aluminum substrate for better thermal performance and method of manufacturing the same | |
| CN210925990U (zh) | 一种半导体器件 | |
| CN110012590A (zh) | 一种基于pcb嵌入工艺的全桥集成模块 | |
| TWI778499B (zh) | 具有導角金屬間隔單元的電源模組 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CI01 | Correction of invention patent gazette |
Correction item: International date of application, international application number, international date of entry Correct: 1996.12.04 PCT/RU1996/00336 1998.08.04 Number: 7 Page: 440 Volume: 20 |
|
| CI03 | Correction of invention patent |
Correction item: International date of application, international application number, international date of entry Correct: 1996.12.04 PCT/RU1996/00336 1998.08.04 Number: 7 Page: The title page Volume: 20 |
|
| COR | Change of bibliographic data |
Free format text: CORRECT: INTERNATIONAL APPLICATION DATE INTERNATIONAL APPLICATION NO. ENTERING DATE OF INTERNATIONAL PUBLICATION TO: 1996.12.4 PCT/RU1996/00336 1998.8.4 |
|
| ERR | Gazette correction |
Free format text: CORRECT: INTERNATIONAL APPLICATION DATE INTERNATIONAL APPLICATION NO. ENTERING DATE OF INTERNATIONAL PUBLICATION; 1996.12.4 PCT/RU1996/00336 1998.8.4 |
|
| C19 | Lapse of patent right due to non-payment of the annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |