CN113900985A - Io和spi复用芯片、复用辅助芯片和数据交互方法 - Google Patents

Io和spi复用芯片、复用辅助芯片和数据交互方法 Download PDF

Info

Publication number
CN113900985A
CN113900985A CN202111514652.3A CN202111514652A CN113900985A CN 113900985 A CN113900985 A CN 113900985A CN 202111514652 A CN202111514652 A CN 202111514652A CN 113900985 A CN113900985 A CN 113900985A
Authority
CN
China
Prior art keywords
spi
data
multiplexing
pin
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111514652.3A
Other languages
English (en)
Other versions
CN113900985B (zh
Inventor
马胜杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Tasson Science and Technology Co Ltd
Original Assignee
Beijing Tasson Science and Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Tasson Science and Technology Co Ltd filed Critical Beijing Tasson Science and Technology Co Ltd
Priority to CN202111514652.3A priority Critical patent/CN113900985B/zh
Publication of CN113900985A publication Critical patent/CN113900985A/zh
Application granted granted Critical
Publication of CN113900985B publication Critical patent/CN113900985B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Information Transfer Systems (AREA)

Abstract

本发明涉及微处理器相关处理技术领域，提供一种IO和SPI复用芯片、复用辅助芯片和数据交互方法，其中IO和SPI复用辅助芯片包括：SPI接口、IO接口、复用插口、SPI控制模块、IO控制模块和数据选择模块：SPI控制模块连接SPI接口和数据选择模块，通过SPI接口与SPI设备通信连接；IO控制模块连接IO接口和数据选择模块，通过IO接口与IO设备通信连接；数据选择模块连接复用插口，通过复用插口与IO和SPI复用芯片通信，并基于分时复用的原则完成IO和SPI复用芯片分别与SPI设备和IO设备之间的数据交互。如此芯片可以复用IO接口和SPI接口需要使用的引脚，减少接口和引脚的数量。

Description

IO和SPI复用芯片、复用辅助芯片和数据交互方法
技术领域
本发明涉及微处理器相关处理技术领域，尤其涉及一种IO和SPI复用芯片、复用辅助芯片和数据交互方法。
背景技术
在电子技术飞速发展的今天，芯片是电子技术发展的基础，芯片水平可以代表一个国家的科技发展的先进性。现在芯片功能越来越强大，相对应的芯片对外输入输出的功能要求越来越多，例如，一些芯片同时包括SPI(Serial Peripheral interface串行外围设备接口)接口和输入输出（IO）接口。各个接口包括多个引脚。因此现在芯片引脚数量越来越庞大。有些芯片动辄数千个引脚。
芯片引脚越来越多会带来芯片封装体积越来越大，封装的设计难度大，进而导致设计完成后芯片性能差等问题。
发明内容
本发明实施例提供一种IO和SPI复用芯片、复用辅助芯片和数据交互方法，用以至少一定程度上解决现有的芯片引脚越来越多会带来芯片封装体积越来越大，封装的设计难度大，设计完成后芯片性能差等问题。
第一方面，本发明实施例提供一种IO和SPI复用辅助芯片，包括：SPI接口、IO接口、复用插口、SPI控制模块、IO控制模块和数据选择模块：
所述SPI控制模块分别连接所述SPI接口和所述数据选择模块，用于通过所述SPI接口与预设的SPI设备通信连接；
所述IO控制模块分别连接所述IO接口和所述数据选择模块，用于通过所述IO接口与预设的IO设备通信连接；
所述数据选择模块连接所述复用插口，用于通过所述复用插口与预设的IO和SPI复用芯片通信连接，并基于分时复用的原则完成所述IO和SPI复用芯片分别与所述SPI设备和所述IO设备之间的数据交互。
优选地，所述数据选择模块，包括第一存储单元：
所述数据选择模块具体用于：
接收所述IO和SPI复用芯片发送的目标数据，当所述目标数据为SPI数据时，通过所述SPI控制模块将所述目标数据发送所述SPI设备，当所述目标数据为IO数据时，通过所述IO控制模块将所述目标数据发送至所述IO设备；
通过所述SPI控制模块，获取所述SPI设备发送的SPI数据，并将所述SPI设备发送SPI数据发送至所述IO和SPI复用芯片；
通过所述IO控制模块，获取所述IO设备发送的IO数据，当所述复用插口用于传输SPI数据时，通过所述第一存储单元存储接收的IO数据；当所述复用插口空闲时，将存储或接收的IO数据发送至所述IO和SPI复用芯片。
优选地，所述复用插口包括：4个复用数据传输引脚；
优选地，所述 4个复用数据传输引脚包括cs引脚、clk引脚、mios引脚和mosi引脚;
当所述cs引脚的信号为高时，所述clk引脚、所述mios引脚和所述mosi引脚用于进行IO数据的传输；
当所述cs引脚的信号为低时，所述cs引脚、clk引脚、mios引脚和mosi引脚用于进行SPI数据的传输。
第二方面，本发明实施例提供一种IO和SPI复用芯片，包括：复用接口、数据收发控制模块和芯片主模块：
所述数据收发控制模块分别连接所述复用接口和数据收发控制模块和芯片主模块，用于基于分时复用的原则，通过所述复用接口完成SPI数据和IO数据的交互。
优选地，所述数据收发控制模块分别通过SPI数据线路和IO数据线路与所述芯片主模块连接；
所述SPI数据线路用于传输SPI数据；
所述IO数据线路用于传输IO数据。
优选地，所述数据收发控制模块包括：第二存储单元；
所述数据收发控制模块用于：
当需要进行SPI数据交互且接收到所述IO数据线路发送IO数据时，基于所述复用接口完成SPI数据的交互，通过所述第二存储单元存储所述IO数据线路发送IO数据；
当所述复用接口不需要进行SPI数据的交互时，进行所述第二存储单元存储的IO数据的发送。
优选地，所述复用接口包括：cs引脚、clk引脚、mios引脚和mosi引脚;
当所述cs引脚的信号为高时，所述clk引脚、所述mios引脚和所述mosi引脚用于进行IO数据的传输；
当所述cs引脚的信号为低时，所述cs引脚、clk引脚、mios引脚和mosi引脚用于进行SPI数据的传输。
第三方面，一种数据交互方法，应用于如本发明提供的IO和SPI复用辅助芯片或如本发明实施例提供的IO和SPI复用芯片；所述数据交互方法包括：
在需要进行SPI数据交互时，立即进行SPI数据交互；
在不进行SPI数据交互且需要进行IO数据交互时，执行IO数据交互。
优选地，还包括：
当由执行IO数据交互的过程切换至执行SPI数据交互的过程时，进行一个时钟周期的空白数据传输；
当由执行SPI数据交互的过程切换至执行IO数据交互的过程时，进行一个时钟周期的空白数据传输。
本发明实施例提供的一种IO和SPI复用辅助芯片，包括：SPI接口、IO接口、复用插口、SPI控制模块、IO控制模块和数据选择模块：所述SPI控制模块分别连接所述SPI接口和所述数据选择模块，用于通过所述SPI接口与预设的SPI设备通信连接；所述IO控制模块分别连接所述IO接口和所述数据选择模块，用于通过所述IO接口与预设的IO设备通信连接；所述数据选择模块连接所述复用插口，用于通过所述复用插口与预设的IO和SPI复用芯片通信连接，并基于分时复用的原则完成所述IO和SPI复用芯片分别与所述SPI设备和所述IO设备之间的数据交互。如此在IO和SPI复用辅助芯片的帮助下，芯片可以通过复用引脚的方式，复用IO接口和SPI接口需要使用的引脚，即：通过一个复用接口代替现有技术中的IO接口和SPI接口，减少了接口和引脚的数量，一定程度上缓解芯片引脚越来越多会带来芯片封装体积越来越大，封装的设计难度大，设计完成后芯片性能差等问题。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的IO和SPI复用芯片和IO和SPI复用辅助芯片的结构示意图；
图2为本发明实施例提供的IO和SPI复用辅助芯片的结构示意图；
图3为本发明实施例提供的时序框图；
图4为本发明实施例提供的IO和SPI复用芯片结构示意图；
图5为本发明实施例提供的数据交互方法的流程示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在电子技术飞速发展的今天，芯片是电子技术发展的基础，芯片水平可以代表一个国家的科技发展的先进性。现在芯片功能越来越强大，相对应的芯片对外输入输出的功能要求越来越多，例如，一些芯片同时包括SPI接口和IO接口。各个接口包括多个引脚。因此现在芯片引脚数量越来越庞大。有些芯片动辄数千个引脚。芯片引脚越来越多会带来芯片封装体积越来越大，封装的设计难度大，进而导致设计完成后芯片性能差等问题。针对这一问题，本发明实施例提供了一种IO和SPI复用芯片和IO和SPI复用辅助芯片。图1为本发明实施例提供的IO和SPI复用芯片和IO和SPI复用辅助芯片示意图，参照图1，本发明实施例提供的方案中，通过引脚复用的方式减少芯片的引脚数量，具体的芯片如图1 中的IO和SPI复用芯片，通过和IO和SPI复用辅助芯片，基于分时复用的方式进行辅助IO和SPI复用芯片进行数据交互。如此IO和SPI复用芯片既可以通过复用接口单独与SPI设备或IO设备进行通信，也可以通过所述IO和SPI复用辅助芯片同时与所述SPI设备或IO设备连接，通过分时复用的原则进行所述SPI设备或IO设备的通信。
具体的，如图2所示，本发明实施例提供的IO和SPI复用辅助芯片，包括：SPI接口11、IO接口12、复用插口16、SPI控制模块13、IO控制模块14和数据选择模块15：
所述SPI控制模块13分别连接所述SPI接口11和所述数据选择模块15，用于通过所述SPI接口11与预设的SPI设备通信连接；
所述IO控制模块14分别连接所述IO接口12和所述数据选择模块15，用于通过所述IO接口12与预设的IO设备通信连接；
所述数据选择模块15连接所述复用插口16，用于通过所述复用插口16与预设的IO和SPI复用芯片2通信连接，并基于分时复用的原则完成所述IO和SPI复用芯片2分别与所述SPI设备和所述IO设备之间的数据交互。
具体的，在进行数据接收时（即接收SPI设备和/或IO设备发送的数据时），具体方案如下：
SPI控制模块，主要完成SPI数据的接收，并将数据发送给数据选择模块，数据选择模块优先将SPI数据发送出去。
IO控制模块，主要完成IO数据的接收，并将数据发送给数据选择模块，数据选择模块基于优先将SPI数据发送出去的原则，在SPI数据空闲时发送IO数据。
数据选择模块，当SPI数据来时，可将SPI数据立刻发送给对端芯片（即IO和SPI复用芯片）。根据实际SPI的传输情况，对IO数据做接收，当SPI正在发送数据时，将IO数据缓存等待，当SPI数据空闲时(即无需发送SPI数据时)，将IO数据发送给对端芯片。
具体的，在进行数据发送时（即：IO和SPI复用芯片数据发送时），具体方案如下：
数据选择模块，用于接收所述IO和SPI复用芯片数据发送的数据，判断数据是IO数据还是SPI数据；基于所述SPI控制模块和SPI接口发送SPI数据；基于所述IO控制模块和IO接口发送IO数据。
基于上述表述，所述数据选择模块15，包括第一存储单元：
所述数据选择模块15具体用于：接收所述IO和SPI复用芯片2发送的目标数据，当所述目标数据为SPI数据时，通过所述SPI控制模块13将所述目标数据发送所述SPI设备，当所述目标数据为IO数据时，通过所述IO控制模块14将所述目标数据发送至所述IO设备；通过所述SPI控制模块，获取所述SPI设备发送的SPI数据，并将所述SPI设备发送SPI数据发送至所述IO和SPI复用芯片；通过所述IO控制模块，获取所述IO设备发送的IO数据，当所述复用插口用于传输SPI数据时，通过所述第一存储单元存储接收的IO数据；当所述复用插口空闲时，将存储或接收的IO数据发送至所述IO和SPI复用芯片。
需要说明的是，在实际应用中，第一存储单元主要执行的为缓存部分IO数据的功能。但是在设置芯片时第一存储单元可以为所述数据选择模块的一部分，也可以将所述第一存储单元设置为所述IO控制模块的一部分。
具体的，参照图3，所述复用插口包括：4个复用数据传输引脚；其中，4个复用数据传输引脚用于完成SPI数据的传输；3个复用数据传输引脚用于完成IO数据的传输。
进一步的，4个复用数据传输引脚可以为：cs引脚、clk引脚、mios引脚、mosi引脚；IO发送和SPI发送以cs引脚信号为标志，cs引脚信号为高时为IO发送周期，cs引脚信号为低时为SPI发送周期。为保证系统稳定可靠，cs引脚信号可比正常信号前后端各延长扩展一个时钟周期。
具体的，执行SPI数据的传输时，采用cs引脚、clk引脚、mios引脚和mosi引脚传输标准双向SPI信号。执行OA数据的传输时，可以基于clk引脚、mios引脚和mosi引脚完成。
实际应用中，IO数据发送周期发送的数据量较少，IO发送期可能大部分时间为空闲状态。本发明实施例提供的方案中采用如下方式：SPI数据可随时发送信号，在SPI数据发送期内，IO数据无法发送，在IO数据发送期内，SPI数据可随时打断IO数据发送。
下面对本发明提供的一种IO和SPI复用芯片进行描述，下文描述的IO和SPI复用芯片与上文描述的IO和SPI复用辅助芯片可相互配合使用。
图4为本发明实施例提供的IO和SPI复用芯片结构示意图；参照图4，本发明实施例提供的IO和SPI复用芯片包括：
包括：复用接口21、数据收发控制模块22和芯片主模块23：
所述复用接口21包括：4个复用数据传输引脚；其中，4个复用数据传输引脚用于完成SPI数据的传输；3个复用数据传输引脚用于完成IO数据的传输；
所述数据收发控制模块22分别连接所述复用接口21和数据收发控制模块22和芯片主模块23，用于基于分时复用的原则，通过所述复用接口21完成SPI数据和IO数据的交互。
具体的，复用接口21与所述复用插口16对应，IO和SPI复用芯片和IO和SPI复用辅助芯片采用的时序实现框图也对应，所述复用接口21包括：4个复用数据传输引脚；其中，4个复用数据传输引脚用于完成SPI数据的传输；3个复用数据传输引脚用于完成IO数据的传输。
进一步的，4个复用数据传输引脚可以为：cs引脚、clk引脚、mios引脚、mosi引脚；IO发送和SPI发送以cs引脚信号为标志，cs引脚信号为高时为IO发送周期，cs引脚信号为低时为SPI发送周期。为保证系统稳定可靠，cs引脚信号可比正常信号前后端各延长扩展一个时钟周期。
具体的，执行SPI数据的传输时，采用cs引脚、clk引脚、mios引脚和mosi引脚传输标准双向SPI信号。执行OA数据的传输时，可以基于clk引脚、mios引脚和mosi引脚完成。
进一步的，当IO和SPI复用辅助芯片的复用插口与IO和SPI复用芯片的复用接口连接时，复用插口的cs引脚连接复用接口的cs引脚；复用插口的clk引脚连接复用接口的clk引脚；复用插口的mios引脚连接复用接口的mios引脚；复用插口的mosi引脚连接复用接口的mosi引脚。
进一步的，所述数据收发控制模块22分别通过SPI数据线路24和IO数据线路25与所述芯片主模块23连接；
所述SPI数据线路24用于传输SPI数据；
所述IO数据线路25用于传输IO数据。
如此设置，可以减少芯片主模块的设计难度，对于芯片主模块而言，只需要将所述SPI数据线路和所述IO数据线路，作为原始设计方案中的SPI接口和IO接口即可。
需要说明的是，由于本发明实施例提供的方案中采用了分时复用原则，所以可能出现SPI数据占用传输通道IO数据无法传输的问题，基于此，所述数据收发控制模块包括：第二存储单元；
所述数据收发控制模块用于：
当需要进行SPI数据交互且接收到所述IO数据线路发送IO数据时，基于所述复用接口完成SPI数据的交互，通过所述第二存储单元存储所述IO数据线路发送IO数据；
当所述复用接口不需要进行SPI数据的交互时，进行所述第二存储单元存储的IO数据的发送。
如此设置，当出现SPI数据占用传输通道IO数据无法传输的问题时，可以通过所述第二存储单元暂时存储IO数据，当不执行SPI数据的传输时，执行暂时存储的IO数据的发送。
下面对本发明提供的一种数据交互方法进行描述，下文描述的数据交互方法与上文描述的IO和SPI复用辅助芯片和上文描述的IO和SPI复用芯片可相互对应参照。
图5为本发明实施例提供的数据交互方法的流程示意图；参照图5，本发明实施例提供的数据交互方法应用于如本发明实施例提供的IO和SPI复用辅助芯片或IO和SPI复用芯片；所述数据交互方法包括：
步骤510，在需要进行SPI数据交互时，立即进行SPI数据交互。
步骤520，在不进行SPI数据交互且需要进行IO数据交互时，执行IO数据交互。
具体的，当应用在IO和SPI复用辅助芯片时，若需要进行SPI数据交互，立即通过所述SPI接口、所述SPI控制模块、所述数据选择模块和所述复用插口进行所述IO和SPI复用芯片和所述SPI设备之间的SPI数据交互；若不进行SPI数据的交互且需要进行IO数据交互，则通过所述IO接口、所述IO控制模块、所述数据选择模块和所述复用插口进行所述IO和SPI复用芯片和所述IO设备之间的IO数据交互。
进一步的，当由执行IO数据交互的过程切换至执行SPI数据交互的过程时，进行一个时钟周期的空白数据传输；
当由执行SPI数据交互的过程切换至执行IO数据交互的过程时，进行一个时钟周期的空白数据传输。
其中，进行空白数据传输时，cs引脚信号为低。
实际应用中，IO数据发送周期发送的数据量较少，IO发送期可能大部分时间为空闲状态。本发明实施例提供的方案中采用SPI数据优先的原则，即：SPI数据可随时发送信号，在SPI数据发送期内，IO数据无法发送，在IO数据发送期内，SPI数据可随时打断IO数据发送。进一步的，为保证系统稳定可靠，cs信号可比正常信号前后端各延长扩展一个时钟周期。即：当由执行IO数据交互的过程切换至执行SPI数据交互的过程时，进行一个时钟周期的空白数据传输；当由执行SPI数据交互的过程切换至执行IO数据交互的过程时，进行一个时钟周期的空白数据传输。
具体的，当应用在IO和SPI复用芯片时，若需要进行SPI数据交互，立即通过所述数据接口、数据收发控制模块、SPI数据线路和芯片主模块进行SPI数据的交互。
在不进行SPI数据交互且需要进行IO数据交互时，通过所述数据接口、数据收发控制模块、IO数据线路和芯片主模块，执行IO数据交互。
进一步的，当由执行IO数据交互的过程切换至执行SPI数据交互的过程时，进行一个时钟周期的空白数据传输；当由执行SPI数据交互的过程切换至执行IO数据交互的过程时，进行一个时钟周期的空白数据传输。
以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下，即可以理解并实施。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到各实施方式可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件。基于这样的理解，上述技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在计算机可读存储介质中，如ROM/RAM、磁碟、光盘等，包括若干命令用以使得一台计算机设备（可以是个人计算机，服务器，或者网络设备等）执行各个实施例或者实施例的某些部分所述的方法。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (10)

1.一种IO和SPI复用辅助芯片，其特征在于，包括：SPI接口、IO接口、复用插口、SPI控制模块、IO控制模块和数据选择模块：
所述SPI控制模块分别连接所述SPI接口和所述数据选择模块，用于通过所述SPI接口与预设的SPI设备通信连接；
所述IO控制模块分别连接所述IO接口和所述数据选择模块，用于通过所述IO接口与预设的IO设备通信连接；
所述数据选择模块连接所述复用插口，用于通过所述复用插口与预设的IO和SPI复用芯片通信连接，并基于分时复用的原则完成所述IO和SPI复用芯片与所述SPI设备之间的数据交互和所述IO和SPI复用芯片与所述IO设备之间的数据交互。
2.根据权利要求1所述的IO和SPI复用辅助芯片，其特征在于，所述数据选择模块，包括第一存储单元：
所述数据选择模块具体用于：
接收所述IO和SPI复用芯片发送的目标数据，当所述目标数据为SPI数据时，通过所述SPI控制模块将所述目标数据发送所述SPI设备，当所述目标数据为IO数据时，通过所述IO控制模块将所述目标数据发送至所述IO设备；
通过所述SPI控制模块，获取所述SPI设备发送的SPI数据，并将所述SPI设备发送SPI数据发送至所述IO和SPI复用芯片；
通过所述IO控制模块，获取所述IO设备发送的IO数据，当所述复用插口用于传输SPI数据时，通过所述第一存储单元存储接收的IO数据；当所述复用插口空闲时，将存储或接收的IO数据发送至所述IO和SPI复用芯片。
3.根据权利要求2所述的IO和SPI复用辅助芯片，其特征在于，所述复用插口包括：4个复用数据传输引脚。
4. 根据权利要求3所述的IO和SPI复用辅助芯片，其特征在于，所述 4个复用数据传输引脚为cs引脚、clk引脚、mios引脚和mosi引脚;
当所述cs引脚的信号为高时，所述clk引脚、所述mios引脚和所述mosi引脚用于进行IO数据的传输；
当所述cs引脚的信号为低时，所述cs引脚、clk引脚、mios引脚和mosi引脚用于进行SPI数据的传输。
5.一种IO和SPI复用芯片，其特征在于，包括：复用接口、数据收发控制模块和芯片主模块：
所述数据收发控制模块分别连接所述复用接口和数据收发控制模块和芯片主模块，用于基于分时复用的原则，通过所述复用接口完成SPI数据和IO数据的交互。
6.根据权利要求5所述的IO和SPI复用芯片，其特征在于，所述数据收发控制模块分别通过SPI数据线路和IO数据线路与所述芯片主模块连接；
所述SPI数据线路用于传输SPI数据；
所述IO数据线路用于传输IO数据。
7.根据权利要求6所述的IO和SPI复用芯片，其特征在于，所述数据收发控制模块包括：第二存储单元；
所述数据收发控制模块用于：
当需要进行SPI数据交互且接收到所述IO数据线路发送的IO数据时，基于所述复用接口完成SPI数据的交互，通过所述第二存储单元存储所述IO数据线路发送的IO数据；
当所述复用接口不需要进行SPI数据的交互时，进行所述第二存储单元存储的IO数据的发送。
8.根据权利要求5所述的IO和SPI复用芯片，其特征在于，所述复用接口包括：cs引脚、clk引脚、mios引脚和mosi引脚;
当所述cs引脚的信号为高时，所述clk引脚、所述mios引脚和所述mosi引脚用于进行IO数据的传输；
当所述cs引脚的信号为低时，所述cs引脚、clk引脚、mios引脚和mosi引脚用于进行SPI数据的传输。
9.一种数据交互方法，其特征在于，应用于如权利要求1至4任一项所述的IO和SPI复用辅助芯片或如权利要求5至8任一项所述的IO和SPI复用芯片；所述数据交互方法包括：
在需要进行SPI数据交互时，立即进行SPI数据交互；
在不进行SPI数据交互且需要进行IO数据交互时，进行IO数据交互。
10.根据权利要求9所述数据交互方法，其特征在于，还包括：
当由执行IO数据交互的过程切换至执行SPI数据交互的过程时，进行一个时钟周期的空白数据传输；
当由执行SPI数据交互的过程切换至执行IO数据交互的过程时，进行一个时钟周期的空白数据传输。
CN202111514652.3A 2021-12-13 2021-12-13 Io和spi复用芯片、复用辅助芯片和数据交互方法 Active CN113900985B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111514652.3A CN113900985B (zh) 2021-12-13 2021-12-13 Io和spi复用芯片、复用辅助芯片和数据交互方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111514652.3A CN113900985B (zh) 2021-12-13 2021-12-13 Io和spi复用芯片、复用辅助芯片和数据交互方法

Publications (2)

Publication Number Publication Date
CN113900985A true CN113900985A (zh) 2022-01-07
CN113900985B CN113900985B (zh) 2022-05-24

Family

ID=79026317

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111514652.3A Active CN113900985B (zh) 2021-12-13 2021-12-13 Io和spi复用芯片、复用辅助芯片和数据交互方法

Country Status (1)

Country Link
CN (1) CN113900985B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116126774A (zh) * 2023-04-19 2023-05-16 苏州领慧立芯科技有限公司 一种时钟与通信接口复用引脚的装置及方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6167466A (en) * 1997-07-09 2000-12-26 Texas Instruments Incorporated Multi-channel serial port with programmable features
CN105550154A (zh) * 2016-01-27 2016-05-04 上海斐讯数据通信技术有限公司 一种基于单总线分时复用的双向传输系统及其方法
CN108595364A (zh) * 2018-04-28 2018-09-28 深圳市华星光电技术有限公司 数据传输系统及数据传输方法
CN109684255A (zh) * 2018-12-12 2019-04-26 杭州迪普科技股份有限公司 一种fpga管脚复用电路及控制方法
CN113434456A (zh) * 2021-06-22 2021-09-24 上海新致华桑电子有限公司 一种分时复用的数据传输装置、方法及系统

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6167466A (en) * 1997-07-09 2000-12-26 Texas Instruments Incorporated Multi-channel serial port with programmable features
CN105550154A (zh) * 2016-01-27 2016-05-04 上海斐讯数据通信技术有限公司 一种基于单总线分时复用的双向传输系统及其方法
CN108595364A (zh) * 2018-04-28 2018-09-28 深圳市华星光电技术有限公司 数据传输系统及数据传输方法
CN109684255A (zh) * 2018-12-12 2019-04-26 杭州迪普科技股份有限公司 一种fpga管脚复用电路及控制方法
CN113434456A (zh) * 2021-06-22 2021-09-24 上海新致华桑电子有限公司 一种分时复用的数据传输装置、方法及系统

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
杨会伟等: "基于FPGA研究实现SPI__IIS双向协议转换技术", 《南阳理工学院学报》 *
董雪: "基于FPGA的SPI与ⅡC总线通信系统的设计与实现", 《中国优秀硕士学位论文全文数据库 (信息科技辑)》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116126774A (zh) * 2023-04-19 2023-05-16 苏州领慧立芯科技有限公司 一种时钟与通信接口复用引脚的装置及方法

Also Published As

Publication number Publication date
CN113900985B (zh) 2022-05-24

Similar Documents

Publication Publication Date Title
EP3502908B1 (en) Spi-based data transmission method and device
CN111901164B (zh) Ocp nic网卡的适配控制方法、装置、设备及系统
US9347990B2 (en) Communication device, test system and test method thereof
CN107908589B (zh) I3c验证从设备、主从设备的通信验证系统及方法
CN113900985B (zh) Io和spi复用芯片、复用辅助芯片和数据交互方法
CN112269749A (zh) I2c通信系统
CN115033515A (zh) 一种主从spi通信方法
US10176133B2 (en) Smart device with no AP
CN113641610A (zh) 处理器接口电路及处理器接口分时复用方法、电子设备
CN211062037U (zh) 一种可提高生产效率的PCIE Switch产品架构
CN110740085B (zh) 一种基于并机系统的通信方法、通信装置及终端
CN108111380B (zh) 基于a5平台的n路can通信装置、实现方法及充电设备
CN216956938U (zh) 一种基于FPGA的40Gbps高速通信系统的通信接口电路
WO2022188658A1 (zh) Usb接口的复用方法、电路、电子设备和存储介质
CN112615739B (zh) 一种多主机应用环境下ocp3.0网卡的适配方法及系统
CN114297118A (zh) 一种基于FPGA的40Gbps高速通信系统及方法
CN209860929U (zh) 一种通信总线结构
CN114265472B (zh) 一种电子设备及配置文件加载方法
CN104601289A (zh) 电子设备及信息处理方法
CN218526326U (zh) 短程传输can协议通讯网络
CN216310774U (zh) 一种基于spi总线的多协议多通道可复用扩展装置
WO2016138852A1 (zh) 一种光模块与系统板的通信方法、装置及一种光模块
CN220137680U (zh) 一种支持异步通信接口的仿真器
CN117492525B (zh) Usb扩展设备、带宽管理方法和可读存储介质
CN216850741U (zh) 激光器光模块控制电路以及激光器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: 701, 7th Floor, Building 6, Courtyard 8, Kegu 1st Street, Beijing Economic and Technological Development Zone, Daxing District, Beijing, 100176

Patentee after: Beijing Tasson Technology Ltd.

Address before: Room 701, 7 / F, building 6, courtyard 8, KEGU 1st Street, Beijing Economic and Technological Development Zone, Daxing District, Beijing 100176

Patentee before: BEIJING TASSON TECHNOLOGY Ltd.

CP03 Change of name, title or address