CN113900579A - 存储器装置及其写入方法 - Google Patents

存储器装置及其写入方法 Download PDF

Info

Publication number
CN113900579A
CN113900579A CN202010638044.2A CN202010638044A CN113900579A CN 113900579 A CN113900579 A CN 113900579A CN 202010638044 A CN202010638044 A CN 202010638044A CN 113900579 A CN113900579 A CN 113900579A
Authority
CN
China
Prior art keywords
write
memory cells
voltage
verify
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010638044.2A
Other languages
English (en)
Inventor
李亚睿
陈冠复
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN113900579A publication Critical patent/CN113900579A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
    • G11C16/3481—Circuits or methods to verify correct programming of nonvolatile memory cells whilst programming is in progress, e.g. by detecting onset or cessation of current flow in cells and using the detector output to terminate programming
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本发明公开了一种存储器装置及其写入方法。控制电路对非易失性存储器的多个存储单元执行第一写入操作及第一写入验证操作，于上述多个存储单元通过第一写入验证操作后，对上述多个存储单元中对应至少一目标阈值电压的多个目标存储单元执行第二写入验证操作，于上述多个目标存储单元的失效位数未小于预设位数时，对上述多个存储单元执行第二写入操作及第三写入验证操作。

Description

存储器装置及其写入方法
技术领域
本发明是有关于一种电子装置，且特别是有关于一种存储器装置及其写入方法。
背景技术
近年来，非易失性存储器广泛的使用于各种电子设备，例如个人计算机、笔记本电脑、智能型手机、平板计算机等。为了因应大量数据的存储，存储器朝向容量更大的趋势发展。已被广泛使用的三维叠层的闪存可有效提高存储容量，然三维叠层元件的随机电报噪声(random telegraph noise，RTN)特性容易使存储单元的阈值电压产生波动，进而造成读取错误。此外，三维叠层的闪存还具有横向电荷迁移问题，由于三维叠层的闪存电荷捕捉层在字线之间共享，因此横向电荷迁移容易在写入之后立刻产生阈值电压的负向偏移。阈值电压的变动将导致读取窗口的缩减，而容易出现读取错误的情形，因此如何确保存储单元的阈值电压分布曲线符合预期为一十分重要的课题。
发明内容
本发明提供一种存储器装置及其写入方法，可有效避免读取窗口的缩减，降低读取错误情形。
本发明的存储器装置包括非易失性存储器以及控制电路。控制电路对非易失性存储器的多个存储单元执行第一写入操作及第一写入验证操作。于上述多个存储单元通过第一写入验证操作后，对上述多个存储单元中对应至少一目标阈值电压的多个目标存储单元执行第二写入验证操作。于上述多个目标存储单元的失效位数未小于预设位数时，对上述多个存储单元执行第二写入操作及第三写入验证操作。
本发明还提供一种存储器装置的写入方法，存储器装置包括多个存储单元，存储器装置的写入方法包括下列步骤。对上述多个存储单元执行第一写入操作及第一写入验证操作。于上述多个存储单元通过第一写入验证操作后，对上述多个存储单元中对应至少一目标阈值电压的多个目标存储单元执行第二写入验证操作。判断目标存储单元的失效位数是否小于预设位数。若上述多个目标存储单元的失效位数未小于预设位数，对上述多个存储单元执行第二写入操作及第三写入验证操作。
基于上述，本发明实施例的控制电路可在存储单元通过第一写入验证操作后，再对存储单元中对应至少一目标阈值电压的目标存储单元执行第二写入验证操作。在目标存储单元的失效位数未小于预设位数时，对存储单元执行第二写入操作及第三写入验证操作。如此可有效改善读取窗口缩减以及出现读取错误的可能性。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。
附图说明
图1是依照本发明实施例的存储器装置的示意图。
图2是依照本发明实施例的存储单元的阈值电压分布的示意图。
图3是依照本发明实施例的存储器装置的写入方法的流程图。
【符号说明】
100：圈选框
102：控制电路
104：非易失性存储器
VT1～VT7：阈值电压
PV、PV′：写入验证电压
S302～S308：存储器装置的写入方法步骤
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
图1是依照本发明一实施例的存储器装置的示意图，请参照图1。存储器装置包括控制电路102以及非易失性存储器104，非易失性存储器104可包括多个存储器区块，各个存储器区块可包括多个存储器页面，控制电路102可以一个存储器页面为单位对非易失性存储器104进行存取操作。其中各个存储器页面包括多个存储单元，存储单元可例如为单阶存储单元、多阶存储单元、三阶存储单元或四阶存储单元。
在本实施例中，以三阶存储单元为例，各个存储单元可存储3位的数据，如图2的(A)所示，各个存储单元可具有8个逻辑状态，阈值电压VT1～VT7可用以区别存储单元存储的数据的状态。控制电路102可对存储器页面中的存储单元进行第一写入操作与第一写入验证操作。进一步来说，控制电路102可对存储单元施加初始写入电压以进行数据写入，例如可对各个存储单元施加写入脉冲，以使各个存储单元的阈值电压移动至预期的对应的电压值(例如移动至或移动至超过阈值电压VT1～VT7的其中之一)，并对存储单元施加用于写入验证的写入验证电压PV，以判断各存储单元是否达到预期的对应的阈值电压值(例如VT1、VT3或阈值电压VT1～VT7中的其它阈值电压)，从而确定数据是否正确地写入存储单元。在本实施例中，三阶存储单元具有8个逻辑状态，并且每个逻辑状态具有对应的阈值电压VT1至VT7。若某些存储单元未通过其对应的阈值电压的写入验证，可利用增量步进脉冲可编程(Incremental Step Pulse Programming，ISPP)电压再次进行数据写入。亦即，每次写入验证失败后，使写入电压增加一固定电压后再对存储单元进行数据写入，直到所有存储单元通过对应的阈值电压的写入验证。在所有通过第一写入验证操作后，存储器页面中的存储单元的实际的阈值电压分布曲线(虚线所示的分布曲线)与预期的阈值电压分布曲线(实线所示的分布曲线)间出现偏移。由于随机电报噪声以及横向电荷迁移的影响，将可能出现阈值电压偏移。其中由图2的(A)可看出，在分布曲线上VT1～VT7的阈值电压偏移中有一个最大的阈值电压偏移(如虚线所示)。此最大的阈值电压偏移相关于如圈选框100所圈选的最高阈值电压VT7。与圈选框100圈选出的与分布曲线相关的存储单元可作为目标存储单元。值得注意的是，在其他实施例中，也可以将与不同阈值电压相关的存储单元做为目标存储单元。例如，可将分布于阈值电压VT3与VT4之间的存储单元做为目标存储单元。目标存储单元的选择不以图2的(A)实施例为限。
如前所述，可对目标存储单元执行第二写入验证操作。如图2的(B)所示，控制电路102可只对目标存储单元施加第二写入验证电压PV′，以判断失效位数(Failure BitCount，FBC)是否小于预设位数(例如5位)。第二写入验证电压PV′可小于等于第一写入验证操作的第一写入验证电压PV。例如可使第二写入验证电压PV′小于等于500mV，然不以此为限。第二写入验证电压PV′的设定可视实际需求调整。例如依据可容许的失效位数来决定第二写入验证电压PV′的电压值。当失效位数(例如3位)小于预设位数(例如5位)时，即完成存储器页面的写入方法。
而当失效位数(例如10位)未小于预设位数(例如5位)时，控制电路102可对存储器页面的所有存储单元再进行第二写入操作以及第三写入验证操作，以避免读取窗口缩减。如图2的(C)所示，使存储单元的阈值电压分布曲线由虚线所示的分布曲线变化为实线所示的分布曲线)，进而降低出现读取错误的可能性。第二写入操作以及第三写入验证操作可确保存储单元的阈值电压分布曲线符合预期。
如前所述，目标存储单元可为如图2的(A)的圈选框100所圈选的具有最大的阈值电压偏移的存储单元。因此，仅对目标存储单元进行第二写入验证即可确定是否有进行第二写入操作的必要，如此仅对目标存储单元进行第二写入验证可有效提高存储器页面的数据写入效率。
值得注意的是，控制电路102在执行第二写入操作以及第三写入验证操作时，可依据实际需求调整第二写入操作以及第三写入验证操作的操作参数。例如可依据目标存储单元的失效位数以及存储单元的数据写入效率需求至少之其一调整第二写入操作以及第三写入验证操作的操作参数。操作参数可包括增量步进脉冲可编程电压、初始写入电压或写入验证电压，然不以此为限。例如当目标存储单元的失效位数较多或需在短时间内完成数据写入时，可提高增量步进脉冲可编程电压以及初始写入电压的电压值。此外也可降低写入验证电压的电压值。
图3是依照本发明实施例的存储器装置的写入方法的流程图。由上述实施例可知，存储器装置的写入方法可包括下列步骤。在步骤S302中，对多个存储单元执行第一写入操作及第一写入验证操作，存储单元可例如为单阶存储单元、多阶存储单元、三阶存储单元或四阶存储单元。在步骤S304中，于上述多个存储单元通过第一写入验证操作后，对上述多个存储单元中对应至少一目标阈值电压的多个目标存储单元执行第二写入验证操作。此至少一目标阈值电压可为多个存储单元的所有阈值电压中最大的阈值电压。此外，第二写入验证操作的写入验证电压可小于等于第一写入验证操作的写入验证电压，例如，第二写入验证操作的写入验证电压与第一写入验证操作的写入验证电压间的电压差可小于等于500mV。在步骤S306中，判断上述多个目标存储单元的失效位数是否小于预设位数，若失效位数小于预设位数，可结束数据写入方法。在步骤S308中，若失效位数未小于预设位数，可对上述多个存储单元执行第二写入操作及第三写入验证操作。因此，存储单元的阈值电压分布曲线符合预期。在执行第二写入操作及第三写入验证操作时，可调整第二写入操作及第三写入验证操作的操作参数。操作参数可依据目标存储单元的失效位数以及上述多个存储单元的数据写入效率需求至少之其一调整。例如，可调整增量步进脉冲可编程电压、写入电压以及写入验证电压等参数。
上述实施例公开，本发明的控制电路可在多个存储单元通过第一写入验证操作后，再对多个存储单元中对应至少一目标阈值电压的目标存储单元执行第二写入验证操作。在目标存储单元的失效位数未小于预设位数时，对多个存储单元执行第二写入操作及第三写入验证操作。如此，多个存储单元的实际的阈值电压分布曲线可符合预期的阈值电压分布曲线。读取窗口缩减以及出现读取错误的可能性可被改善。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种存储器装置，其中，包括：
一非易失性存储器；以及
一控制电路，对该非易失性存储器的多个存储单元执行一第一写入操作及一第一写入验证操作，于这些存储单元通过该第一写入验证操作后，对这些存储单元中对应至少一目标阈值电压的多个目标存储单元执行一第二写入验证操作，于这些目标存储单元的失效位数未小于预设位数时，对这些存储单元执行一第二写入操作及一第三写入验证操作。
2.根据权利要求1所述的存储器装置，其中，该第二写入验证操作的写入验证电压小于等于该第一写入验证操作的写入验证电压。
3.根据权利要求2所述的存储器装置，其中，该第二写入验证操作的写入验证电压与该第一写入验证操作的写入验证电压间的电压差小于等于500mV。
4.根据权利要求1所述的存储器装置，其中，该至少一目标阈值电压包括这些存储单元的所有阈值电压中最大的阈值电压。
5.根据权利要求1所述的存储器装置，其中，该控制电路依据该目标存储单元的失效位数以及这些存储单元的数据写入效率需求至少之其一调整该第二写入操作及该第三写入验证操作的操作参数。
6.根据权利要求5所述的存储器装置，其中，该第二写入操作及该第三写入验证操作的操作参数包括增量步进脉冲可编程电压、写入电压或写入验证电压。
7.一种存储器装置的写入方法，该存储器装置包括多个存储单元，其中，该存储器装置的写入方法包括：
对这些存储单元执行一第一写入操作及一第一写入验证操作；
于这些存储单元通过该第一写入验证操作后，对这些存储单元中对应至少一目标阈值电压的多个目标存储单元执行一第二写入验证操作；
判断这些目标存储单元的失效位数是否小于预设位数；
若这些目标存储单元的失效位数未小于该预设位数，对这些存储单元执行一第二写入操作及一第三写入验证操作。
8.根据权利要求7所述的存储器装置的写入方法，其中，该第二写入验证操作的写入验证电压小于等于该第一写入验证操作的写入验证电压。
9.根据权利要求8所述的存储器装置的写入方法，其中，该第二写入验证操作的写入验证电压与该第一写入验证操作的写入验证电压间的电压差小于等于500mV。
10.根据权利要求7所述的存储器装置的写入方法，其中，该至少一目标阈值电压包括这些存储单元的所有阈值电压中最大的阈值电压。
CN202010638044.2A 2020-06-22 2020-07-03 存储器装置及其写入方法 Pending CN113900579A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/908,626 2020-06-22
US16/908,626 US11056205B1 (en) 2020-06-22 2020-06-22 Memory device and write method thereof

Publications (1)

Publication Number Publication Date
CN113900579A true CN113900579A (zh) 2022-01-07

Family

ID=76658243

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010638044.2A Pending CN113900579A (zh) 2020-06-22 2020-07-03 存储器装置及其写入方法

Country Status (2)

Country Link
US (1) US11056205B1 (zh)
CN (1) CN113900579A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001243782A (ja) * 2001-02-13 2001-09-07 Toshiba Corp 不揮発性半導体記憶装置
US20040156239A1 (en) * 2003-02-07 2004-08-12 Toshihiko Funaki Nonvolatile semiconductor memory device
CN103870399A (zh) * 2012-12-18 2014-06-18 群联电子股份有限公司 存储器管理方法、存储器控制器与存储器储存装置
TW201535384A (zh) * 2014-03-13 2015-09-16 Phison Electronics Corp 資料儲存方法、記憶體控制電路單元以及記憶體儲存裝置
CN109388518A (zh) * 2017-08-11 2019-02-26 华邦电子股份有限公司 数据写入方法
CN110556152A (zh) * 2018-05-31 2019-12-10 爱思开海力士有限公司 存储器装置、其操作方法以及包括其的存储器系统

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7577030B2 (en) * 2007-01-17 2009-08-18 Kabushiki Kaisha Toshiba Semiconductor storage device
US8325542B2 (en) * 2008-08-25 2012-12-04 Halo Lsi Inc. Complementary reference method for high reliability trap-type non-volatile memory
JP2013125576A (ja) * 2011-12-16 2013-06-24 Samsung Electronics Co Ltd 不揮発性半導体記憶装置
JP2019057345A (ja) * 2017-09-20 2019-04-11 東芝メモリ株式会社 半導体記憶装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001243782A (ja) * 2001-02-13 2001-09-07 Toshiba Corp 不揮発性半導体記憶装置
US20040156239A1 (en) * 2003-02-07 2004-08-12 Toshihiko Funaki Nonvolatile semiconductor memory device
CN103870399A (zh) * 2012-12-18 2014-06-18 群联电子股份有限公司 存储器管理方法、存储器控制器与存储器储存装置
TW201535384A (zh) * 2014-03-13 2015-09-16 Phison Electronics Corp 資料儲存方法、記憶體控制電路單元以及記憶體儲存裝置
CN109388518A (zh) * 2017-08-11 2019-02-26 华邦电子股份有限公司 数据写入方法
CN110556152A (zh) * 2018-05-31 2019-12-10 爱思开海力士有限公司 存储器装置、其操作方法以及包括其的存储器系统

Also Published As

Publication number Publication date
US11056205B1 (en) 2021-07-06

Similar Documents

Publication Publication Date Title
US9281066B2 (en) Dynamically configurable MLC state assignment
KR100894809B1 (ko) 메모리 시스템 및 그것의 프로그램 방법
KR100878479B1 (ko) 데이터 정보에 따라 프로그램 방식을 결정하는 메모리시스템
EP2686850B1 (en) Methods, devices, and systems for data sensing
US7596021B2 (en) Memory system including MLC flash memory
KR100823170B1 (ko) 배드 블록을 싱글 레벨 셀 모드로 사용하는 메모리 시스템및 메모리 카드
KR101344347B1 (ko) 프로그램 시작 전압을 조절하는 불휘발성 메모리 장치,그것의 프로그램 방법, 그리고 그것을 포함하는 메모리시스템
US8971110B2 (en) Nonvolatile memory device and programming method of the same
CN107146639B (zh) 半导体存储装置及存储器系统
US9111631B2 (en) Reading memory cell history during program operation for adaptive programming
JP7414921B2 (ja) メモリシステムをプログラムする方法
JP2008204591A (ja) メモリ素子の読み出し方法
US8266368B2 (en) Memory controller, memory system, and control method for memory system
US10902928B2 (en) Memory system, operation method thereof, and nonvolatile memory device
US20150357040A1 (en) Nonvolatile memory and data writing method
EP2179362B1 (en) Memory system
CN115019861A (zh) 存储器、存储器的编程方法及存储器系统
US8472246B2 (en) Method of programming a multi-bit per cell non-volatile memory
CN113900579A (zh) 存储器装置及其写入方法
KR101184830B1 (ko) 반도체 메모리 장치 및 이의 동작 방법
CN115331721A (zh) 存储器系统、存储装置及其编程方法、读取方法
CN114974364A (zh) 存储器及其编程方法、存储器系统
TWI755764B (zh) 記憶體裝置及其寫入方法
CN113805815A (zh) 一种用于闪存的数据恢复方法、装置及系统
US20230420062A1 (en) Memory device, memory system, and operating method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination