CN113889837A - 半导体光电器件及其制备方法 - Google Patents

半导体光电器件及其制备方法 Download PDF

Info

Publication number
CN113889837A
CN113889837A CN202111074526.0A CN202111074526A CN113889837A CN 113889837 A CN113889837 A CN 113889837A CN 202111074526 A CN202111074526 A CN 202111074526A CN 113889837 A CN113889837 A CN 113889837A
Authority
CN
China
Prior art keywords
semiconductor substrate
semiconductor
filling layer
metal filling
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111074526.0A
Other languages
English (en)
Inventor
李耀耀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Xinwei Semiconductor Co ltd
Original Assignee
Shanghai Xinwei Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Xinwei Semiconductor Co ltd filed Critical Shanghai Xinwei Semiconductor Co ltd
Priority to CN202111074526.0A priority Critical patent/CN113889837A/zh
Publication of CN113889837A publication Critical patent/CN113889837A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0207—Substrates having a special shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/024—Arrangements for thermal management
    • H01S5/02461—Structure or details of the laser chip to manipulate the heat flow, e.g. passive layers in the chip with a low heat conductivity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/024—Arrangements for thermal management
    • H01S5/02469—Passive cooling, e.g. where heat is removed by the housing as a whole or by a heat pipe without any active cooling element like a TEC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Photovoltaic Devices (AREA)

Abstract

本发明提供一种半导体光电器件及其制备方法，通过在半导体衬底中形成凹槽，以及在凹槽中填充金属填充层，从而将半导体衬底划分为具有不同厚度的区域，其中，半导体衬底较厚的区域，可满足半导体衬底良好的支撑作用，同时半导体衬底局部被减薄的区域，以及位于凹槽内的具有良好导热性能的金属填充层，可提高半导体光电器件的热学特性，且进行局部刻蚀，可减少半导体衬底所承受的应力；进一步的，与金属电极相接触的具有良好导电性能的金属填充层，还可增加金属电极的有效接触面积，降低半导体光电器件的接触电阻，从而可提高半导体光电器件的电学特性。

Description

半导体光电器件及其制备方法
技术领域
本发明属于半导体技术领域，特别是涉及一种半导体光电器件及其制备方法。
背景技术
半导体光电器件在激光测距、激光雷达、激光通信等民用及国防安全领域具有重要的应 用。半导体光电器件的制备过程十分复杂，而减薄是其非常关键的一步工艺，减薄后的衬底 厚度、粗糙度、均匀性等直接对器件的性能、质量、可靠性和良品率产生重大影响。
现阶段在对半导体光电器件的衬底进行减薄时，衬底片一直承受外力的工作，由于半导 体光电器件的衬底大多数是硬度不高的半导体衬底(低于集成电路常见的硅片的硬度)，因 此，为确保机械强度，半导体衬底一般不能太薄，但较厚的半导体衬底虽可提供良好的支撑 作用，但却会使得半导体光电器件的电学和热学特性受到影响。
因此，提供一种半导体光电器件及其制备方法，进一步优化光电器件的背面结构设计， 实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种半导体光电器件及其制备方 法，用于解决现有技术中半导体光电器件因较厚的衬底所带来的电学和热学的问题。
为实现上述目的及其他相关目的，本发明提供一种半导体光电器件，所述半导体光电器 件包括：
半导体衬底，所述半导体衬底具有正面及相对的背面，所述半导体衬底中具有凹槽，所 述凹槽自所述半导体衬底的背面向所述半导体衬底的正面延伸；
光电复合结构，所述光电复合结构位于所述半导体衬底的正面；
金属填充层，所述金属填充层填充所述凹槽，且所述光电复合结构中的有源区在所述金 属填充层上的投影与所述金属填充层之间具有交叠区；
金属电极，所述金属电极覆盖所述半导体衬底的背面，以及显露的所述金属填充层的表 面。
可选地，所述光电复合结构的所述有源区在所述金属填充层上的投影位于所述金属填充 层以内。
可选地，所述半导体衬底的横截面形貌包括“回”字形，其中，“回”字形的内“口”字区域为所述凹槽的区域，且所述有源区的边缘在垂向上的投影位于内“口”字的边缘以内， 所述光电复合结构的边缘在垂向上的投影位于外“口”字的边缘以内。
可选地，所述凹槽的深度与所述半导体衬底的厚度比为30％～50％。
可选地，所述半导体衬底包括InP半导体衬底、GaAs半导体衬底及GaSb半导体衬底中 的一种。
本发明还提供一种半导体光电器件的制备方法，包括以下步骤：
提供光电复合结构及半导体衬底，所述半导体衬底具有正面及相对的背面，且所述光电 复合结构位于所述半导体衬底的正面；
自所述半导体衬底的背面，减薄所述半导体衬底；
刻蚀所述半导体衬底，于所述半导体衬底中形成自所述半导体衬底的背面向所述半导体 衬底的正面延伸的凹槽；
形成金属填充层，所述金属填充层填充所述凹槽，且所述光电复合结构中的有源区在所 述金属填充层上的投影与所述金属填充层之间具有交叠区；
形成金属电极，所述金属电极覆盖所述半导体衬底的背面，以及显露的所述金属填充层 的表面。
可选地，所述光电复合结构的所述有源区在所述金属填充层上的投影位于所述金属填充 层以内。
可选地，刻蚀所述半导体衬底形成所述凹槽的方法包括双面对准光刻法，刻蚀时，形成 的图形化的光刻胶的形貌包括“回”字形，其中，“回”字形的内“口”字区域为所述凹槽的 区域，且所述有源区的边缘在垂向上的投影位于内“口”字的边缘以内，所述光电复合结构 的边缘在垂向上的投影位于外“口”字的边缘以内。
可选地，形成的所述凹槽的深度与所述半导体衬底的厚度比为30％～50％。
可选地，包括采用键合法将所述光电复合结构与支撑件进行键合的步骤，以及在形成金 属电极后对所述光电复合结构与所述支撑件进行解键合的步骤。
如上所述，本发明的半导体光电器件及其制备方法，通过在半导体衬底中形成凹槽，以 及在凹槽中填充金属填充层，从而将半导体衬底划分为具有不同厚度的区域，其中，半导体 衬底较厚的区域，可满足半导体衬底良好的支撑作用，同时半导体衬底局部被减薄的区域， 以及位于凹槽内的具有良好导热性能的金属填充层，可提高半导体光电器件的热学特性，且 进行局部刻蚀，可减少半导体衬底所承受的应力；进一步的，与金属电极相接触的具有良好 导电性能的金属填充层，还可增加金属电极的有效接触面积，降低半导体光电器件的接触电 阻，从而可提高半导体光电器件的电学特性。
附图说明
图1显示为本发明实施例中的半导体光电器件的制备工艺流程图。
图2显示为本发明实施例中半导体光电器件在进行双面对准光刻后的俯视图。
图3显示为图2中的半导体光电器件的仰视图。
图4显示为本发明实施例进行减薄后半导体光电器件的结构示意图。
图5显示为本发明实施例中在半导体光电器件中形成凹槽后的结构示意图。
图6显示为本发明实施例中在凹槽中形成金属填充层后的结构示意图。
图7显示为本发明实施例中形成金属电极后的结构示意图。
元件标号说明
100 半导体衬底
101 凹槽
200 光电复合结构
300 金属填充层
400 金属电极
A 区域
S1～S5 步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露 的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加 以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精 神下进行各种修饰或改变。
如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部 放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中 应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的 空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这 些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。 此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一 个或多个介于其间的层。本文使用的“介于……之间”表示包括两端点值。
在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二 特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例， 这样第一和第二特征可能不是直接接触。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示 中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际 实施时各组件的型态、数量及比例可为一种随意的改变，其组件布局型态也可能更为复杂。
如图1-图7，本实施例提供一种半导体光电器件，所述半导体光电器件包括：
半导体衬底100，所述半导体衬底100具有正面及相对的背面，所述半导体衬底100中 具有凹槽101，所述凹槽101自所述半导体衬底100的背面向所述半导体衬底100的正面延 伸；
光电复合结构200，所述光电复合结构200位于所述半导体衬底100的正面；
金属填充层300，所述金属填充层300填充所述凹槽101，且所述光电复合结构200中的 有源区在所述金属填充层300上的投影与所述金属填充层300之间具有交叠区；
金属电极400，所述金属电极400覆盖所述半导体衬底100的背面，以及显露的所述金 属填充层300的表面。
本实施例的所述半导体光电器件通过在所述半导体衬底100中形成所述凹槽101，以及 在所述凹槽101中填充所述金属填充层300，从而将所述半导体衬底100划分为具有不同厚 度的区域，其中，所述半导体衬底100的较厚的区域，可满足所述半导体衬底100良好的支 撑作用，同时所述半导体衬底100局部被减薄的区域，以及位于所述凹槽101内的具有良好 导热性能的所述金属填充层300，可提高所述半导体光电器件的热学特性；进一步的，与所 述金属电极400相接触的具有良好导电性能的所述金属填充层300，还可增加所述金属电极 400的有效接触面积，降低所述半导体光电器件的接触电阻，从而可提高所述半导体光电器 件的电学特性。
关于所述半导体光电器件的结构及制备方法，以下结合附图1～图7做进一步的说明，但 所述半导体光电器件的制备方法并非仅局限于此。
参阅图1，本实施例提供一种半导体光电器件的制备方法，包括以下步骤：
S1：提供光电复合结构及半导体衬底，所述半导体衬底具有正面及相对的背面，且所述 光电复合结构位于所述半导体衬底的正面上；
S2：自所述半导体衬底的背面，减薄所述半导体衬底；
S3：刻蚀所述半导体衬底，于所述半导体衬底中形成自所述半导体衬底的背面向所述半 导体衬底的正面延伸的凹槽；
S4：形成金属填充层，所述金属填充层填充所述凹槽，且所述光电复合结构中的有源区 在所述金属填充层上的投影与所述金属填充层之间具有交叠区；
S5：形成金属电极，所述金属电极覆盖所述半导体衬底的背面，以及显露的所述金属填 充层的表面。
首先，执行步骤S1，提供光电复合结构200及半导体衬底100，所述半导体衬底100具 有正面及相对的背面，且所述光电复合结构200位于所述半导体衬底100的正面上。
具体的，所述光电复合结构200可包括在所述半导体衬底100的正面上通过外延形成的 第一半导体层(P型或N型)、第二半导体层(与所述第一半导体层相对应的N型或P型)以及位于所述第一半导体层及第二半导体层之间的有源层，进一步的所述光电复合结构200 还可包括如缓冲层、阻挡层等。其中，所述半导体衬底100可包括化合物半导体，如InP半 导体衬底、GaAs半导体衬底及GaSb半导体衬底中的一种，有关所述半导体衬底100及所述 光电复合结构200的结构、制备工艺及种类的选择，此处不作过分限制。
其中，在后续工艺中为了减小所述半导体光电器件的尺寸以及提升所述半导体光电器件 的性能，需要对所述半导体衬底100进行减薄及抛光，因此所述半导体衬底100在减薄工艺 中会一直承受外力的作用，由于化合物半导体材料通常硬度不高(低于集成电路常见的硅片 的硬度)，因此化合物半导体衬底一般不能太薄，以避免碎片、确保所述半导体光电器件的 良率。本实施例中，所述半导体衬底100采用InP半导体衬底，厚度为85微米以上，但并 非局限于此。
接着，如图4，执行步骤S2，自所述半导体衬底100的背面，减薄所述半导体衬底100。
具体的，由于减薄后的所述半导体衬底100的厚度、粗糙度、均匀性等会直接对所述半 导体光电器件的性能、质量、可靠性和良品率产生重大影响，因此，优选所述半导体衬底100 采用研磨及抛光相结合的方法进行减薄，其中，为避免对所述光电复合结构200的损伤，以 及提供支撑，优选在所述光电复合结构200的一侧采用键合法将所述光电复合结构200与支 撑件进行键合，如采用高温石蜡或者超薄双面膜等，将所述光电复合结构200固定在研磨夹 具上，以便于对所述半导体衬底100的背面进行减薄操作，且可对所述光电复合结构200进 行保护。
其中，减薄所述半导体衬底100的操作具体可包括将固定有所述光电复合结构200及半 导体衬底100的夹具固定后，通过垂直加压化学机械磨抛，或者机械砂轮进行减薄操作，将 所述半导体衬底100减薄到一定厚度后，再放入磨抛机中进行化学机械抛光。进一步的，还 可对所述半导体衬底100的表面进行清洗的工艺，以去除表面沾污和颗粒，提高所述半导体 光电器件的质量。
接着，如图5，执行步骤S3，刻蚀所述半导体衬底100，于所述半导体衬底100中形成自所述半导体衬底100的背面向所述半导体衬底100的正面延伸的凹槽101。
具体的，可采用双面对准光刻法刻蚀所述半导体衬底100，以于所述半导体衬底100中 形成所述凹槽101，但并非局限于此。采用双面对准光刻法的步骤具体可包括：在所述半导 体衬底100的背面上涂覆光刻胶，而后对光刻胶进行曝光显影，以形成图形化的光刻胶，以 图形化的所述光刻胶作为掩膜，选择合适的腐蚀液以对所述半导体衬底100进行湿法刻蚀， 形成所述凹槽101。其中，在选择腐蚀液时，需考量腐蚀速度及腐蚀后形成的所述半导体衬 底100的表面粗糙度，因此，腐蚀液的种类与所述半导体衬底100的种类的选择有关，本实 施例中，由于所述半导体衬底100采用InP半导体衬底，因此，优选腐蚀溶液采用HBr：HNO3： H2O，该腐蚀剂对InP材料腐蚀速度快，在一定的搅拌速度下，速度可以达到10微米/分钟， 而且腐蚀后的材料表面光亮，粗糙度好，从而可形成具有良好表面性能的所述半导体衬底100， 以便于后续材料层的制备。
作为示例，刻蚀所述半导体衬底100时，形成的图形化的光刻胶的形貌包括“回”字形， 其中，“回”字形的内“口”字区域为所述凹槽101的区域，且所述有源区的边缘在垂向上的 投影位于内“口”字的边缘以内，所述光电复合结构200的边缘在垂向上的投影位于外“口” 字的边缘以内。
具体的，参阅图2及图3，本实施例中，为提高工艺效率，采用晶圆级的制备方法，即图2的A区域可代表位于晶圆上的一个所述半导体光电器件的区域，图4-图7可视为A区域的放大截面图。其中，图2中的A区域内的实心圆点可视为所述光电复合结构200，图3中 的附图为在所述半导体衬底100的背面对光刻胶进行刻蚀后，形成的具有“回”字形的所述 光刻胶的形貌。其中，“回”字形的内“口”字区域为所述凹槽101的区域，且所述有源区 的边缘在垂向上的投影位于内“口”字的边缘以内，所述光电复合结构200的边缘在垂向上 的投影位于外“口”字的边缘以内，从而可使得所述光电复合结构200的所述有源区，即发 热区域与所述凹槽101具有交叠区域，以使得所述光电复合结构200中发出的热可通过具有 较薄的所述半导体衬底100的区域进行散热，且对所述半导体衬底100进行局部刻蚀，可减 少所述半导体衬底100在减薄时所承受的应力，以及后续填充所述凹槽101的具有良好导电 性能的所述金属填充层300，还可增加后续所述金属电极400的有效接触面积，降低所述半 导体光电器件的接触电阻，从而可提高所述半导体光电器件的电学特性。
其中，优选所述有源区的边缘在垂向上的投影位于内“口”字的边缘以内，以使得所述 光电复合结构200的发热区完全位于所述凹槽101内，以通过较薄的所述半导体衬底100的 区域，进一步的提高所述半导体光电器件的热学特性及电学特性，且优选所述光电复合结构 200的边缘在垂向上的投影位于外“口”字的边缘以内，即位于背面的“回”字形图形的外 边缘要完整覆盖正面的所述光电复合结构200，以便于通过较厚的边缘区域起到良好的支撑 作用。关于所述凹槽101的形貌，并非仅局限于“口”字形，如也可为矩形条、三角形、圆 形等，此处不作过分限制。
作为示例，所述凹槽101的深度与所述半导体衬底100的厚度比为30％～50％，如30％、 40％、50％等任何范围内的值，以在确保所述半导体衬底100的支撑作用的同时，提高所述 半导体光电器件的热性能及电性能。本实施例中，由于所述半导体衬底100的厚度为85微米， 从而优选所述凹槽101的深度为30微米，但并非局限于此。
接着，参阅图6，执行步骤S4，形成金属填充层300，所述金属填充层300填充所述凹槽101，且所述光电复合结构200中的所述有源区在所述金属填充层300上的投影与所述金属填充层300之间具有交叠区。
作为示例，可通过蒸镀法、电镀法形成所述金属填充层300。
具体的，在图形化的光刻胶作为掩膜的情况下，可采用湿法刻蚀液腐蚀所述半导体衬底 100，形成所述凹槽101，而后可保留光刻胶，利用电镀或者蒸镀的方法进行背面金属工艺， 形成填满所述凹槽101的所述金属填充层300，而后进行去胶清洗。关于所述金属填充层300 的材质，可根据需要进行选用，此处不作过分限制。
接着，参阅图7，执行步骤S5，形成金属电极400，所述金属电极400覆盖所述半导体衬底100的背面，以及显露的所述金属填充层300的表面。
具体的，可利用蒸镀、电镀的方法制备大面积的所述金属电极400以作为背面电极，同 时将位于所述凹槽101内的所述金属填充层300和所述金属电极400联通，从而与所述金属 电极400相接触的具有良好导电性能的所述金属填充层300可增加所述金属电极400的有效 接触面积，降低所述半导体光电器件的接触电阻，从而可提高所述半导体光电器件的电学特 性。
之后，还可对所述光电复合结构200与所述支撑件进行解键合，以及进行切割的步骤， 以形成完整的、单一的所述半导体光电器件。
综上所述，本发明的半导体光电器件及其制备方法，通过在半导体衬底中形成凹槽，以 及在凹槽中填充金属填充层，从而将半导体衬底划分为具有不同厚度的区域，其中，半导体 衬底较厚的区域，可满足半导体衬底良好的支撑作用，同时半导体衬底局部被减薄的区域， 以及位于凹槽内的具有良好导热性能的金属填充层，可提高半导体光电器件的热学特性，且 进行局部刻蚀，可减少半导体衬底所承受的应力；进一步的，与金属电极相接触的具有良好 导电性能的金属填充层，还可增加金属电极的有效接触面积，降低半导体光电器件的接触电 阻，从而可提高半导体光电器件的电学特性。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技 术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡 所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等 效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种半导体光电器件，其特征在于，所述半导体光电器件包括：
半导体衬底，所述半导体衬底具有正面及相对的背面，所述半导体衬底中具有凹槽，所述凹槽自所述半导体衬底的背面向所述半导体衬底的正面延伸；
光电复合结构，所述光电复合结构位于所述半导体衬底的正面；
金属填充层，所述金属填充层填充所述凹槽，且所述光电复合结构中的有源区在所述金属填充层上的投影与所述金属填充层之间具有交叠区；
金属电极，所述金属电极覆盖所述半导体衬底的背面，以及显露的所述金属填充层的表面。
2.根据权利要求1所述的半导体光电器件，其特征在于：所述光电复合结构的所述有源区在所述金属填充层上的投影位于所述金属填充层以内。
3.根据权利要求1所述的半导体光电器件，其特征在于：所述半导体衬底的横截面形貌包括“回”字形，其中，“回”字形的内“口”字区域为所述凹槽的区域，且所述有源区的边缘在垂向上的投影位于内“口”字的边缘以内，所述光电复合结构的边缘在垂向上的投影位于外“口”字的边缘以内。
4.根据权利要求1所述的半导体光电器件，其特征在于：所述凹槽的深度与所述半导体衬底的厚度比为30％～50％。
5.根据权利要求1所述的半导体光电器件，其特征在于：所述半导体衬底包括InP半导体衬底、GaAs半导体衬底及GaSb半导体衬底中的一种。
6.一种半导体光电器件的制备方法，其特征在于，包括以下步骤：
提供光电复合结构及半导体衬底，所述半导体衬底具有正面及相对的背面，且所述光电复合结构位于所述半导体衬底的正面；
自所述半导体衬底的背面，减薄所述半导体衬底；
刻蚀所述半导体衬底，于所述半导体衬底中形成自所述半导体衬底的背面向所述半导体衬底的正面延伸的凹槽；
形成金属填充层，所述金属填充层填充所述凹槽，且所述光电复合结构中的有源区在所述金属填充层上的投影与所述金属填充层之间具有交叠区；
形成金属电极，所述金属电极覆盖所述半导体衬底的背面，以及显露的所述金属填充层的表面。
7.根据权利要求6所述的半导体光电器件的制备方法，其特征在于：所述光电复合结构的所述有源区在所述金属填充层上的投影位于所述金属填充层以内。
8.根据权利要求6所述的半导体光电器件的制备方法，其特征在于：刻蚀所述半导体衬底形成所述凹槽的方法包括双面对准光刻法，刻蚀时，形成的图形化的光刻胶的形貌包括“回”字形，其中，“回”字形的内“口”字区域为所述凹槽的区域，且所述有源区的边缘在垂向上的投影位于内“口”字的边缘以内，所述光电复合结构的边缘在垂向上的投影位于外“口”字的边缘以内。
9.根据权利要求6所述的半导体光电器件的制备方法，其特征在于：形成的所述凹槽的深度与所述半导体衬底的厚度比为30％～50％。
10.根据权利要求6所述的半导体光电器件的制备方法，其特征在于：包括采用键合法将所述光电复合结构与支撑件进行键合的步骤，以及在形成金属电极后对所述光电复合结构与所述支撑件进行解键合的步骤。
CN202111074526.0A 2021-09-14 2021-09-14 半导体光电器件及其制备方法 Pending CN113889837A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111074526.0A CN113889837A (zh) 2021-09-14 2021-09-14 半导体光电器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111074526.0A CN113889837A (zh) 2021-09-14 2021-09-14 半导体光电器件及其制备方法

Publications (1)

Publication Number Publication Date
CN113889837A true CN113889837A (zh) 2022-01-04

Family

ID=79008943

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111074526.0A Pending CN113889837A (zh) 2021-09-14 2021-09-14 半导体光电器件及其制备方法

Country Status (1)

Country Link
CN (1) CN113889837A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040026779A1 (en) * 2002-08-12 2004-02-12 Adc Telecommunications, Inc. Semiconductor devices with improved heat dissipation and method for fabricating same
CN101488535A (zh) * 2008-10-22 2009-07-22 厦门市三安光电科技有限公司 一种太阳电池芯片背电极的制备方法
CN111082308A (zh) * 2019-12-31 2020-04-28 长春理工大学 一种免焊料高导热半导体衬底及其制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040026779A1 (en) * 2002-08-12 2004-02-12 Adc Telecommunications, Inc. Semiconductor devices with improved heat dissipation and method for fabricating same
CN101488535A (zh) * 2008-10-22 2009-07-22 厦门市三安光电科技有限公司 一种太阳电池芯片背电极的制备方法
CN111082308A (zh) * 2019-12-31 2020-04-28 长春理工大学 一种免焊料高导热半导体衬底及其制备方法

Similar Documents

Publication Publication Date Title
US11043448B2 (en) Semiconductor device with vertically separated openings and manufacturing method thereof
JP6441025B2 (ja) 半導体チップの製造方法
US7833895B2 (en) TSVS having chemically exposed TSV tips for integrated circuit devices
US6420266B1 (en) Methods for creating elements of predetermined shape and apparatuses using these elements
US8097955B2 (en) Interconnect structures and methods
US10943853B2 (en) Semiconductor device and manufacturing method thereof
JP6462747B2 (ja) 半導体チップ及び半導体装置
CN111689460A (zh) 一种微系统模组中硅空腔下tsv地互联孔结构的制作方法
US20230053721A1 (en) Bonding structure and manufacturing method therefor
CN109148275A (zh) 半导体器件及其制作方法
US8618604B2 (en) Semiconductor device and method of manufacturing the same
EP3916759A1 (en) Wafer and method for manufacturing same, and semiconductor device
CN113889837A (zh) 半导体光电器件及其制备方法
CN111599753A (zh) 一种薄晶圆散热片及其制作工艺
US20110049668A1 (en) Deep trench isolation structures between high voltage semiconductor devices and fabrication methods thereof
CN109166820A (zh) 半导体器件制作方法以及半导体器件
CN212570982U (zh) 半导体结构
CN212257389U (zh) 半导体结构
CN111106205A (zh) 硅基光子器件及其制造方法
CN108054137B (zh) 金属互连结构及其制作方法
CN111834317A (zh) 半导体器件及其制造方法
US9960081B1 (en) Method for selective etching using dry film photoresist
US9293430B2 (en) Semiconductor chip and method of manufacturing the same
CN111180407A (zh) 半导体器件、焊盘结构及其制备方法
CN218498069U (zh) 集成电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20220104

RJ01 Rejection of invention patent application after publication