CN113875015A - 二极管、二极管的制造方法和电气设备 - Google Patents

二极管、二极管的制造方法和电气设备 Download PDF

Info

Publication number
CN113875015A
CN113875015A CN202080037000.2A CN202080037000A CN113875015A CN 113875015 A CN113875015 A CN 113875015A CN 202080037000 A CN202080037000 A CN 202080037000A CN 113875015 A CN113875015 A CN 113875015A
Authority
CN
China
Prior art keywords
electrode
gate electrode
layer
gan layer
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080037000.2A
Other languages
English (en)
Inventor
河合弘治
八木修一
齐藤武尊
中村文彦
成井启修
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Powdec KK
Original Assignee
Powdec KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Powdec KK filed Critical Powdec KK
Publication of CN113875015A publication Critical patent/CN113875015A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H01L29/66219—Diodes with a heterojunction, e.g. resonant tunneling diodes [RTD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Radar Systems Or Details Thereof (AREA)
  • Thermistors And Varistors (AREA)

Abstract

二极管由双栅PSJ‑GaN系FET构成。该FET具有GaN层11、AlxGa1‑xN层12、未掺杂的GaN层13和p型GaN层14。在AlxGa1‑xN层12上设置有源电极19和漏电极20，在p型GaN层14上设置有第一栅电极15，在设于槽16内部的栅极绝缘膜17上设置有第二栅电极18，所述槽16设置在源电极19和未掺杂的GaN层13之间的部分处的AlxGa1‑xN层12中。源电极19、第一栅电极15和第二栅电极18彼此连接，或者源电极19和第二栅电极18彼此连接、并且第一栅电极15被施加相对于源电极19和第二栅电极18而言为正的电压。

Description

二极管、二极管的制造方法和电气设备
技术领域
本发明涉及二极管、二极管的制造方法和电气设备，特别涉及由使用了氮化镓(GaN)系半导体的双栅的极化超结(Polarization Super Junction；PSJ)场效应晶体管构成的二极管及其制造方法以及使用了该二极管的电气设备。
背景技术
以往，作为高耐压功率二极管，已知PSJ-GaN系二极管(参见专利文献1、2)。该PSJ-GaN系二极管由3端子的PSJ-GaN系场效应晶体管(FET)构成。该PSJ-GaN系FET典型地具有PSJ区域和接触区域，所述PSJ区域包含依次层叠的未掺杂的GaN层、AlxGa1-xN层和未掺杂的GaN层，所述接触区域与该PSJ区域邻接地设置，并且包含依次层叠的未掺杂的GaN层、AlxGa1-xN层、未掺杂的GaN层和p型GaN层。而且，在接触区域的p型GaN层上设置有栅电极，夹着PSJ区域和接触区域在其两侧部分的AlxGa1-xN层上设置有源电极和漏电极，源电极和栅电极彼此接线。在由该PSJ-GaN系FET构成的PSJ-GaN系二极管中，源电极和栅电极构成阳极电极，漏电极构成阴极电极。
现有技术文献
专利文献
专利文献1：日本专利第5828435号说明书(特别是参考第0069段、图23)
专利文献2：日本专利第5669119号说明书(特别是参考第0117段，图34)
发明内容
发明所要解决的问题
但是，上述以往的PSJ-GaN系二极管虽然能够高速地进行大功率切换，但是由于通态电压与以往的一般的GaN系肖特基二极管为同等以上的电压，因此在能量损失方面有改善的余地。
因此，本发明要解决的问题在于提供二极管及其制造方法，所述二极管能够作为能够高速地进行大功率切换的高耐压功率二极管使用，而且与以往的GaN系肖特基二极管相比，能够降低通态电压，并且能够实现能量损失的降低。
本发明要解决的其它问题在于提供使用了上述二极管的高性能电气设备。
用于解决问题的手段
为了解决上述问题，本发明为一种二极管，所述二极管由双栅极化超结GaN系场效应晶体管构成，
上述双栅极化超结GaN系场效应晶体管具有：
第一GaN层；
AlxGa1-xN层，所述AlxGa1-xN层在上述第一GaN层上，0＜x＜1；
未掺杂的第二GaN层，所述未掺杂的第二GaN层在上述AlxGa1-xN层上并且具有第一岛状的形状；
p型GaN层，所述p型GaN层在上述第二GaN层上并且具有第二岛状的形状；
源电极和漏电极，所述源电极和漏电极以夹着上述第二GaN层的方式设置在上述AlxGa1-xN层上；
第一栅电极，所述第一栅电极与上述p型GaN层电连接；和
第二栅电极，所述第二栅电极设置在设于槽内部的栅极绝缘膜上，所述槽设置在上述源电极和上述第二GaN层之间的部分处的上述AlxGa1-xN层中，其中
上述第二栅电极的阈值电压为0V以上，
上述源电极、上述第一栅电极和上述第二栅电极彼此电连接，或者上述源电极和上述第二栅电极彼此电连接、并且上述第一栅电极被施加相对于上述源电极和上述第二栅电极而言为正的电压，
由上述源电极、上述第一栅电极和上述第二栅电极或者是由上述源电极和上述第二栅电极构成阳极电极，并且由上述漏电极构成阴极电极。
在该二极管中，构成极化超结区域的第一GaN层、AlxGa1-xN层和第二GaN层的厚度、导电型、组成等例如根据在专利文献1、2中记载的内容来确定。例如，第一GaN层和AlxGa1-xN层典型地为未掺杂的，但根据需要，也可以以低浓度掺杂p型杂质或n型杂质。AlxGa1-xN层的Al组成x例如可以根据在专利文献1、2中记载的内容来确定。与p型GaN层电连接的第一栅电极典型地设置在p型GaN层上。在此情况下，为了降低接触电阻，第一栅电极所接触的p型GaN层的表面的p型杂质浓度优选地设定为高浓度。
在该二极管中，在非工作时，在AlxGa1-xN层和第二GaN层之间的异质界面附近的部分处的第二GaN层中形成二维空穴气(2DHG)，并且在第一GaN层和AlxGa1-xN层之间的异质界面附近的部分处的第一GaN层中形成二维电子气(2DEG)。在该二极管中，利用第一栅电极的控制为常通型，利用第二栅电极的控制为常断型。通过利用第一栅电极的控制为常通型、利用第二栅电极的控制为常断型，在未对第二栅电极施加阈值电压Vth以上的电压的状态下，第二栅电极的正下方的2DEG中断，由此二极管截止，但当对第二栅电极施加阈值电压Vth以上的电压时，包含2DEG的通道形成，从而连接源电极和漏电极，二极管导通。
为了使源电极、第一栅电极和第二栅电极彼此电连接，典型地将电极设置为覆盖源电极、第一栅电极和第二栅电极。另外，为了使源电极和第二栅电极彼此电连接，典型地将电极设置为覆盖源电极和第二栅电极。
设置在源电极和第二GaN层之间的部分处的AlxGa1-xN层中的槽部分的AlxGa1-xN层的厚度通常为3nm以上且100nm以下，典型地为3nm以上且30nm以下。
栅极绝缘膜包含p型半导体或绝缘体。该p型半导体例如为p型GaN、p型InGaN、NiOx等，但不限于此。由于该p型半导体为薄膜，因此处于耗尽化，因此可以视为绝缘体，但认为p型具有提高通道的电子势垒的效果，漏电流变小，因此有效。绝缘体例如为无机氧化物、无机氮化物、无机氮氧化物等，具体而言，例如可以列举Al2O3、SiO2、AlN、SiNx、SiON等，但不限于此。
上述的二极管可以通过各种方法制造，但优选可以通过如下的方法制造。
即，本发明为一种二极管的制造方法，所述二极管由双栅极化超结GaN系场效应晶体管构成，
上述双栅极化超结GaN系场效应晶体管具有：
第一GaN层；
AlxGa1-xN层，上述AlxGa1-xN层在上述第一GaN层上，0＜x＜1；
未掺杂的第二GaN层，上述未掺杂的第二GaN层在上述AlxGa1-xN层上并且具有第一岛状的形状；
p型GaN层，上述p型GaN层在上述第二GaN层上并且具有第二岛状的形状；
源电极和漏电极，上述源电极和漏电极以夹着上述第二GaN层的方式设置在上述AlxGa1-xN层上；
第一栅电极，上述第一栅电极与上述p型GaN层电连接；和
第二栅电极，上述第二栅电极设置在设于槽内部的栅极绝缘膜上，上述槽设置在上述源电极和上述第二GaN层之间的部分处的上述AlxGa1-xN层中，其中
上述第二栅电极的阈值电压为0V以上，
上述源电极、上述第一栅电极和上述第二栅电极彼此电连接，或者上述源电极和上述第二栅电极彼此电连接、并且上述第一栅电极被施加相对于上述源电极和上述第二栅电极而言为正的电压，
由上述源电极、上述第一栅电极和上述第二栅电极或者是由上述源电极和上述第二栅电极构成阳极电极，并且由上述漏电极构成阴极电极，其特征在于，
上述二极管的制造方法具有：
在基底基板的整个面上依次生长上述第一GaN层、上述AlxGa1-xN层、上述第二GaN层和上述p型GaN层的工序；
通过将与上述槽的形成区域对应的部分的上述p型GaN层、上述第二GaN层和上述AlxGa1-xN层蚀刻至上述AlxGa1-xN层的中途的深度为止，从而形成上述槽的工序；
在上述p型GaN层上生长栅极绝缘膜形成用p型GaN层使得填埋上述槽的工序；
将上述栅极绝缘膜形成用p型GaN层和上述p型GaN层通过蚀刻而图案化，形成上述第二岛状的形状并且形成上述栅极绝缘膜的工序；
在上述AlxGa1-xN层上形成上述源电极和上述漏电极的工序；
在形成为上述第二岛状的形状的上述栅极绝缘膜形成用p型GaN层和上述栅极绝缘膜上分别形成上述第一栅电极和上述第二栅电极的工序；和
形成覆盖上述源电极、上述第一栅电极和上述第二栅电极的电极或者是覆盖上述源电极和上述第二栅电极的电极的工序。
另外，本发明为一种二极管的制造方法，所述二极管由双栅极化超结GaN系场效应晶体管构成，
上述双栅极化超结GaN系场效应晶体管具有：
第一GaN层；
AlxGa1-xN层，上述AlxGa1-xN层在上述第一GaN层上，0＜x＜1；
未掺杂的第二GaN层，上述未掺杂的第二GaN层在上述AlxGa1-xN层上并且具有第一岛状的形状；
p型GaN层，上述p型GaN层在上述第二GaN层上并且具有第二岛状的形状；
源电极和漏电极，上述源电极和漏电极以夹着上述第二GaN层的方式设置在上述AlxGa1-xN层上；
第一栅电极，上述第一栅电极与上述p型GaN层电连接；和
第二栅电极，上述第二栅电极设置在设于槽内部的栅极绝缘膜上，上述槽设置在上述源电极和上述第二GaN层之间的部分处的上述AlxGa1-xN层中，其中
上述第二栅电极的阈值电压为0V以上，
上述源电极、上述第一栅电极和上述第二栅电极彼此电连接，或者上述源电极和上述第二栅电极彼此电连接、并且上述第一栅电极被施加相对于上述源电极和上述第二栅电极而言为正的电压，
由上述源电极、上述第一栅电极和上述第二栅电极或者是由上述源电极和上述第二栅电极构成阳极电极，并且由上述漏电极构成阴极电极，其特征在于，
上述二极管的制造方法具有：
在基底基板的整个面上依次生长上述第一GaN层、上述AlxGa1-xN层、上述第二GaN层和上述p型GaN层的工序；
将上述p型GaN层和上述第二GaN层通过蚀刻分别图案化成上述第二岛状的形状和上述第一岛状的形状的工序；
在上述AlxGa1-xN层上形成上述源电极和上述漏电极的工序；
通过将与上述槽的形成区域对应的部分的上述AlxGa1-xN层蚀刻至上述AlxGa1-xN层的中途的深度为止，从而形成上述槽的工序；
在上述槽的内部形成上述栅极绝缘膜的工序；
在上述p型GaN层和上述栅极绝缘膜上分别形成上述第一栅电极和上述第二栅电极的工序；和
形成覆盖上述源电极、上述第一栅电极和上述第二栅电极的电极或者是覆盖上述源电极和上述第二栅电极的电极的工序。
另外，本发明为一种二极管的制造方法，所述二极管由双栅极化超结GaN系场效应晶体管构成，
上述双栅极化超结GaN系场效应晶体管具有：
第一GaN层；
AlxGa1-xN层，上述AlxGa1-xN层在上述第一GaN层上，0＜x＜1；
未掺杂的第二GaN层，上述未掺杂的第二GaN层在上述AlxGa1-xN层上并且具有第一岛状的形状；
p型GaN层，上述p型GaN层在上述第二GaN层上并且具有第二岛状的形状；
源电极和漏电极，上述源电极和漏电极以夹着上述第二GaN层的方式设置在上述AlxGa1-xN层上；
第一栅电极，上述第一栅电极与上述p型GaN层电连接；和
第二栅电极，上述第二栅电极设置在设于槽内部的栅极绝缘膜上，上述槽设置在上述源电极和上述第二GaN层之间的部分处的上述AlxGa1-xN层中，其中
上述第二栅电极的阈值电压为0V以上，
上述源电极、上述第一栅电极和上述第二栅电极彼此电连接，或者上述源电极和上述第二栅电极彼此电连接、并且上述第一栅电极被施加相对于上述源电极和上述第二栅电极而言为正的电压，
由上述源电极、上述第一栅电极和上述第二栅电极或者是由上述源电极和上述第二栅电极构成阳极电极，并且由上述漏电极构成阴极电极，其特征在于，
上述二极管的制造方法具有：
在基底基板的整个面上依次生长上述第一GaN层、第一AlxGa1-xN层和栅极绝缘膜形成用p型GaN层的工序；
在上述栅极绝缘膜形成用p型GaN层上形成第一掩模的工序，上述第一掩模包含具有与上述槽相同形状的无机绝缘体；
将上述第一掩模用于蚀刻掩模，将上述栅极绝缘膜形成用p型GaN层通过蚀刻而图案化，从而形成上述栅极绝缘膜的工序；
将上述第一掩模用于生长掩模，在上述第一AlxGa1-xN层上依次生长第二AlxGa1-xN层、上述第二GaN层和上述p型GaN层的工序；
在上述p型GaN层上形成第二掩模的工序，上述第二掩模包含具有与上述第二岛状的形状相同形状的无机绝缘体；
将上述第二掩模用于蚀刻掩模，将上述p型GaN层通过蚀刻而图案化的工序；
以覆盖上述第二掩模的方式形成第三掩模的工序，上述第三掩模包含具有与上述第一岛状的形状相同形状的无机绝缘体；
将上述第三掩模用于蚀刻掩模，将上述第二GaN层通过蚀刻而图案化的工序；
在上述第二AlxGa1-xN层上形成上述源电极和上述漏电极的工序；
在上述p型GaN层和上述栅极绝缘膜上分别形成上述第一栅电极和上述第二栅电极的工序；
形成覆盖上述源电极、上述第一栅电极和上述第二栅电极的电极或者是覆盖上述源电极和上述第二栅电极的电极的工序。
另外，本发明为一种电气设备，其中，上述电气设备具有至少一个二极管，
上述二极管由双栅极化超结GaN系场效应晶体管构成，
上述双栅极化超结GaN系场效应晶体管具有：
第一GaN层；
AlxGa1-xN层，上述AlxGa1-xN层在上述第一GaN层上，0＜x＜1；
未掺杂的第二GaN层，上述未掺杂的第二GaN层在上述AlxGa1-xN层上并且具有第一岛状的形状；
p型GaN层，上述p型GaN层在上述第二GaN层上并且具有第二岛状的形状；
源电极和漏电极，上述源电极和漏电极以夹着上述第二GaN层的方式设置在上述AlxGa1-xN层上；
第一栅电极，上述第一栅电极与上述p型GaN层电连接；和
第二栅电极，上述第二栅电极设置在设于槽内部的栅极绝缘膜上，上述槽设置在上述源电极和上述第二GaN层之间的部分处的上述AlxGa1-xN层中，其中
上述第二栅电极的阈值电压为0V以上，
上述源电极、上述第一栅电极和上述第二栅电极彼此电连接，或者上述源电极和上述第二栅电极彼此电连接、并且上述第一栅电极被施加相对于上述源电极和上述第二栅电极而言为正的电压，
由上述源电极、上述第一栅电极和上述第二栅电极或者是由上述源电极和上述第二栅电极构成阳极电极，并且由上述漏电极构成阴极电极。
在此，电气设备大体上包括所有使用电的设备，不限用途、功能、大小等，例如为电子设备、移动体、动力装置、建筑机械、机床等。电子设备为机器人、计算机、游戏机、车载设备、家庭电子制品(空调等)、工业制品、手机、移动设备、IT设备(服务器等)、在太阳能发电系统中使用的功率调节器、输电系统等。移动体为铁路车辆、汽车(电动车辆等)、两轮车、飞机、火箭、宇宙飞船等。
对于该电气设备的发明而言，上述以外的事项中与上述二极管的发明相关联地进行说明的事项是成立的。
发明效果
根据本发明，利用双栅极化超结GaN系场效应晶体管构成二极管，由此能够作为能够高速地进行大功率切换的高耐压功率二极管使用，而且与以往的GaN系肖特基二极管相比，能够容易地降低作为二极管的通态电压的第二栅电极的阈值电压Vth，因此能够实现能量损失的降低。而且，能够使用该优异的二极管实现高性能的电气设备。
附图说明
[图1]为示出根据本发明的一个实施方式的PSJ-GaN系二极管的截面图。
[图2]为示出根据本发明的一个实施方式的PSJ-GaN系二极管的电极间的一个接线方式的示意图。
[图3]为示出根据本发明的一个实施方式的PSJ-GaN系二极管的电极间的另一个接线方式的示意图。
[图4]为示出使用了图2所示的接线方式的根据本发明的一个实施方式的PSJ-GaN系二极管的截面图。
[图5]为示出使用了图3所示的接线方式的根据本发明的一个实施方式的PSJ-GaN系二极管的截面图。
[图6]为示出根据本发明的一个实施方式的PSJ-GaN系二极管的电流-电压特性的示意图。
[图7]为用于说明根据本发明的一个实施方式的PSJ-GaN系二极管的工作原理的示意图。
[图8]为用于说明根据本发明的一个实施方式的PSJ-GaN系二极管的工作原理的示意图。
[图9]为用于说明根据本发明的一个实施方式的PSJ-GaN系二极管的工作原理的示意图。
[图10]为用于说明根据本发明的一个实施方式的PSJ-GaN系二极管的工作原理的示意图。
[图11]为用于说明根据本发明的一个实施方式的PSJ-GaN系二极管的工作原理的示意图。
[图12]为用于说明根据本发明的一个实施方式的PSJ-GaN系二极管的工作原理的示意图。
[图13]为示出根据实施例1的PSJ-GaN系二极管的制造方法的截面图。
[图14]为示出根据实施例1的PSJ-GaN系二极管的制造方法的截面图。
[图15]为示出根据实施例1的PSJ-GaN系二极管的制造方法的截面图。
[图16]为示出根据实施例1的PSJ-GaN系二极管的制造方法的截面图。
[图17]为示出根据实施例1的PSJ-GaN系二极管的制造方法的截面图。
[图18]为示出根据实施例1的PSJ-GaN系二极管的制造方法的截面图。
[图19]为示出双栅PSJ-GaN系FET的示意图，所述双栅PSJ-GaN系FET构成通过根据实施例1的PSJ-GaN系二极管的制造方法制造的PSJ-GaN系二极管。
[图20]为示出双栅PSJ-GaN系FET的ID-VD特性的示意图，所述双栅PSJ-GaN系FET构成通过根据实施例1的PSJ-GaN系二极管的制造方法制造的PSJ-GaN系二极管。
[图21]为示出双栅PSJ-GaN系FET的ID-VD特性的示意图，所述双栅PSJ-GaN系FET构成通过根据实施例1的PSJ-GaN系二极管的制造方法制造的PSJ-GaN系二极管。
[图22]为示出根据实施例1的变形例的PSJ-GaN系二极管的制造方法的截面图。
[图23]为示出双栅PSJ-GaN系FET的示意图，所述双栅PSJ-GaN系FET构成通过根据实施例1的变形例的PSJ-GaN系二极管的制造方法制造的PSJ-GaN系二极管。
[图24]为示出通过根据实施例1的变形例的PSJ-GaN系二极管的制造方法制造的PSJ-GaN系二极管的电流-电压特性的示意图。
[图25]为示出根据实施例2的PSJ-GaN系二极管的制造方法的截面图。
[图26]为示出根据实施例2的PSJ-GaN系二极管的制造方法的截面图。
[图27]为示出根据实施例2的PSJ-GaN系二极管的制造方法的截面图。
[图28]为示出根据实施例2的PSJ-GaN系二极管的制造方法的截面图。
[图29]为示出根据实施例3的PSJ-GaN系二极管的制造方法的截面图。
[图30]为示出根据实施例3的PSJ-GaN系二极管的制造方法的截面图。
[图31]为示出根据实施例3的PSJ-GaN系二极管的制造方法的截面图。
[图32]为示出根据实施例3的PSJ-GaN系二极管的制造方法的截面图。
[图33]为示出根据实施例3的PSJ-GaN系二极管的制造方法的截面图。
[图34]为示出根据实施例3的PSJ-GaN系二极管的制造方法的截面图。
[图35]为示出根据实施例3的PSJ-GaN系二极管的制造方法的截面图。
[图36]为示出根据实施例3的PSJ-GaN系二极管的制造方法的截面图。
具体实施方式
以下，对用于实施发明的方式(以下，称为实施方式)进行说明。
＜一个实施方式＞
[PSJ-GaN系二极管]
对根据一个实施方式的PSJ-GaN系二极管进行说明。将该PSJ-GaN系二极管的基本结构示于图1。该PSJ-GaN系二极管由双栅PSJ-GaN系FET构成。
如图1所示，在该PSJ-GaN系二极管中依次层叠有GaN层11、未掺杂的AlxGa1-xN层12、未掺杂的GaN层13和掺杂了Mg的p型GaN层14。GaN层11可以未掺杂，也可以低浓度地掺杂有p型或n型的杂质。未掺杂的AlxGa1-xN层12的Al组成x例如为0.17≤x≤0.35，但不限于此。未掺杂的GaN层13具有预定的岛状的平面形状。p型GaN层14具有比未掺杂的GaN层13小的岛状的平面形状。虽然省略了图示，但在p型GaN层14的表面上设置有比该p型GaN层14更高浓度地掺杂有Mg的p+型GaN层。以下，p+型GaN层包含在p型GaN层14中。这些GaN层11、未掺杂的AlxGa1-xN层12、未掺杂的GaN层13和p型GaN层14例如与在专利文献1、2中记载的PSJ-GaN系FET相同。
第一栅电极15与p型GaN层14欧姆接触地设置在p型GaN层14上。第一栅电极15只要与p型GaN层14欧姆接触，则基本上可以是任何栅电极，例如包含Ni膜、Ni/Au层叠膜等。在未掺杂的GaN层13的单侧部分的未掺杂的AlxGa1-xN层12上设置有槽16，在该槽16的内部埋入有包含p型半导体或绝缘体的栅极绝缘膜17，在该栅极绝缘膜17上设置有第二栅电极18。第二栅电极18例如包含含有选自由Ti、Ni、Au、Pt、Pd、Mo和W构成的组中的至少一种金属的膜。槽16部分的未掺杂的AlxGa1-xN层12的厚度通常为3nm以上且100nm以下，典型地为3nm以上且30nm以下。另外，栅极绝缘膜17的厚度通常为3nm以上且100nm以下，典型地为3nm以上且30nm以下。在未掺杂的AlxGa1-xN层12上以夹着未掺杂的GaN层13的方式设置有源电极19和漏电极20，源电极19相对于第二栅电极18设置在与未掺杂的GaN层13相反侧的部分上。
在该PSJ-GaN系二极管中，未掺杂的GaN层13中从p型GaN层14的漏电极20侧的端部到未掺杂的GaN层13的漏电极20侧的端部之间的部分和其正下方的GaN层11和未掺杂的AlxGa1-xN层12构成PSJ区域，p型GaN层14以及其正下方的GaN层11、未掺杂的AlxGa1-xN层12和未掺杂的GaN层13构成栅电极接触区域。
在该PSJ-GaN系二极管中，在非工作时(热平衡时)，通过压电极化和自发极化，在未掺杂的AlxGa1-xN层12和未掺杂的GaN层13之间的异质界面附近的部分处的未掺杂的GaN层13中形成有2DHG，并且在GaN层11和未掺杂的AlxGa1-xN层12之间的异质界面附近的部分处的GaN层11中形成有2DEG。
在该PSJ-GaN系二极管中，利用第一栅电极15进行的控制为常通型，利用第二栅电极18进行的控制为常断型。第二栅电极18的阈值电压典型地为0V以上且0.9V以下。
该PSJ-GaN系二极管中的源电极19、第一栅电极15和第二栅电极18的接线的方式有两种。图2示出一种接线方式，为将源电极19、第一栅电极15和第二栅电极18彼此电连接的方式。图3示出另一种接线方式，为将源电极19和第二栅电极18彼此电连接并且向第一栅电极15施加相对于该源电极19和第二栅电极18而言为正的恒定电压的方式。在图3所示的接线方式中，通过向第一栅电极15施加正的恒定电压，存在2DEG通道的载流子数增加、通道传导率增加的优点。
在该PSJ-GaN系二极管中，在图2所示的接线方式中，源电极19、第一栅电极15和第二栅电极18构成阳极电极，漏电极20构成阴极电极，在图3所示的接线方式中，源电极19和第二栅电极18构成阳极电极，漏电极20构成阴极电极。该PSJ-GaN系二极管通过向构成阳极电极的源电极19、第一栅电极15和第二栅电极18与构成阴极电极的漏电极20之间或者构成阳极电极的源电极19和第二栅电极18与构成阴极电极的漏电极20之间施加电压，能够作为二极管工作。
为了进行图2所示的接线，如图4所示，以覆盖源电极19、第一栅电极15和第二栅电极18的方式形成包含Au等的电极21。为了进行图3所示的接线，如图5所示，以覆盖源电极19和第二栅电极18的方式形成包含Au等的电极22。
[PSJ-GaN系二极管的工作]
对由双栅PSJ-GaN系FET构成的PSJ-GaN系二极管的工作进行说明。
将由双栅PSJ-GaN系FET构成的PSJ-GaN系二极管的电流-电压特性示于图6。如图6所示，起始电压、即通态电压为第二栅电极18的阈值电压Vth。在图6中，为了进行比较，一并示出通常的GaN系肖特基二极管的电流-电压特性。通常的GaN系肖特基二极管的阈值电压为约0.9V，与此相对，根据以下说明的理由，该PSJ-GaN系二极管的阈值电压Vth可以至少为约0.9V以下，典型地远远低于约0.9V。
在图7中示意性地示出MESFET型的一般的3端子FET。如图7所示，在通道层101上设置有栅电极102、源电极103和漏电极104。栅电极102被施加栅极电压Vg，漏电极104被施加漏极电压Vd。源电极103接地。将该3端子FET的阈值电压设为Vth。众所周知，在该3端子FET中，使漏极电压Vd从0V向正侧变化时的漏极电流(Id)-漏极电压(Vd)特性如图8的第一象限所示。在此，在Vg＞Vth时，Id流动。在使Vd向负侧变化时，由于为Vd＜0，因此电流流向漏电极104侧，此时Id-Vd特性出现在图8的第三象限中。于是，为了使电流在源电极103和漏电极104之间流动，必须为Vd-Vg＞Vth。此外，在Vg＝0V时，在Vd＜-Vth时电流流动。Vg＝0V是指，如图9所示，为源电极103和栅电极102的电压相等的情况。当从图8中仅取出Vg＝0V的Id-Vd特性时，则如图10所示。观察图10时，可知该Id-Vd特性为通态电压＝Vth的二极管特性。换言之，图9所示的FET与具有图11所示的二极管特性的、起始电压Vth的图12所示的二极管等价。其结果，该PSJ-GaN系二极管具有如图6所示的特性。
[PSJ-GaN系二极管的制造方法]
对PSJ-GaN系二极管的制造方法的一例进行说明。
通过以往公知的MOCVD(有机金属化学气相沉积)法等在基底基板(未图示)的整个面上依次生长未掺杂或以低浓度掺杂的GaN层11、未掺杂的AlxGa1-xN层12、未掺杂的GaN层13和p型GaN层14。作为基底基板，可以使用以往在GaN层的生长中使用的一般的基板、例如C面蓝宝石基板、Si基板、SiC基板等。接着，进行未掺杂的GaN层13和p型GaN层14的图案化、未掺杂的AlxGa1-xN层12上的槽16的形成、在槽16中的栅极绝缘膜17的埋入、第一栅电极15、第二栅电极18、源电极19和漏电极20的形成，从而制造图1所示的PSJ-GaN系二极管。需要说明的是，在未掺杂的AlxGa1-xN层12中通过蚀刻形成槽16的情况下，根据需要，在未掺杂的AlxGa1-xN层12的厚度方向的中途的深度，插入例如包含In(Al)GaN等的蚀刻停止层。在使用图2所示的接线方式的情况下，如图4所示，形成连接源电极19、第一栅电极15和第二栅电极18的电极21。在使用图3所示的接线方式的情况下，如图5所示，形成连接源电极19和第二栅电极18的电极22。
[实施例1]
以如下的方式制造PSJ-GaN系二极管。
首先，如图13所示，通过MOCVD法，使用作为Ga原料的TMG(三甲基镓)、作为Al原料的TMA(三甲基铝)、作为氮原料的NH3(氨)、作为载气的N2气体和H2气体，以厚度30nm将低温生长(530℃)GaN缓冲层(未图示)层叠在基底基板10的整个面上，然后使生长温度上升至1100℃，依次生长GaN层11、未掺杂的AlxGa1-xN层12、未掺杂的GaN层13和p型GaN层14。使用C面蓝宝石基板作为基底基板10。GaN层11的厚度为1.0μm，未掺杂的AlxGa1-xN层12的厚度为40nm，x＝0.25，未掺杂的GaN层13的厚度为60nm，p型GaN层14的厚度为60nm，Mg浓度为5×1018cm-3，p型GaN层14的表面的p+型GaN层的厚度为3nm，Mg浓度为5×1019cm-3。
接着，如图14所示，通过以往公知的光刻技术和利用Cl系气体的ICP(电感耦合等离子体)蚀刻技术，在未掺杂的AlxGa1-xN层12中形成槽16。即，在p型GaN层14上形成抗蚀图案(未图示)，所述抗蚀图案在与形成槽16的区域对应的部分处具有开口，然后将该抗蚀图案作为掩模，将p型GaN层14、未掺杂的GaN层13和未掺杂的AlxGa1-xN层12蚀刻至未掺杂的AlxGa1-xN层12的厚度方向的中途的深度为止，从而形成了槽16。此时，将槽16部分的未掺杂的AlxGa1-xN层12的厚度设定为约10nm。接着，通过MOCVD法在整个面上生长厚度为约30nm的p型GaN层23。p型GaN层23为栅极绝缘膜17。
接着，将与元件分离区域(未图示)对应的部分的GaN层11、未掺杂的AlxGa1-xN层12、未掺杂的GaN层13和p型GaN层14蚀刻至GaN层11的厚度方向的中途的深度为止。接着，如图15所示，利用预定形状的抗蚀图案(未图示)将形成第二栅电极18、PSJ区域和第一栅电极15的区域的表面掩蔽，并将p型GaN层23和p型GaN层14依次进行蚀刻，由此使未掺杂的GaN层13的表面露出。接着，利用预定形状的抗蚀图案(未图示)将形成源电极19和漏电极20的区域的表面掩蔽，并将未掺杂的GaN层13进行蚀刻，由此使未掺杂的AlxGa1-xN层12的表面露出。
接着，形成抗蚀图案(未图示)，所述抗蚀图案在与形成源电极19和漏电极20的区域对应的部分处具有开口，接着，通过真空蒸镀法在基板整个面上依次形成Ti膜(5nm)、Al膜(50nm)、Ni膜(10nm)和Au膜(150nm)，然后将抗蚀图案和在其上形成的Ti/Al/Ni/Au层叠膜一起除去(剥离工艺)，如图16所示，在未掺杂的AlxGa1-xN层12上形成了源电极19和漏电极20。然后，在氮气(N2)气氛中进行800℃、60秒的快速热退火处理(Rapid ThermalAnnealing；RTA)，使源电极19与漏电极20与未掺杂的AlxGa1-xN层12欧姆接触。
接着，如图17所示，形成抗蚀图案(未图示)，所述抗蚀图案在与形成第一栅电极15和第二栅电极18的区域对应的部分处具有开口，接着，通过真空蒸镀法在基板整个面上依次形成Ni膜(30nm)和Au膜(200nm)，然后将抗蚀图案和在其上形成的Ni/Au层叠膜一起除去，形成了第一栅电极15和第二栅电极18。然后，在N2气气氛中、在500℃下进行3分钟的热处理，使第一栅电极15和第二栅电极18分别与p型GaN层14、23欧姆接触。
接着，如图18所示，形成抗蚀图案(未图示)，所述抗蚀图案在与横跨第二栅电极18和第一栅电极15的区域对应的部分处具有开口，接着，通过真空蒸镀法在基板整个面上形成Au膜(300nm)，然后将抗蚀图案和在其上形成的Au膜一起除去，形成了将第二栅电极18和第一栅电极15电连接的电极24。
由此制造了目标PSJ-GaN系二极管。
将构成以如上的方式制造的PSJ-GaN系二极管的双栅PSJ-GaN系FET的等效电路示于图19。在图19中，S、D、G1、G2分别表示源电极19、漏电极20、第一栅电极15、第二栅电极18，G表示将G1、G2汇总后的电极。将该作为3端子FET的双栅PSJ-GaN系FET的ID-VD特性的测定结果示于图20。该测定在VD＝-5V～+10V、Vg＝-1V～+2V进行。由图20可知，Vth大致为0V。
将图20中仅取出Vg＝0V的ID-VD特性后的结果示于图21。由于Vg＝0V，因此此时的ID-VD特性为将图19中的G和S连接而得到的2端子元件的特性。由图21可知，得到起始电压、即通态电压Von＝约0.3V的二极管特性。
需要说明的是，图21所示的二极管特性可以通过在元件的外部将源电极19与第一栅电极15和第二栅电极18连接而作为2端子元件来测定ID-VD特性而得到，但如图22所示，可以覆盖源电极19、第一栅电极15和第二栅电极18的方式形成电极21，由此在元件内部将源电极19、第一栅电极15和第二栅电极18连接。如图23所示，将此时的源电极19(S)、第一栅电极15(G1)和第二栅电极18(G2)作为阳极电极，将漏电极20(D)作为阴极电极。如图24所示，此时，在将阳极电压VA设为+轴时，电流的极性从图21所示的极性反转而表现为通常的二极管。
[实施例2]
以如下的方式制造了PSJ-GaN系二极管。
首先，与实施例1同样地在基底基板10的整个面上依次生长GaN层11、未掺杂的AlxGa1-xN层12、未掺杂的GaN层13和p型GaN层14。
接着，将与元件分离区域(未图示)对应的部分的GaN层11、未掺杂的AlxGa1-xN层12、未掺杂的GaN层13和p型GaN层14蚀刻至GaN层11的厚度方向的中途的深度为止。接着，如图25所示，将p型GaN层14通过蚀刻而图案化成预定形状，使未掺杂的GaN层13露出，然后将未掺杂的GaN层13通过蚀刻而图案化成预定形状，使未掺杂的AlxGa1-xN层12露出。
接着，如图26所示，与实施例1同样地操作，在未掺杂的AlxGa1-xN层12上形成源电极19和漏电极20，然后在N2气气氛中、在800℃下进行60秒的RTA，使源电极19和漏电极20与未掺杂的AlxGa1-xN层12欧姆接触。
接着，如图27所示，形成抗蚀图案(未图示)，所述抗蚀图案在与形成第二栅电极18的区域对应的部分处具有开口，然后将该抗蚀图案作为掩模，将未掺杂的AlxGa1-xN层12进行蚀刻，由此形成了槽16。此时，将槽16部分的未掺杂的AlxGa1-xN层12的厚度设定为约10nm。接着，保持抗蚀图案不变，通过溅射法在基板整个面上依次形成NiO膜(20nm)和TiN膜(10nm)，然后将抗蚀图案和在其上形成的NiO/TiN层叠膜一起除去。NiO膜和TiN膜的合计厚度与槽16的深度大致相同。以这种方式，在槽16部分上形成与栅极绝缘膜17对应的NiO膜25和其上的TiN膜26后，为了NiO膜25的稳定化，在N2气气氛中进行热处理。在此，TiN膜26为用于防止在热处理时氧(O)从NiO膜25中释出的覆盖层。
接着，如图28所示，形成抗蚀图案(未图示)，所述抗蚀图案在与形成第一栅电极15和第二栅电极18的区域对应的部分处具有开口，接着，通过真空蒸镀法在基板整个面上依次形成Ni膜(50nm)和Au膜(150nm)，然后将抗蚀图案和在其上形成的Ni/Au层叠膜一起除去，形成了第一栅电极15和第二栅电极18。然后，在N2气气氛中、在500℃下进行1分钟的热处理，使第一栅电极15和第二栅电极18分别与p型GaN层14和NiO膜25欧姆接触。然后，形成抗蚀图案(未图示)，所述抗蚀图案在与形成电极22的区域对应的部分处具有开口，接着，通过真空蒸镀法在基板整个面上形成Au膜(200nm)，然后将抗蚀图案和在其上形成的Au膜一起除去，形成了覆盖源电极19和第二栅电极18的电极22。
由此，制造了目标PSJ-GaN系二极管。
[实施例3]
以如下的方式制造了PSJ-GaN系二极管。
首先，如图29所示，通过MOCVD法在基底基板10的整个面上依次生长GaN层11、未掺杂的AlxGa1-xN层12和p型GaN层23。GaN层11的厚度为1.0μm，未掺杂的AlxGa1-xN层12的厚度为10nm，x＝0.25，p型GaN层23的厚度为60nm，Mg浓度为5×1018cm-3。p型GaN层23最终成为栅极绝缘膜17。接着，通过真空蒸镀法在p型GaN层23上形成厚度为0.35μm的SiO2膜27，然后将该SiO2膜27通过蚀刻而图案化成与栅极绝缘膜17对应的预定形状。
接着，如图30所示，将以这种方式图案化后的SiO2膜27作为掩模，将p型GaN层23进行蚀刻直至未掺杂的AlxGa1-xN层12露出而进行图案化。
接着，如图31所示，通过MOCVD法在整个面上依次生长未掺杂的AlxGa1-xN层28、未掺杂的GaN层13和p型GaN层14。未掺杂的AlxGa1-xN层28的厚度为30nm，x＝0.25，未掺杂的GaN层13的厚度为65nm，p型GaN层14的厚度为65nm，Mg浓度为5×1018cm-3，p型GaN层14的表面的p+型GaN层的厚度为3nm，Mg浓度为5×1019cm-3。此时，这些未掺杂的AlxGa1-xN层28、未掺杂的GaN层13和p型GaN层14不在SiO2膜27上生长。在此情况下，未掺杂的AlxGa1-xN层12和其上的未掺杂的AlxGa1-xN层28的整体对应于图1所示的未掺杂的AlxGa1-xN层12。
接着，如图32所示，在保留SiO2膜27的状态下，在整个面上形成厚度为0.2μm的SiO2膜28，然后将该SiO2膜28图案化成与最终形成的p型GaN层14对应的形状，将以这种方式图案化后的SiO2膜28作为掩模，将p型GaN层14进行蚀刻直至未掺杂的GaN层13露出而进行图案化。
接着，如图33所示，在保留SiO2膜27、28的状态下，进一步在整个面上形成厚度为0.2μm的SiO2膜29，然后将该SiO2膜29图案化成与最终形成的未掺杂的GaN层13对应的形状，将以这种方式图案化后的SiO2膜29作为掩模，将未掺杂的GaN层13进行蚀刻直至未掺杂的AlxGa1-xN层28露出而进行图案化。
接着，如图34所示，与实施例1同样地操作而在未掺杂的AlxGa1-xN层28上形成源电极19和漏电极20，在N2气气氛中、在800℃下进行60秒的RTA，由此使源电极19和漏电极20与未掺杂的AlxGa1-xN层28欧姆接触。
接着，如图35所示，通过蚀刻除去SiO2膜27、28、29，然后与实施例2同样地操作，分别在p型GaN层14和p型GaN层23上形成第一栅电极15和第二栅电极18，并使其欧姆接触。
接着，如图36所示，形成抗蚀图案(未图示)，所述抗蚀图案在与横跨源电极19和第二栅电极18的区域对应的部分处具有开口，接着，通过真空蒸镀法在基板整个面上依次形成Ti膜(5nm)和Au膜(200nm)，然后将抗蚀图案和在其上形成的Ti/Au层叠膜一起除去，形成了将源电极19与第二栅电极18电连接的电极22。
由此，制造了目标PSJ-GaN系二极管。
如上所述，根据该一个实施方式，PSJ-GaN系二极管通过由双栅PSJ-GaN系FET构成，由此能够作为能够高速地进行大功率切换的高耐压功率二极管使用，而且能够使作为二极管的通态电压的第二栅电极18的阈值电压Vth与以往的GaN系肖特基二极管相比低0V以上且0.9V以下、例如0.3V，因此能够实现能量损失的降低。通过能够这样地实现能量损失的降低，能够得到低电力消耗和低发热的PSJ-GaN系二极管，由此能够实现PSJ-GaN系二极管的小型化。而且，能够使用该优异的PSJ-GaN系二极管实现高性能的电气设备。
以上，对本发明的一个实施方式和实施例具体地进行了说明，但本发明不限于上述实施方式和实施例，能够基于本发明的技术思想进行各种变形。
例如，在上述实施方式和实施例中列举的数值、结构、形状、材料等只不过是示例，根据需要可以使用与其不同的数值、结构、形状、材料等。
符号说明
10 基底基板
11 GaN层
12 未掺杂的AlxGa1-xN层
13 未掺杂的GaN层
14 p型GaN层
15 第一栅电极
16 槽
17 栅极绝缘膜
18 第二栅电极
19 源电极
20 漏电极

Claims (14)

1.一种二极管，其中，所述二极管由双栅极化超结GaN系场效应晶体管构成，
所述双栅极化超结GaN系场效应晶体管具有：
第一GaN层；
AlxGa1-xN层，所述AlxGa1-xN层在所述第一GaN层上，且0＜x＜1；
未掺杂的第二GaN层，所述未掺杂的第二GaN层在所述AlxGa1-xN层上并且具有第一岛状的形状；
p型GaN层，所述p型GaN层在所述第二GaN层上并且具有第二岛状的形状；
源电极和漏电极，所述源电极和漏电极以夹着所述第二GaN层的方式设置在所述AlxGa1-xN层上；
第一栅电极，所述第一栅电极与所述p型GaN层电连接；和
第二栅电极，所述第二栅电极设置在设于槽内部的栅极绝缘膜上，所述槽设置在所述源电极和所述第二GaN层之间的部分处的所述AlxGa1-xN层中，其中
所述第二栅电极的阈值电压为0V以上，
所述源电极、所述第一栅电极和所述第二栅电极彼此电连接，或者所述源电极和所述第二栅电极彼此电连接、并且所述第一栅电极被施加相对于所述源电极和所述第二栅电极而言为正的电压，
由所述源电极、所述第一栅电极和所述第二栅电极或者是由所述源电极和所述第二栅电极构成阳极电极，并且由所述漏电极构成阴极电极。
2.如权利要求1所述的二极管，其中，利用所述第一栅电极的控制为常通型，并且利用所述第二栅电极的控制为常断型。
3.如权利要求1所述的二极管，其中，所述第二栅电极的阈值电压为0V以上且0.9V以下。
4.如权利要求1所述的二极管，其中，以覆盖所述源电极、所述第一栅电极和所述第二栅电极的方式设置有电极，从而使所述源电极、所述第一栅电极和所述第二栅电极彼此电连接。
5.如权利要求1所述的二极管，其中，以覆盖所述源电极和所述第二栅电极的方式设置有电极，从而使所述源电极和所述第二栅电极彼此电连接。
6.如权利要求1所述的二极管，其中，所述槽的部分的所述AlxGa1-xN层的厚度为3nm以上且100nm以下。
7.如权利要求1所述的二极管，其中，所述栅极绝缘膜包含p型半导体或绝缘体。
8.如权利要求7所述的二极管，其中，所述p型半导体为p型GaN、p型InGaN或NiOx。
9.如权利要求7所述的二极管，其中，所述绝缘体为无机氧化物、无机氮化物或无机氮氧化物。
10.如权利要求7所述的二极管，其中，所述绝缘体为Al2O3、SiO2、AlN、SiNx或SiON。
11.一种二极管的制造方法，所述二极管由双栅极化超结GaN系场效应晶体管构成，
所述双栅极化超结GaN系场效应晶体管具有：
第一GaN层；
AlxGa1-xN层，所述AlxGa1-xN层在所述第一GaN层上，且0＜x＜1；
未掺杂的第二GaN层，所述未掺杂的第二GaN层在所述AlxGa1-xN层上并且具有第一岛状的形状；
p型GaN层，所述p型GaN层在所述第二GaN层上并且具有第二岛状的形状；
源电极和漏电极，所述源电极和漏电极以夹着所述第二GaN层的方式设置在所述AlxGa1-xN层上；
第一栅电极，所述第一栅电极与所述p型GaN层电连接；和
第二栅电极，所述第二栅电极设置在设于槽内部的栅极绝缘膜上，所述槽设置在所述源电极和所述第二GaN层之间的部分处的所述AlxGa1-xN层中，其中
所述第二栅电极的阈值电压为0V以上，
所述源电极、所述第一栅电极和所述第二栅电极彼此电连接，或者所述源电极和所述第二栅电极彼此电连接、并且所述第一栅电极被施加相对于所述源电极和所述第二栅电极而言为正的电压，
由所述源电极、所述第一栅电极和所述第二栅电极或者是由所述源电极和所述第二栅电极构成阳极电极，并且由所述漏电极构成阴极电极，其特征在于，
所述二极管的制造方法具有：
在基底基板的整个面上依次生长所述第一GaN层、所述AlxGa1-xN层、所述第二GaN层和所述p型GaN层的工序；
通过将与所述槽的形成区域对应的部分的所述p型GaN层、所述第二GaN层和所述AlxGa1-xN层蚀刻至所述AlxGa1-xN层的中途的深度为止，从而形成所述槽的工序；
在所述p型GaN层上生长栅极绝缘膜形成用p型GaN层使得填埋所述槽的工序；
将所述栅极绝缘膜形成用p型GaN层和所述p型GaN层通过蚀刻而图案化，形成所述第二岛状的形状并且形成所述栅极绝缘膜的工序；
在所述AlxGa1-xN层上形成所述源电极和所述漏电极的工序；
在形成为所述第二岛状的形状的所述栅极绝缘膜形成用p型GaN层和所述栅极绝缘膜上分别形成所述第一栅电极和所述第二栅电极的工序；和
形成覆盖所述源电极、所述第一栅电极和所述第二栅电极的电极或者是覆盖所述源电极和所述第二栅电极的电极的工序。
12.一种二极管的制造方法，所述二极管由双栅极化超结GaN系场效应晶体管构成，
所述双栅极化超结GaN系场效应晶体管具有：
第一GaN层；
AlxGa1-xN层，所述AlxGa1-xN层在所述第一GaN层上，且0＜x＜1；
未掺杂的第二GaN层，所述未掺杂的第二GaN层在所述AlxGa1-xN层上并且具有第一岛状的形状；
p型GaN层，所述p型GaN层在所述第二GaN层上并且具有第二岛状的形状；
源电极和漏电极，所述源电极和漏电极以夹着所述第二GaN层的方式设置在所述AlxGa1-xN层上；
第一栅电极，所述第一栅电极与所述p型GaN层电连接；和
第二栅电极，所述第二栅电极设置在设于槽内部的栅极绝缘膜上，所述槽设置在所述源电极和所述第二GaN层之间的部分处的所述AlxGa1-xN层中，其中
所述第二栅电极的阈值电压为0V以上，
所述源电极、所述第一栅电极和所述第二栅电极彼此电连接，或者所述源电极和所述第二栅电极彼此电连接、并且所述第一栅电极被施加相对于所述源电极和所述第二栅电极而言为正的电压，
由所述源电极、所述第一栅电极和所述第二栅电极或者是由所述源电极和所述第二栅电极构成阳极电极，并且由所述漏电极构成阴极电极，其特征在于，
所述二极管的制造方法具有：
在基底基板的整个面上依次生长所述第一GaN层、所述AlxGa1-xN层、所述第二GaN层和所述p型GaN层的工序；
将所述p型GaN层和所述第二GaN层通过蚀刻分别图案化成所述第二岛状的形状和所述第一岛状的形状的工序；
在所述AlxGa1-xN层上形成所述源电极和所述漏电极的工序；
通过将与所述槽的形成区域对应的部分的所述AlxGa1-xN层蚀刻至所述AlxGa1-xN层的中途的深度为止，从而形成所述槽的工序；
在所述槽的内部形成所述栅极绝缘膜的工序；
在所述p型GaN层和所述栅极绝缘膜上分别形成所述第一栅电极和所述第二栅电极的工序；和
形成覆盖所述源电极、所述第一栅电极和所述第二栅电极的电极或者是覆盖所述源电极和所述第二栅电极的电极的工序。
13.一种二极管的制造方法，所述二极管由双栅极化超结GaN系场效应晶体管构成，
所述双栅极化超结GaN系场效应晶体管具有：
第一GaN层；
AlxGa1-xN层，所述AlxGa1-xN层在所述第一GaN层上，且0＜x＜1；
未掺杂的第二GaN层，所述未掺杂的第二GaN层在所述AlxGa1-xN层上并且具有第一岛状的形状；
p型GaN层，所述p型GaN层在所述第二GaN层上并且具有第二岛状的形状；
源电极和漏电极，所述源电极和漏电极以夹着所述第二GaN层的方式设置在所述AlxGa1-xN层上；
第一栅电极，所述第一栅电极与所述p型GaN层电连接；和
第二栅电极，所述第二栅电极设置在设于槽内部的栅极绝缘膜上，所述槽设置在所述源电极和所述第二GaN层之间的部分处的所述AlxGa1-xN层中，其中
所述第二栅电极的阈值电压为0V以上，
所述源电极、所述第一栅电极和所述第二栅电极彼此电连接，或者所述源电极和所述第二栅电极彼此电连接、并且所述第一栅电极被施加相对于所述源电极和所述第二栅电极而言为正的电压，
由所述源电极、所述第一栅电极和所述第二栅电极或者是由所述源电极和所述第二栅电极构成阳极电极，并且由所述漏电极构成阴极电极，其特征在于，
所述二极管的制造方法具有：
在基底基板的整个面上依次生长所述第一GaN层、第一AlxGa1-xN层和栅极绝缘膜形成用p型GaN层的工序；
在所述栅极绝缘膜形成用p型GaN层上形成第一掩模的工序，所述第一掩模包含具有与所述槽相同形状的无机绝缘体；
将所述第一掩模用于蚀刻掩模，将所述栅极绝缘膜形成用p型GaN层通过蚀刻而图案化，从而形成所述栅极绝缘膜的工序；
将所述第一掩模用于生长掩模，在所述第一AlxGa1-xN层上依次生长第二AlxGa1-xN层、所述第二GaN层和所述p型GaN层的工序；
在所述p型GaN层上形成第二掩模的工序，所述第二掩模包含具有与所述第二岛状的形状相同形状的无机绝缘体；
将所述第二掩模用于蚀刻掩模，将所述p型GaN层通过蚀刻而图案化的工序；
以覆盖所述第二掩模的方式形成第三掩模的工序，所述第三掩模包含具有与所述第一岛状的形状相同形状的无机绝缘体；
将所述第三掩模用于蚀刻掩模，将所述第二GaN层通过蚀刻而图案化的工序；
在所述第二AlxGa1-xN层上形成所述源电极和所述漏电极的工序；
在所述p型GaN层和所述栅极绝缘膜上分别形成所述第一栅电极和所述第二栅电极的工序；
形成覆盖所述源电极、所述第一栅电极和所述第二栅电极的电极或者是覆盖所述源电极和所述第二栅电极的电极的工序。
14.一种电气设备，所述电气设备具有至少一个二极管，
所述二极管由双栅极化超结GaN系场效应晶体管构成，
所述双栅极化超结GaN系场效应晶体管具有：
第一GaN层；
AlxGa1-xN层，所述AlxGa1-xN层在所述第一GaN层上，且0＜x＜1；
未掺杂的第二GaN层，所述未掺杂的第二GaN层在所述AlxGa1-xN层上并且具有第一岛状的形状；
p型GaN层，所述p型GaN层在所述第二GaN层上并且具有第二岛状的形状；
源电极和漏电极，所述源电极和漏电极以夹着所述第二GaN层的方式设置在所述AlxGa1-xN层上；
第一栅电极，所述第一栅电极与所述p型GaN层电连接；和
第二栅电极，所述第二栅电极设置在设于槽内部的栅极绝缘膜上，所述槽设置在所述源电极和所述第二GaN层之间的部分处的所述AlxGa1-xN层中，其中
所述第二栅电极的阈值电压为0V以上，
所述源电极、所述第一栅电极和所述第二栅电极彼此电连接，或者所述源电极和所述第二栅电极彼此电连接、并且所述第一栅电极被施加相对于所述源电极和所述第二栅电极而言为正的电压，
由所述源电极、所述第一栅电极和所述第二栅电极或者是由所述源电极和所述第二栅电极构成阳极电极，并且由所述漏电极构成阴极电极。
CN202080037000.2A 2019-11-29 2020-03-05 二极管、二极管的制造方法和电气设备 Pending CN113875015A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019215950A JP6679036B1 (ja) 2019-11-29 2019-11-29 ダイオード、ダイオードの製造方法および電気機器
JP2019-215950 2019-11-29
PCT/JP2020/009283 WO2021106236A1 (ja) 2019-11-29 2020-03-05 ダイオード、ダイオードの製造方法および電気機器

Publications (1)

Publication Number Publication Date
CN113875015A true CN113875015A (zh) 2021-12-31

Family

ID=70166424

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080037000.2A Pending CN113875015A (zh) 2019-11-29 2020-03-05 二极管、二极管的制造方法和电气设备

Country Status (5)

Country Link
US (1) US20220238728A1 (zh)
JP (1) JP6679036B1 (zh)
CN (1) CN113875015A (zh)
TW (1) TWI803770B (zh)
WO (1) WO2021106236A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6941904B1 (ja) * 2021-03-11 2021-09-29 株式会社パウデック ノーマリーオフ型分極超接合ＧａＮ系電界効果トランジスタおよび電気機器

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04363060A (ja) * 1991-01-08 1992-12-15 Toshiba Corp 電圧制御回路
US8203376B2 (en) * 2006-11-20 2012-06-19 Panasonic Corporation Semiconductor device and method for driving the same
WO2009036266A2 (en) * 2007-09-12 2009-03-19 Transphorm Inc. Iii-nitride bidirectional switches
US7915643B2 (en) * 2007-09-17 2011-03-29 Transphorm Inc. Enhancement mode gallium nitride power devices
US7999288B2 (en) * 2007-11-26 2011-08-16 International Rectifier Corporation High voltage durability III-nitride semiconductor device
WO2011100304A1 (en) * 2010-02-09 2011-08-18 Massachusetts Institute Of Technology Dual-gate normally-off nitride transistors
EP2587528B1 (en) * 2010-06-24 2016-03-30 The University Of Sheffield Semiconductor device
GB2482308A (en) * 2010-07-28 2012-02-01 Univ Sheffield Super junction silicon devices
JP5343100B2 (ja) * 2011-03-17 2013-11-13 株式会社東芝 窒化物半導体装置
JP2013041986A (ja) * 2011-08-16 2013-02-28 Advanced Power Device Research Association ＧａＮ系半導体装置
JP6017125B2 (ja) * 2011-09-16 2016-10-26 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US9070756B2 (en) * 2011-11-18 2015-06-30 Suzhou Institute Of Nano-Tech And Nano-Bionics Of Chinese Academy Of Sciences Group III nitride high electron mobility transistor (HEMT) device
US8723227B2 (en) * 2012-09-24 2014-05-13 Analog Devices, Inc. Heterojunction compound semiconductor protection clamps and methods of forming the same
KR101927411B1 (ko) * 2012-09-28 2018-12-10 삼성전자주식회사 2ｄｅｇ와 2ｄｈｇ를 이용한 반도체 소자 및 제조방법
KR102065113B1 (ko) * 2013-05-01 2020-01-10 삼성전자주식회사 고전자이동도 트랜지스터 및 그 제조 방법
JP5669119B1 (ja) * 2014-04-18 2015-02-12 株式会社パウデック 半導体素子、電気機器、双方向電界効果トランジスタおよび実装構造体
US10276712B2 (en) * 2014-05-29 2019-04-30 Hrl Laboratories, Llc III-nitride field-effect transistor with dual gates
KR102333752B1 (ko) * 2014-11-18 2021-12-01 인텔 코포레이션 n-채널 및 p-채널 갈륨 질화물 트랜지스터들을 사용하는 CMOS 회로들
JP6646363B2 (ja) * 2015-06-02 2020-02-14 株式会社アドバンテスト 半導体装置
JP6304155B2 (ja) * 2015-07-14 2018-04-04 株式会社デンソー 窒化物半導体装置
JP6614116B2 (ja) * 2016-05-24 2019-12-04 株式会社デンソー 半導体装置
CN106981513A (zh) * 2017-04-24 2017-07-25 苏州能屋电子科技有限公司 基于高阻盖帽层的ⅲ族氮化物极化超结hemt器件及其制法
US10224924B1 (en) * 2017-08-22 2019-03-05 Infineon Technologies Austria Ag Bidirectional switch with passive electrical network for substrate potential stabilization
GB2565805B (en) * 2017-08-23 2020-05-13 X Fab Semiconductor Foundries Gmbh Noff III-nitride high electron mobility transistor
JP2019145703A (ja) * 2018-02-22 2019-08-29 株式会社デンソー 半導体装置

Also Published As

Publication number Publication date
WO2021106236A1 (ja) 2021-06-03
TW202121543A (zh) 2021-06-01
TWI803770B (zh) 2023-06-01
JP6679036B1 (ja) 2020-04-15
JP2021086965A (ja) 2021-06-03
US20220238728A1 (en) 2022-07-28

Similar Documents

Publication Publication Date Title
US11322599B2 (en) Enhancement mode III-nitride devices having an Al1-xSixO gate insulator
US10229992B2 (en) Semiconductor device and manufacturing method of semiconductor device
US9318593B2 (en) Forming enhancement mode III-nitride devices
JP5487615B2 (ja) 電界効果半導体装置及びその製造方法
JP4940557B2 (ja) 電界効果トランジスタ及びその製造方法
TWI505462B (zh) 常關斷型三族氮化物金屬-二維電子氣隧穿結場效應電晶體
US8378389B2 (en) Semiconductor device and method for manufacturing same
JP2022525884A (ja) エンハンスメントモードｉｉｉ族－ｎ高電子移動度トランジスタ及びディプリーションモードｉｉｉ族－ｎ高電子移動度トランジスタの両方を有する半導体構造体
WO2017176612A1 (en) Semiconductor structure and etch technique for monolithic integration of iii-n transistors
KR101092467B1 (ko) 인헨스먼트 노말리 오프 질화물 반도체 소자 및 그 제조방법
US20110233538A1 (en) Compound semiconductor device
WO2007108055A1 (ja) 化合物半導体装置及びその製造方法
JP2009076845A (ja) 電界効果半導体装置及びその製造方法
JP2007035905A (ja) 窒化物半導体素子
US9679762B2 (en) Access conductivity enhanced high electron mobility transistor
CN111194483A (zh) 具有多金属栅极的晶体管
US9385001B1 (en) Self-aligned ITO gate electrode for GaN HEMT device
CN113972263B (zh) 一种增强型AlGaN/GaN HEMT器件及其制备方法
CN107078062A (zh) 半导体器件、天线开关电路和无线通信装置
JP2010153748A (ja) 電界効果半導体装置の製造方法
TWI803770B (zh) 二極體、二極體的製造方法及電氣機器
WO2022190414A1 (ja) ノーマリーオフ型分極超接合ＧａＮ系電界効果トランジスタおよび電気機器
US8350293B2 (en) Field effect transistor and method of manufacturing the same
JP2023037165A (ja) ノーマリーオフ型分極超接合ＧａＮ系電界効果トランジスタおよび電気機器
JP2022138818A (ja) ノーマリーオフ型分極超接合ＧａＮ系電界効果トランジスタおよび電気機器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination