CN113870781A - 像素电路及显示面板 - Google Patents

像素电路及显示面板 Download PDF

Info

Publication number
CN113870781A
CN113870781A CN202111101388.0A CN202111101388A CN113870781A CN 113870781 A CN113870781 A CN 113870781A CN 202111101388 A CN202111101388 A CN 202111101388A CN 113870781 A CN113870781 A CN 113870781A
Authority
CN
China
Prior art keywords
module
transistor
sub
driving
pole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111101388.0A
Other languages
English (en)
Inventor
郭恩卿
盖翠丽
陈发祥
李俊峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yungu Guan Technology Co Ltd
Original Assignee
Yungu Guan Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yungu Guan Technology Co Ltd filed Critical Yungu Guan Technology Co Ltd
Priority to CN202111101388.0A priority Critical patent/CN113870781A/zh
Publication of CN113870781A publication Critical patent/CN113870781A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

本发明公开了一种像素电路及显示面板，其中像素电路包括驱动模块、发光模块、数据写入模块、补偿模块、第一发光控制模块、第二发光控制模块、第一存储模块、第二存储模块和充电模块。第二存储模块连接充电模块的第一端或充电模块的第二端，用于存储数据电压。充电模块的第一端连接数据写入模块的第一端，充电模块的第二端连接驱动模块的第一端，充电模块用于在数据写入模块关断后继续导通，以使第二存储模块存储的数据电压继续写入驱动模块的控制端。本发明实施例的像素电路对因亚阈值摆幅造成的驱动电流的变化进行补偿，保证驱动模块产生的驱动电流的一致性。同时，像素电路仅存在一条漏电路径，减小漏电，保证低频驱动的显示效果。

Description

像素电路及显示面板
技术领域
本发明实施例涉及显示技术领域，尤其涉及一种像素电路及显示面板。
背景技术
随着显示产品的发展，采用低频刷新频率以降低功耗的诉求日益增大。
现有技术中，低温多晶硅晶体管具有迁移率高，驱动能力强，工艺成本低的优点，被广泛应用于像素电路中，但是其不足之处是漏电流较大，故在低频刷新频率下驱动模块的栅极电压无法长时间保持，由于栅极电压不稳定，导致显示时会发生闪烁现象。且现有技术中，即使不同晶体管的栅、源电压差相同，因亚阈值摆幅参数的影响，不同晶体管的驱动电流也不相同，进一步造成显示不均的现象。
发明内容
本发明提供一种像素电路及显示面板，以实现减小漏电、补偿因亚阈值摆幅造成的驱动模块的驱动电流的变化，保证低频驱动显示效果，提高显示质量。
第一方面，本发明实施例提供了一种像素电路，包括：驱动模块、发光模块、数据写入模块、补偿模块、第一发光控制模块、第二发光控制模块、第一存储模块、第二存储模块和充电模块；
所述数据写入模块用于根据第一扫描线上的信号，通过所述充电模块将数据电压写入所述驱动模块的控制端；
所述第一存储模块连接所述驱动模块的控制端，用于存储所述驱动模块的控制端的电压；
所述第二存储模块连接所述充电模块的第一端或所述充电模块的第二端，用于存储所述数据电压；
所述充电模块的第一端连接所述数据写入模块的第一端，所述充电模块的第二端连接所述驱动模块的第一端，所述充电模块用于在所述数据写入模块关断后继续导通，以使所述第二存储模块存储的所述数据电压继续写入所述驱动模块的控制端；
所述驱动模块用于响应其控制端的电压而产生驱动电流，并从其第二端输出驱动电流驱动所述发光模块发光；
所述补偿模块的第一端连接所述驱动模块的第二端，所述补偿模块的第二端连接所述驱动模块的控制端，所述补偿模块用于对所述驱动模块进行阈值补偿；
所述第一发光控制模块连接于第一电源线和所述驱动模块的第一端之间，所述第二发光控制模块连接于所述驱动模块的第二端和所述发光模块的第一端之间，所述发光模块的第二端连接第二电源线，所述第一发光控制模块和所述第二发光控制模块用于根据发光控制信号线上的信号控制所述发光模块根据所述驱动模块输出的驱动电流发光。
第二方面，本发明实施例还提供了一种显示面板，该显示面板包括第一方面任一项所述的像素电路。
本发明实施例提供了一种像素电路及显示面板，其中像素电路包括驱动模块、发光模块、数据写入模块、补偿模块、第一发光控制模块、第二发光控制模块、第一存储模块、第二存储模块和充电模块。第二存储模块在数据写入和阈值补偿阶段存储数据电压，并在数据写入模块关断后，经补偿模块继续向驱动模块的控制端写入数据电压。驱动模块的亚阈值摆幅越大，驱动模块产生的驱动电流越大，在由第二存储模块继续向驱动模块的控制端写入数据电压时，驱动模块的控制端的电压越大，驱动模块的控制端的电压增大后会降低驱动模块的驱动电流，进而对因亚阈值摆幅造成的驱动电流的变化进行补偿，保证驱动模块产生的驱动电流的一致性，提高显示质量。同时，本发明实施例提供的像素电路的驱动模块的控制端仅与补偿模块连接，仅存在一条漏电路径，减小漏电，保证驱动模块的控制端的电压的稳定，进而保证低频驱动的显示效果。
附图说明
图1是现有的一种像素电路的结构示意图；
图2是本发明实施例提供的一种像素电路的结构示意图；
图3是本发明实施例提供的另一种像素电路的结构示意图；
图4是本发明实施例提供的另一种像素电路的结构示意图；
图5是本发明实施例提供的另一种像素电路的结构示意图；
图6是本发明实施例提供的一种像素电路的时序图；
图7是本发明实施例提供的另一种像素电路的结构示意图；
图8是本发明实施例提供的另一种像素电路的结构示意图；
图9是本发明实施例提供的另一种像素电路的结构示意图；
图10是本发明实施例提供的一种显示装置的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
正如背景技术中所述，现有显示面板的像素电路的驱动模块通常包括驱动晶体管，亚阈值摆幅的大小影响驱动晶体管产生的驱动电流大小，对于亚阈值摆幅不同的两个驱动晶体管，栅源电压差相同时，驱动晶体管产生的驱动电流大小不同，其中栅源电压差相同时，亚阈值摆幅越大的驱动晶体管产生的驱动电流越大。因此亚阈值摆幅不一致会影响到显示面板的显示均匀性。
同时，现有的像素电路，漏电流较大，使得驱动晶体管的栅极的电压无法在长时间内保持稳定，无法保证低频驱动的显示效果。
示例性的，图1为现有的一种像素电路的结构示意图，参考图1，该像素电路包括驱动晶体管T0、第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6和发光模块D1，示例性的，上述晶体管均为P型晶体管。第三晶体管为双栅晶体管，包括第一子晶体管T3-1和第二子晶体管T3-2。第五晶体管T5为双栅晶体管，包括第三子晶体管T5-1和第四子晶体管T5-2。第四子晶体管T5-2的第一极连接初始化信号线Vref，第一晶体管T1的第一极连接数据线Vdata。在像素驱动电路的工作过程中，在发光阶段，第一扫描线S1提供的信号为高电平，第二扫描线S2提供的信号为高电平，第三扫描线S3提供的信号为高电平，发光控制信号线EM提供的信号为低电平。此时第二晶体管T2和第四晶体管T2导通，第二晶体管T2输出第一电源线Vdd提供的第一电源电压至驱动晶体管T0的源极。驱动晶体管T0根据其栅极及源极的电压的大小生成驱动电流，经其漏极流出以驱动发光模块D1发光。在发光阶段，第三晶体管T3和第五晶体管T5关闭，但是第三晶体管T3和第五晶体管T5仍然存在漏电流，且两条漏电路径使得漏电流较大，驱动晶体管T0的栅极电压无法长时间保持稳定，无法保证低频驱动的显示效果。
为解决上述技术问题，本发明实施例提供了一种像素电路，图2为本发明实施例提供的一种像素电路的结构示意图，参考图2，该像素电路包括：驱动模块100、发光模块200、数据写入模块300、补偿模块400、第一发光控制模510块、第二发光控制模块520、第一存储模块600、第二存储模块700和充电模块800；
数据写入模块300用于根据第一扫描线S1上的信号，通过充电模块800将数据电压写入驱动模块100的控制端；
第一存储模块600连接驱动模块100的控制端，用于存储驱动模块100的控制端的电压；
第二存储模块700连接充电模块800的第一端A1或充电模块800的第二端A2，用于存储数据电压；
充电模块800的第一端A1连接数据写入模块300的第一端，充电模块800的第二端A2连接驱动模块100的第一端，充电模块800用于在数据写入模块300关断后继续导通，以使第二存储模块700存储的数据电压继续写入驱动模块100的控制端；
驱动模块100用于响应其控制端的电压而产生驱动电流，并从其第二端输出驱动电流驱动发光模块200发光；
补偿模块400的第一端连接驱动模块100的第二端，补偿模块400的第二端连接驱动模块100的控制端，补偿模块400用于对驱动模块100进行阈值补偿；
第一发光控制模块510连接于第一电源线Vdd和驱动模块100的第一端之间，第二发光控制模块520连接于驱动模块100的第二端和发光模块200的第一端之间，发光模块200的第二端连接第二电源线Vss，第一发光控制模块510和第二发光控制模块520用于根据发光控制信号线EM上的信号控制发光模块200根据驱动模块100输出的驱动电流发光。
本实施例示例性的示出第二存储模块700连接于充电模块800的第一端A1，在其他实施例中，第二存储模块700可连接于充电模块800的第二端A2。示例性的，第一存储模块600可以为电容，储存驱动模块100的控制端的电压，第二存储模块700可以为电容，存储经数据写入模块300写入的数据电压。发光模块200可以为有机发光二极管(Organic LightEmitting Diode，OLED)，OLED在驱动电流的驱动下发光。
可选的，像素电路还包括初始化模块900，初始化模块900连接发光模块200的第一端，初始化模块900用于根据第二扫描线S2上的信号将初始化电压写入驱动模块100的控制端以及发光模块200的第一端。
像素电路的工作过程包括可包括四个阶段：初始化阶段、数据写入和阈值补偿阶段、亚阈值摆幅补偿阶段和发光阶段。
在初始化阶段，补偿模块400、第二发光控制模块520、初始化模块900导通，初始化电压通过初始化模块900、第二发光控制模块520、补偿模块400写入驱动模块100的控制端。同时，初始化电压通过初始化模块900写入发光模块200的第一端。在初始化阶段实现对驱动模块100的控制端以及发光模块200的第一端的初始化。
在数据写入和阈值补偿阶段，数据写入模块300、充电模块800、补偿模块400导通，初始化模块900、第一发光控制模块510、第二发光控制模块520关断。数据电压通过数据写入模块300、充电模块800、驱动模块100、补偿模块400写入驱动模块100的控制端，同时，由于补偿模块400可以对驱动模块100的阈值进行补偿，从而可以使得驱动模块100控制端的电压包括与数据电压和阈值电压关联的电压，实现了驱动模块100的数据电压的写入和阈值补偿。
随着像素电路工作过程的进行，驱动模块100的亚阈值摆幅增大，而亚阈值摆幅增大，会造成驱动模块100的驱动电流增大。在亚阈值摆幅补偿阶段，充电模块800、补偿模块400导通，数据写入模块300、初始化模块900、第一发光控制模块510、第二发光控制模块520关断。第二存储模块700存储的数据电压可经充电模块800、驱动模块100、补偿模块400继续向驱动模块100的控制端写入，以提高驱动模块100的控制端的电压。在由第二存储模块700继续向驱动模块的控制端写入数据电压时，驱动模块100的控制端的电压增大，驱动模块100的控制端的电压增大后会降低驱动模块的驱动电流，进而对因亚阈值摆幅造成的驱动电流的变化进行补偿，保证驱动模块产生的驱动电流的一致性。
在发光阶段，数据写入模块300、充电模块800、补偿模块400、初始化模块900关断，第一发光控制模块510导通，第二发光控制模块520导通。第一发光控制模块510将第一电源线Vdd上的第一电源电压传输至驱动模块100的第一端，驱动模块100根据其控制端和第一端的电压大小生成驱动电流并经第二端输出至发光模块200，驱动发光模块200发光。
本实施例提供的像素电路的第二存储模块在数据写入和阈值补偿阶段存储数据电压，并在数据写入模块关断后，经补偿模块继续向驱动模块的控制端写入数据电压。驱动模块的亚阈值摆幅越大，驱动模块产生的驱动电流越大，在由第二存储模块继续向驱动模块的控制端写入数据电压时，驱动模块的控制端的电压越大，驱动模块的控制端的电压增大后会降低驱动模块的驱动电流，进而能够对因亚阈值摆幅造成的驱动电流的变化进行补偿，保证驱动模块产生的驱动电流的一致性，提高显示质量。同时，本实施例提供的像素电路的驱动模块的控制端仅与补偿模块连接，使得像素电路仅存在一条漏电路径，减小漏电，保证控制端电压的稳定，进而保证低频驱动的显示效果。
图3为本发明实施例提供的另一种像素电路的结构示意图，参考图3，可选的，补偿模块400包括第一子晶体管T1-1、第二子晶体管T1-2、第三子晶体管T1-3和第四子晶体管T1-4；
第一子晶体管T1-1的第一极连接驱动模块100的第二端，第一子晶体管T1-1的第二极连接第二子晶体管T1-2的第一极，第二子晶体管T1-2的第二极连接第三子晶体管T1-3的第一极，第三子晶体管T1-3的第二极连接第四子晶体管T1-4的第一极，第四子晶体管T1-4的第二极连接驱动模块100的控制端，第一子晶体管T1-1、第二子晶体管T1-2、第三子晶体管T1-3和第四子晶体管T1-4的栅极均连接补偿控制信号线EMB。
第一子晶体管T1-1、第二子晶体管T1-2、第三子晶体管T1-3和第四子晶体管T1-4为四栅晶体管，相较于补偿模块400为单栅的晶体管，补偿模块400采用四栅晶体管可以减小漏电流的大小，降低驱动模块100的控制端的漏电。第一子晶体管T1-1、第二子晶体管T1-2、第三子晶体管T1-3和第四子晶体管T1-4可以为N型晶体管，也可以为P型晶体管，本实施例在此不做具体限定。本实施例中，示例性的示出第一子晶体管T1-1、第二子晶体管T1-2、第三子晶体管T1-3和第四子晶体管T1-4均为P型晶体管。
在初始化阶段、数据写入和阈值补偿阶段、亚阈值摆幅补偿阶段，发光抑制信号线EMB上的信号均为低电平，第一子晶体管T1-1、第二子晶体管T1-2、第三子晶体管T1-3和第四子晶体管T1-4导通，使得初始化电压在初始化阶段写入驱动模块100的控制端、数据电压在数据写入和阈值补偿阶段写入驱动模块100的控制端，以及使得第二存储模块700存储的数据电压在亚阈值摆幅补偿阶段继续写入驱动模块100的控制端，以增大驱动模块100的控制端的电压。
图4为本发明实施例提供的另一种像素电路的结构示意图，参考图4，可选的，数据写入模块300包括第二晶体管T2，充电模块800包括第三晶体管T3；
第二晶体管T2的第一极连接数据线Vdata，第二晶体管T2的第二极连接第三晶体管T3的第一极，第二晶体管T2的栅极连接第一扫描线S1，第三晶体管T3的第二极连接驱动模块100的第一端，第三晶体管T3的栅极连接补偿控制信号线EMB。
第二晶体管T2可以为N型晶体管，可以为P型晶体管，第三晶体管T3可以为N型晶体管，可以为P型晶体管，本实施例中示例性的示出第二晶体管T2和第三晶体管T3均为P型晶体管。第一扫描线S1上的信号仅在数据写入和阈值补偿阶段为低电平，控制第二晶体管T2导通，补偿控制信号线EMB上的信号在初始化阶段、数据写入和阈值补偿阶段、亚阈值摆幅补偿阶段为低电平，控制第三晶体管T3导通。数据写入和阈值补偿阶段，数据电压经导通的第二晶体管T2、第三晶体管T3写入驱动模块100的控制端。亚阈值摆幅补偿阶段，第二存储模块700存储的数据电压继续经导通的第三晶体管T3写入驱动模块100的控制端，继续为驱动模块100的控制端充电。
继续参考图4，可选的，驱动模块100包括第四晶体管T4，第一发光控制模块510包括第五晶体管T5，第二发光控制模块520包括第六晶体管T6，初始化模块900包括第七晶体管T7；
第五晶体管T5的第一极连接第一电源线Vdd，第五晶体管T5的第二极连接第四晶体管T4的第一极，第五晶体管T5的栅极连接发光控制信号线EM；
第六晶体管T6的第一极连接第四晶体管T4的第二极，第六晶体管T6的第二极连接发光模块200的第一端，第六晶体管T6的栅极连接发光控制信号线EM；
第七晶体管T7的第一极连接初始化信号线Vref，第七晶体管T7的第二极连接发光模块200的第一端，第七晶体管T7的栅极连接第二扫描线S2。
本实施例中示例性的示出第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7均为P型晶体管。第二扫描线S2线上的信号在初始化阶段为低电平，使得第七晶体管T7将初始化电压传输至第四晶体管T4的栅极和发光模块200的第一端。发光控制信号线EM上的信号在发光阶段为低电平，使得第一电源电压经第五晶体管T5传输至第四晶体管T4的第一极，第四晶体管T4根据其栅极和第一极的电压生成驱动电流驱动发光模块200发光。其中，第四晶体管T4的第一极为第四晶体管T4的源极。
图5为本发明实施例提供的另一种像素电路的结构示意图，参考图5，可选的，第一存储模块600包括第一电容C1，第二存储模块700包括第二存储电容C2，发光模块200包括发光器件LD。本实施例示例性的示出第一子晶体管T1-1、第二子晶体管T1-2、第三子晶体管T1-3、第四子晶体管T1-2、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7均为P型晶体管。
图6为本发明实施例提供的一种像素电路的时序图，图6所示时序图可适用于图5所示的像素电路。参考图5和图6，
像素电路的工作过程包括初始化阶段t1、数据写入和阈值补偿阶段t2、亚阈值摆幅补偿阶段t3和发光阶段t4。初始化阶段t1包括第一初始化子阶段t11和第二初始化子阶段t12。图6中G代表第四晶体管T4的栅极。
可选的，一帧内，发光控制信号线EM上的信号的脉冲的上升沿与第二扫描线S2上的信号的脉冲的有效时间区间存在交叠。第七晶体管T7为P型晶体管，第二扫描线S2上的信号的脉冲的有效时间区间为使得第七晶体管T7导通的时间区间，即第二扫描线S2上的信号的脉冲有效时间区间为低电平的区间。发光控制信号线EM上的信号的脉冲的上升沿与第二扫描线S2上的信号的脉冲的有效时间区间存在交叠，则在第七晶体管T7导通的时间区间内，第五晶体管T5和第六晶体管T6存在导通的时刻。即在第一初始化子阶段t11，第一扫描线S1上的信号为高电平，第二扫描线S2上的信号、发光控制信号线EM上的信号、补偿控制信号线EMB上的信号均为低电平，第二晶体管T2关断，第一子晶体管T1-1、第二子晶体管T1-2、第三子晶体管T1-3、第四子晶体管T1-4、第三晶体管T3、第五晶体管T5、第六晶体管T6、第七晶体管T7导通。初始化信号线Vref上传输的初始化电压写入发光器件LD的第一端和第四晶体管T4的栅极，初始化第四晶体管T4和发光器件LD。同时，第一电源线Vdd传输的第一电源电压经第五晶体管T5、第四晶体管T4、第六晶体管T6、第七晶体管T7流向初始化信号线，因第一电源电压和初始化电压之间的电压差较大，使得第四晶体管T4中流过一大电流，降低第四晶体管T4的阈值电压的漂移，改善发光时残影的问题，提高显示质量。
在第一初始化子阶段t12，发光控制信号线EM上的信号变为高电平，第五晶体管T5、第六晶体管T6关断，初始化信号线Vref停止向第四晶体管T4的栅极写入初始化电压，同时继续初始化发光器件LD的第一端。
数据写入和阈值补偿阶段t2，第一扫描线S1上的信号、补偿控制信号线EMB上的信号为低电平，第二扫描线S2上的信号、发光控制信号线EM上的信号为高电平，第五晶体管T5、第六晶体管T6和第七晶体管T7关断，其他晶体管导通，数据线Vdata传输的数据电压经第二晶体管T2、第三晶体管T3、第四晶体管T4、第一子晶体管T1-1、第二子晶体管T1-2、第三子晶体管T1-3、第四子晶体管T1-4写入第四晶体管T4的栅极，同时写入第二存储电容C2中。
随着像素电路工作的进行，第四晶体管T4的亚阈值摆幅增大，使得第四晶体管T4的驱动电流增大。在亚阈值摆幅补偿阶段t3，第一扫描线S1上的信号、第二扫描线S2上的信号、发光控制信号线EM上的信号为高电平，补偿控制信号线EMB上的信号为低电平，第三晶体管T3、第四晶体管T4、第一子晶体管T1-1、第二子晶体管T1-2、第三子晶体管T1-3、第四子晶体管T1-4导通，其它晶体管关断，第二存储电容C2存储的数据电压继续写入第四晶体管T4的栅极。因第四晶体管T4的亚阈值摆幅增大，第四晶体管T4的驱动电流增大，使得第二存储电容C2经第四晶体管T4向第四晶体管T4的栅极充电时，第四晶体管T4的栅极的电压被抬升的更高，第四晶体管T4的栅极的电压增大后，根据驱动电流的计算公式，第四晶体管T4的驱动电流减小，进而部分抵消亚阈值摆幅增大对驱动电流的增大作用，保证驱动模块产生的驱动电流的一致性，提高显示质量。可选的，补偿控制信号线EMB上的信号的脉冲的有效时间区间与第一扫描线S1上的信号的脉冲的上升沿交叠，且补偿控制信号线EMB上的信号的脉冲的有效时间区间大于第一扫描线S1上的信号的脉冲的有效时间区间。
由上述分析可知，在第一子晶体管T1-1、第二子晶体管T1-2、第三子晶体管T1-3、第四子晶体管T1-4为P型晶体管时，补偿控制信号线EMB上的信号的脉冲的有效时间区间为信号为低电平的时间。第二晶体管T2为P型晶体管时，第一扫描线S1上的信号的脉冲的有效时间区间为第一扫描线S1上的信号为低电平的时间。在数据写入和阈值补偿阶段t2结束进入亚阈值摆幅补偿阶段t3后，第一扫描线S1上的信号变为高电平，第二晶体管T2关断，而补偿控制信号线EMB上的信号依然维持低电平，第三晶体管T3、第一子晶体管T1-1、第二子晶体管T1-2、第三子晶体管T1-3、第四子晶体管T1-4继续导通，使得第二存储电容C2存储的电压继续向第四晶体管T4充电。
发光阶段t4，发光控制信号线EM为低电平、第一扫描线S1上的信号、第二扫描线S2上的信号、补偿控制信号线EMB上的信号均为高电平，第五晶体管T5、第六晶体管T6和第四晶体管T4关导通，其他晶体管关断。第一电源电压经第五晶体管T5传输至第四晶体管T4的第一极，第四晶体管T4根据其栅极及第一极的电压产生驱动电流经第六晶体管T6传输至发光器件LD，驱动发光器件LD发光。
图7为本发明实施例提供的另一种像素电路的结构示意图，参考图7，本实施例同上述实施例不同的是第二存储电容C2的一端连接第一电源线Vdd，第一存储电容C2的另一端连接第三晶体管T3的第二极。本实施例提供的像素电路的时序图可参考图6，且工作过程同上述实施例，本实施例在此不再赘述。
图8为本发明实施例提供的另一种像素电路的结构示意图，参考图8，可选的，像素电路包括至少一个稳压模块01，补偿模块400的内部器件的至少一个节点连接有稳压模块01。
本实施例中示例性的示出像素电路包括一个稳压模块01，在其他实施例中稳压模块01可以包括多个。示例性的，稳压模块01可以为稳压电容，用于稳定与稳压模块01连接的补偿模块400内部器件节点处的电位，进而在关断补偿模块400时，减小补偿模块400和驱动模块100的控制端之间的漏电，保持驱动模块100的控制端的电压的稳定，进而保证低频驱动的显示效果。
图9为本发明实施例提供的另一种像素电路的结构示意图，参考图9，可选的，像素电路包括第一稳压模块011、第二稳压模块012和第三稳压模块013；
第一稳压模块011的第一端连接第一子晶体管T1-1的第二极，第二稳压模块012的第一端连接第二子晶体管T1-2的第二极，第三稳压模块013的第一端连接第三子晶体管T1-3的第二极，第一稳压模块011的第二端、第二稳压模块012的第二端以及第三稳压模块013的第二端中至少一个分别连接第一电源线Vdd和/或初始化信号线Vref。
示例性的，第一稳压模块011包括第一稳压电容C3，第二稳压模块012包括第二稳压电容C4，第三稳压模块013包括第三稳压电容C5。每一稳压模块的第二端可连接第一电源线Vdd或初始化信号线Vref，本实施例中，示例性的示出第一稳压电容C3的第二端、第二稳压电容C4、第三稳压电容C5的第二端均连接初始化信号线Vref。第一稳压电容C3、第二稳压电容C4、第三稳压电容C5可在补偿控制信号线EMB上的信号变化时，分别稳定第一子晶体管T1-1的第二极的电位、第二子晶体管T1-2的第二极的电位和第三子晶体管T1-3的第二极的电位，进而使得第一子晶体管T1-1的第二极的电位、第二子晶体管T1-2的第二极的电位和第三子晶体管T1-3的第二极的电位等于第四晶体管T4的栅极的电位，减小漏电，维持第四晶体管T4的栅极电位的稳定，改善闪烁的现象，保证显示效果。
本发明实施例还提供了一种显示面板，该显示面板包括上述任一项的像素电路。
本发明实施例还提供了一种显示装置，图10为本发明实施例提供的一种显示装置的结构示意图，参考图10，该显示装置02包括上述的显示面板03。显示装置02可以为图10所示的手机，也可以为电脑、电视机、智能穿戴显示装置等，本发明实施例对此不作特殊限定。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种像素电路，其特征在于，包括：驱动模块、发光模块、数据写入模块、补偿模块、第一发光控制模块、第二发光控制模块、第一存储模块、第二存储模块和充电模块；
所述数据写入模块用于根据第一扫描线上的信号，通过所述充电模块将数据电压写入所述驱动模块的控制端；
所述第一存储模块连接所述驱动模块的控制端，用于存储所述驱动模块的控制端的电压；
所述第二存储模块连接所述充电模块的第一端或所述充电模块的第二端，用于存储所述数据电压；
所述充电模块的第一端连接所述数据写入模块的第一端，所述充电模块的第二端连接所述驱动模块的第一端，所述充电模块用于在所述数据写入模块关断后继续导通，以使所述第二存储模块存储的所述数据电压继续写入所述驱动模块的控制端；
所述驱动模块用于响应其控制端的电压而产生驱动电流，并从其第二端输出驱动电流驱动所述发光模块发光；
所述补偿模块的第一端连接所述驱动模块的第一端，所述补偿模块的第二端连接所述驱动模块的控制端，所述补偿模块用于对所述驱动模块进行阈值补偿；
所述第一发光控制模块连接于第一电源线和所述驱动模块的第一端之间，所述第二发光控制模块连接于所述驱动模块的第二端和所述发光模块的第一端之间，所述发光模块的第二端连接第二电源线，所述第一发光控制模块和所述第二发光控制模块用于根据发光控制信号线上的信号控制所述发光模块根据所述驱动模块输出的驱动电流发光。
2.根据权利要求1所述的像素电路，其特征在于，所述像素电路包括至少一个稳压模块，所述补偿模块的内部器件的至少一个节点连接有稳压模块。
3.根据权利要求2所述的像素电路，其特征在于，所述补偿模块包括第一子晶体管、第二子晶体管、第三子晶体管和第四子晶体管；
所述第一子晶体管的第一极连接所述驱动模块的第二端，所述第一子晶体管的第二极连接所述第二子晶体管的第一极，所述第二子晶体管的第二极连接所述第三子晶体管的第一极，所述第三子晶体管的第二极连接所述第四子晶体管的第一极，所述第四子晶体管的第二极连接所述驱动模块的控制端，所述第一子晶体管、第二子晶体管、第三子晶体管和第四子晶体管的栅极均连接补偿控制信号线。
4.根据权利要求3所述的像素电路，其特征在于，所述像素电路包括第一稳压模块、第二稳压模块和第三稳压模块；
所述第一稳压模块的第一端连接所述第一子晶体管的第二极，所述第二稳压模块的第一端连接所述第二子晶体管的第二极，所述第三稳压模块的第一端连接所述第三子晶体管的第二极，所述第一稳压模块的第二端、所述第二稳压模块的第二端以及所述第三稳压模块的第二端中至少一个分别连接所述第一电源线和/或初始化信号线。
5.根据权利要求1所述的像素电路，其特征在于，所述数据写入模块包括第二晶体管，所述充电模块包括第三晶体管；
所述第二晶体管的第一极连接数据线，所述第二晶体管的第二极连接所述第三晶体管的第一极，所述第二晶体管的栅极连接所述第一扫描线，所述第三晶体管的第二极连接所述驱动模块的第一端，所述第三晶体管的栅极连接补偿控制信号线。
6.根据权利要求5所述的像素电路，其特征在于，还包括初始化模块，所述初始化模块连接所述发光模块的第一端，所述初始化模块用于根据第二扫描线上的信号将初始化电压写入所述驱动模块的控制端以及所述发光模块的第一端。
7.根据权利要求6所述的像素电路，其特征在于，所述驱动模块包括第四晶体管，所述第一发光控制模块包括第五晶体管，所述第二发光控制模块包括第六晶体管，所述初始化模块包括第七晶体管；
所述第五晶体管的第一极连接所述第一电源线，所述第五晶体管的第二极连接所述第四晶体管的第一极，所述第五晶体管的栅极连接所述发光控制信号线；
所述第六晶体管的第一极连接所述第四晶体管的第二极，所述第六晶体管的第二极连接所述发光模块的第一端，所述第六晶体管的栅极连接所述发光控制信号线；
所述第七晶体管的第一极连接初始化信号线，所述第七晶体管的第二极连接所述发光模块的第一端，所述第七晶体管的栅极连接所述第二扫描线。
8.根据权利要求6所述的像素电路，其特征在于，一帧内，所述发光控制信号线上的信号的脉冲的上升沿与所述第二扫描线上的信号的脉冲的有效时间区间存在交叠。
9.根据权利要求6所述的像素电路，其特征在于，所述补偿控制信号线上的信号的脉冲的有效时间区间与所述第一扫描线上的信号的脉冲的上升沿交叠，且所述补偿控制信号线上的信号的脉冲的有效时间区间大于所述第一扫描线上的信号的脉冲的有效时间区间。
10.一种显示面板，其特征在于，包括权利要求1-9任一项所述的像素电路。
CN202111101388.0A 2021-09-18 2021-09-18 像素电路及显示面板 Pending CN113870781A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111101388.0A CN113870781A (zh) 2021-09-18 2021-09-18 像素电路及显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111101388.0A CN113870781A (zh) 2021-09-18 2021-09-18 像素电路及显示面板

Publications (1)

Publication Number Publication Date
CN113870781A true CN113870781A (zh) 2021-12-31

Family

ID=78992906

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111101388.0A Pending CN113870781A (zh) 2021-09-18 2021-09-18 像素电路及显示面板

Country Status (1)

Country Link
CN (1) CN113870781A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114582283A (zh) * 2022-03-30 2022-06-03 云谷（固安）科技有限公司 一种像素电路和显示面板
CN115578978A (zh) * 2022-10-31 2023-01-06 云谷（固安）科技有限公司 像素电路及其驱动方法、显示面板
WO2024036751A1 (zh) * 2022-08-15 2024-02-22 昆山国显光电有限公司 像素驱动电路和显示面板
CN114582283B (zh) * 2022-03-30 2024-05-03 云谷（固安）科技有限公司 一种像素电路和显示面板

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109509433A (zh) * 2019-01-30 2019-03-22 京东方科技集团股份有限公司 像素电路、显示装置和像素驱动方法
CN111508422A (zh) * 2020-04-27 2020-08-07 昆山国显光电有限公司 像素电路及其驱动方法、显示面板
CN112365844A (zh) * 2020-12-09 2021-02-12 武汉华星光电半导体显示技术有限公司 像素驱动电路及显示面板
CN112639951A (zh) * 2018-08-02 2021-04-09 三星显示有限公司 像素电路和包括像素电路的显示装置
CN112735314A (zh) * 2020-12-30 2021-04-30 合肥维信诺科技有限公司 像素电路及其驱动方法、显示面板和显示装置
CN112992055A (zh) * 2021-04-27 2021-06-18 武汉华星光电半导体显示技术有限公司 像素电路及显示面板
CN113284454A (zh) * 2021-06-30 2021-08-20 云谷（固安）科技有限公司 像素电路及显示面板

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112639951A (zh) * 2018-08-02 2021-04-09 三星显示有限公司 像素电路和包括像素电路的显示装置
CN109509433A (zh) * 2019-01-30 2019-03-22 京东方科技集团股份有限公司 像素电路、显示装置和像素驱动方法
CN111508422A (zh) * 2020-04-27 2020-08-07 昆山国显光电有限公司 像素电路及其驱动方法、显示面板
CN112365844A (zh) * 2020-12-09 2021-02-12 武汉华星光电半导体显示技术有限公司 像素驱动电路及显示面板
CN112735314A (zh) * 2020-12-30 2021-04-30 合肥维信诺科技有限公司 像素电路及其驱动方法、显示面板和显示装置
CN112992055A (zh) * 2021-04-27 2021-06-18 武汉华星光电半导体显示技术有限公司 像素电路及显示面板
CN113284454A (zh) * 2021-06-30 2021-08-20 云谷（固安）科技有限公司 像素电路及显示面板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114582283A (zh) * 2022-03-30 2022-06-03 云谷（固安）科技有限公司 一种像素电路和显示面板
CN114582283B (zh) * 2022-03-30 2024-05-03 云谷（固安）科技有限公司 一种像素电路和显示面板
WO2024036751A1 (zh) * 2022-08-15 2024-02-22 昆山国显光电有限公司 像素驱动电路和显示面板
CN115578978A (zh) * 2022-10-31 2023-01-06 云谷（固安）科技有限公司 像素电路及其驱动方法、显示面板

Similar Documents

Publication Publication Date Title
CN113192460B (zh) 一种显示面板和显示装置
US10700146B2 (en) Pixel and organic light-emitting display device having the same
US10446079B2 (en) Pixel, stage circuit and organic light emitting display device having the pixel and the stage circuit
CN111681549B (zh) 阵列基板和显示面板
US20220122537A1 (en) Pixel and organic light emitting display device having the pixel
CN112382235A (zh) 一种像素电路及其控制方法、显示面板
WO2016173124A1 (zh) 像素电路、其驱动方法及相关装置
KR20210054114A (ko) 표시 장치
US9691328B2 (en) Pixel driving circuit, pixel driving method and display apparatus
CN107346654B (zh) 一种像素电路及其驱动方法、显示装置
CN111696473B (zh) 像素驱动电路、像素驱动电路的驱动方法和显示面板
KR20210148475A (ko) 표시 장치
KR20200142645A (ko) 표시 장치
CN110992895B (zh) 像素驱动电路和显示面板
KR20210081507A (ko) 발광 구동부 및 이를 포함하는 표시 장치
US20210225266A1 (en) Pixel and display device having the same
CN113870781A (zh) 像素电路及显示面板
KR20210086801A (ko) 표시 장치
CN111710296A (zh) 像素驱动电路、像素驱动电路的驱动方法和显示面板
KR20180078933A (ko) 유기 발광 다이오드 표시 장치
CN113593481B (zh) 显示面板及其驱动方法
CN113870780A (zh) 像素电路及显示面板
CN113748454B (zh) 像素电路及其驱动方法以及显示面板
US20230108865A1 (en) Pixel of display device
KR102571355B1 (ko) 유기 발광 다이오드 표시 장치의 구동 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination