CN113868086A - 实现针对双芯片通信状态进行监控及恢复的方法、装置、处理器及其计算机可读存储介质 - Google Patents
实现针对双芯片通信状态进行监控及恢复的方法、装置、处理器及其计算机可读存储介质 Download PDFInfo
- Publication number
- CN113868086A CN113868086A CN202111142538.2A CN202111142538A CN113868086A CN 113868086 A CN113868086 A CN 113868086A CN 202111142538 A CN202111142538 A CN 202111142538A CN 113868086 A CN113868086 A CN 113868086A
- Authority
- CN
- China
- Prior art keywords
- chip
- heartbeat
- main control
- control chip
- auxiliary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004891 communication Methods 0.000 title claims abstract description 108
- 238000000034 method Methods 0.000 title claims abstract description 52
- 238000012544 monitoring process Methods 0.000 title claims abstract description 42
- 230000008569 process Effects 0.000 claims abstract description 11
- 238000012545 processing Methods 0.000 claims description 20
- 230000009471 action Effects 0.000 claims description 12
- 230000002457 bidirectional effect Effects 0.000 claims description 11
- 238000011084 recovery Methods 0.000 claims description 9
- 238000004590 computer program Methods 0.000 claims description 4
- 230000002159 abnormal effect Effects 0.000 abstract description 9
- 230000000903 blocking effect Effects 0.000 abstract description 9
- 230000007246 mechanism Effects 0.000 description 8
- 230000006870 function Effects 0.000 description 4
- 238000012360 testing method Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012552 review Methods 0.000 description 2
- 206010033799 Paralysis Diseases 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000005067 remediation Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
- G06F11/3041—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is an input/output interface
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/3051—Monitoring arrangements for monitoring the configuration of the computing system or of the computing system component, e.g. monitoring the presence of processing resources, peripherals, I/O links, software programs
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Debugging And Monitoring (AREA)
Abstract
本发明涉及一种实现针对双芯片通信状态进行监控及恢复的方法，包括以下步骤：主控芯片打开副芯片的电源，通过串口通信线路周期发送心跳RPC报文至副芯片；副芯片在IO直连线路上翻转直连IO口的状态；主控芯片监控副芯片的心跳，并处理副芯片心跳丢失；副芯片监控主控芯片的心跳，并处理主控芯片心跳丢失。采用了本发明的实现针对双芯片通信状态进行监控及恢复的方法、装置、处理器及其计算机可读存储介质，有效监控通信主体双方及通信线路状态，有效处理通信异常情况，主芯片可控制副芯片电源通断及通信可恢复并重新建立连接，使得该平台双芯片通信方面变得更加可靠，副芯片负责界面信息显示工作，有效减少了因芯片间通信问题导致的黑屏和卡屏现象。
Description
技术领域
本发明涉及汽车电子领域领域，尤其涉及汽车电子控制技术领域，具体是指一种实现针对双芯片通信状态进行监控及恢复的方法、装置、处理器及其计算机可读存储介质。
背景技术
在汽车电子领域，特别在车载仪表领域,随着功能需求的不断丰富，单芯片技术解决方案无法满足功能需求，双芯片解决方案应运而生。而双芯片之间的通信可靠性、稳定性是双芯片方案中需要解决的首要问题，它决定着产品的整体性能。行业通用做法：用两条线路，接收线路和发送线路连接两个芯片A和芯片B，芯片A的接收线路即芯片B的发送线路，芯片A的发送线路即芯片B的接收线路，用这个两条线路方式实现芯片A和芯片B的收发通信。通用做法所需要的前提条件是芯片A与芯片B之间的通信线路永远保持畅通，同时芯片A和芯片B本身可靠稳定不死机不卡顿。而这种苛刻的前提条件，因为受到整车复杂环境的影响，在该领域无法绝对保证，一旦通信线路出现故障，通信无法顺利进行，则仪表将处于卡滞状态，部分指示显示功能瘫痪，会给行程过程带来未知风险。
发明内容
本发明的目的是克服了上述现有技术的缺点，提供了一种满足可靠、稳定、用范围较为广泛的实现针对双芯片通信状态进行监控及恢复的方法、装置、处理器及其计算机可读存储介质。
为了实现上述目的，本发明的实现针对双芯片通信状态进行监控及恢复的方法、装置、处理器及其计算机可读存储介质如下：
该实现针对双芯片通信状态进行监控及恢复的方法，其主要特点是，所述的方法包括以下步骤：
主控芯片打开副芯片的电源，通过串口通信线路周期发送心跳RPC报文至副芯片，验证主控芯片至副芯片的通信线路为通畅；
副芯片在IO直连线路上翻转直连IO口的状态，作为副芯片的心跳；
主控芯片监控副芯片的心跳，并处理副芯片心跳丢失；
副芯片监控主控芯片的心跳，并处理主控芯片心跳丢失。
较佳地，所述的主控芯片监控副芯片的心跳，并处理副芯片心跳丢失的步骤具体包括以下处理过程：
(1-1)主控芯片同步上电，主控芯片控制打开副芯片的电源；
(1-2)主控芯片以1秒为周期发送心跳RPC报文给副芯片；
(1-3)判断是否检测到副芯片的心跳，如果是，则副芯片心跳超时计时器清零，继续步骤(1-2)；否则，副芯片心跳超时计时器累加计时，继续步骤(1-4)；
(1-4)判断副芯片心跳超时后的计时器是否达到10秒，如果是，则继续步骤(1-5)；否则，继续步骤(1-2)；
(1-5)副芯片的心跳丢失，主控芯片进行副芯片心跳丢失处理。
较佳地，所述的步骤(1-5)具体包括以下步骤：
(1-5.1)记录副芯片心跳丢失事件；
(1-5.2)主控芯片通过电源控制电路，关断副芯片电源，再重新打开电源；
(1-5.3)重新初始化主控芯片的串口通信模块，继续步骤(1-2)。
较佳地，所述的副芯片监控主控芯片的心跳，并处理主控芯片心跳丢失的步骤具体包括以下处理过程：
(2-1)副芯片得电；
(2-2)副芯片以1HZ频率翻转直连IO口的状态，发出心跳；
(2-3)判断是否检测到主控芯片的心跳，如果是，则主控芯片心跳超时计时器清零，继续步骤(2-2)；否则，主控芯片心跳超时计时器累加计时，继续步骤(2-4)；
(2-4)判断主控芯片心跳超时后的计时器是否达到5秒，如果是，则继续步骤(2-5)；否则，清除副芯片的串口通信模块复位动作已执行标志，继续步骤(2-2)；
(2-5)主控芯片的心跳丢失，副芯片进行主控芯片心跳丢失处理。
较佳地，所述的步骤(2-5)具体包括以下步骤：
(2-5.1)副芯片重启其串口通信模块；
(2-5.2)判断副芯片的串口通信模块复位动作是否已执行，如果是，则继续步骤(2-5.3)；否则，继续步骤(2-5.4)；
(2-5.3)停止翻转直连IO口的状态，副芯片的心跳主动停止，继续步骤(2-3)；
(2-5.4)执行副芯片的串口通信模块复位动作，并设置已执行复位动作已执行标志，继续步骤(2-2)。
较佳地，所述的主控芯片和副芯片之间具有双向串口通信线路，副芯片对主控芯片具有单向IO直连线路，主控芯片对副芯片具有单向电源控制线路。
该用于实现双芯片通信状态监控及恢复的装置，其主要特点是，所述的装置包括：
处理器，被配置成执行计算机可执行指令；
存储器，存储一个或多个计算机可执行指令，所述的计算机可执行指令被所述的处理器执行时，实现上述的实现针对双芯片通信状态进行监控及恢复的方法的各个步骤。
该用于实现双芯片通信状态监控及恢复的处理器，其主要特点是，所述的处理器被配置成执行计算机可执行指令，所述的计算机可执行指令被所述的处理器执行时，实现上述的实现针对双芯片通信状态进行监控及恢复的方法的各个步骤。
该计算机可读存储介质，其主要特点是，其上存储有计算机程序，所述的计算机程序可被处理器执行以实现上述的实现针对双芯片通信状态进行监控及恢复的方法的各个步骤。
采用了本发明的实现针对双芯片通信状态进行监控及恢复的方法、装置、处理器及其计算机可读存储介质，有效监控通信主体双方及通信线路状态，有效处理通信异常情况，主芯片可控制副芯片电源通断及通信可恢复并重新建立连接，使得该平台双芯片通信方面变得更加可靠，副芯片负责界面信息显示工作，有效减少了因芯片间通信问题导致的黑屏和卡屏现象。
附图说明
图1为本发明的实现针对双芯片通信状态进行监控及恢复的方法的硬件连接情况。
图2为本发明的实现针对双芯片通信状态进行监控及恢复的方法的主控芯片流程图。
图3为本发明的实现针对双芯片通信状态进行监控及恢复的方法的副芯片流程图。
具体实施方式
为了能够更清楚地描述本发明的技术内容，下面结合具体实施例来进行进一步的描述。
请参阅图1至图3所示，本发明的该实现针对双芯片通信状态进行监控及恢复的方法，其中包括以下步骤：
主控芯片打开副芯片的电源，通过串口通信线路周期发送心跳RPC报文至副芯片，验证主控芯片至副芯片的通信线路为通畅；
副芯片在IO直连线路上翻转直连IO口的状态，作为副芯片的心跳；
主控芯片监控副芯片的心跳，并处理副芯片心跳丢失；
副芯片监控主控芯片的心跳，并处理主控芯片心跳丢失。
作为本发明的优选实施方式，所述的主控芯片监控副芯片的心跳，并处理副芯片心跳丢失的步骤具体包括以下处理过程：
(1-1)主控芯片同步上电，主控芯片控制打开副芯片的电源；
(1-2)主控芯片以1秒为周期发送心跳RPC报文给副芯片；
(1-3)判断是否检测到副芯片的心跳，如果是，则副芯片心跳超时计时器清零，继续步骤(1-2)；否则，副芯片心跳超时计时器累加计时，继续步骤(1-4)；
(1-4)判断副芯片心跳超时后的计时器是否达到10秒，如果是，则继续步骤(1-5)；否则，继续步骤(1-2)；
(1-5)副芯片的心跳丢失，主控芯片进行副芯片心跳丢失处理；
(1-5.1)记录副芯片心跳丢失事件；
(1-5.2)主控芯片通过电源控制电路，关断副芯片电源，再重新打开电源；
(1-5.3)重新初始化主控芯片的串口通信模块，继续步骤(1-2)。
作为本发明的优选实施方式，所述的副芯片监控主控芯片的心跳，并处理主控芯片心跳丢失的步骤具体包括以下处理过程：
(2-1)副芯片得电；
(2-2)副芯片以1HZ频率翻转直连IO口的状态，发出心跳；
(2-3)判断是否检测到主控芯片的心跳，如果是，则主控芯片心跳超时计时器清零，继续步骤(2-2)；否则，主控芯片心跳超时计时器累加计时，继续步骤(2-4)；
(2-4)判断主控芯片心跳超时后的计时器是否达到5秒，如果是，则继续步骤(2-5)；否则，清除副芯片的串口通信模块复位动作已执行标志，继续步骤(2-2)；
(2-5)主控芯片的心跳丢失，副芯片进行主控芯片心跳丢失处理；
(2-5.1)副芯片重启其串口通信模块；
(2-5.2)判断副芯片的串口通信模块复位动作是否已执行，如果是，则继续步骤(2-5.3)；否则，继续步骤(2-5.4)；
(2-5.3)停止翻转直连IO口的状态，副芯片的心跳主动停止，继续步骤(2-3)；
(2-5.4)执行副芯片的串口通信模块复位动作，并设置已执行复位动作已执行标志，
继续步骤(2-2)。
作为本发明的优选实施方式，所述的主控芯片和副芯片之间具有双向串口通信线路，副芯片对主控芯片具有单向IO直连线路，主控芯片对副芯片具有单向电源控制线路。
本发明的该用于实现双芯片通信状态监控及恢复的装置，其中所述的装置包括：
处理器，被配置成执行计算机可执行指令；
存储器，存储一个或多个计算机可执行指令，所述的计算机可执行指令被所述的处理器执行时，实现上述的实现针对双芯片通信状态进行监控及恢复的方法的各个步骤。
本发明的该用于实现双芯片通信状态监控及恢复的处理器，其中所述的处理器被配置成执行计算机可执行指令，所述的计算机可执行指令被所述的处理器执行时，实现上述的实现针对双芯片通信状态进行监控及恢复的方法的各个步骤。
本发明的该计算机可读存储介质，其上存储有计算机程序，所述的计算机程序可被处理器执行以实现上述的实现针对双芯片通信状态进行监控及恢复的方法的各个步骤。
本发明的具体实施方式中，在整车应用场景中，结合软硬件资源情，为双芯片型组合仪表设计一套对通信线路状态监控、对芯片工作状态监控、以及对副芯片电源控制来恢复通信的方法。使通信线路出现异常的时候，可以快速恢复，不至于仪表指示显示信息长时间卡顿。
本发明融入双向心跳机制，通过通信恢复机制，提高双芯片通信可靠性与稳定性。
如图1所示，本发明具有以下硬件设备：主控芯片、副芯片、双向串口通信线路、单向I/O直连电路和单向电源控制电路。
本发明双向心跳的流程如下：
1、主控芯片打开副芯片的电源后，每1s发送1次心跳RPC报文给副芯片，该心跳报文放在串口通信线上完成，如果心跳报文能成功发送，则代表主控芯片到副芯片的通信线路是通的，本方案中，主控芯片是主控芯片，负责发送仪表指示及显示信息给副芯片，主控芯片到副芯片的通信线路的畅通状态至关重要；
2、副芯片得电之后，以1HZ频率翻转直连IO口的状态，作为副芯片的心跳，该心跳必须放在IO直连线路上进行，不能放在串口通信线上进行，如果放在串口通信线上进行，副芯片心跳超时无法区分是串口通信出了问题还是副芯片出了问题；
3、副芯片监控主控芯片的心跳，超过5s未收到，则认为主控芯片的心跳丢失，副芯片重启自身的串口通信模块，重启之后，如果可以正常收到主控芯片的心跳，则通信继续，如果仍然接收不到主控芯片的心跳，则将自身的心跳停止；
4、主控芯片打开副芯片的电源后，主控芯片开始监控副芯片的心跳，如果关断了副芯片的电源，则停止超过10s未检测到副芯片心跳的直连IO口的状态变化，则认为副芯片的心跳丢失。
副芯片心跳丢失处理机制：
如果出现了B心跳丢失事件，
(1)主控芯片通过电源控制电路，对副芯片做关断电源，再重新打开电源操作(液晶屏电源不关断，依靠屏幕显示信息滞留特性，对副芯片的快速断电再通电不会对显示界面造成明显影响，对用户体验影响较小)；
(2)重新初始化主控芯片的串口通信模块；
(3)重新进行“双向心跳”中的步骤1至步骤4。
如图1所示，主控芯片流程图展示了主控芯片部分在通信状态的监控及恢复控制中的工作流程，包括双向心跳机制、对副芯片的电源控制；
如图2所示，副芯片流程图展示了副芯片部分在通信状态的监控及恢复控制中的工作流程，包括双向心跳机制；
双向心跳机制的存在，使得主控芯片与副芯片之间在通信线路出现异常或任何一方出现异常时，有补救机会，以及重新建立通信连接。
本发明具有双芯片型7吋屏汽车组合仪表的实施例应用，应用之前，每个月收到3-5起市场反馈的仪表黑屏、卡屏问题故障，经故障件分析，有90％是因为芯片间通信异常所致；应用之后，每个月最多收到1起市场反馈的仪表黑屏、卡屏问题故障，经故障件分析，均不是芯片间通信异常所致。
实施例包含上述硬件设备；
实施例导入上述双向心跳、副芯片心跳丢失事件处理机制；
实施例的概要设计及详细设计评审阶段，对比上述双芯片通信状态的监控及恢复控制流程图，做针对性评审，确保本通信机制的正确引入到项目中；
实施例的测试阶段，由专业测试团队针对芯片间通信线路容错性、异常恢复性做针对性测试；
据实施例的实车验证情况，引入之后未发生因为芯片间通信问题导致的黑屏、卡屏现象。
本专利目前成功应用于一款双芯片型7吋屏汽车组合仪表平台，应用之前，每个月收到3-5起市场反馈的仪表黑屏、卡屏问题故障，经故障件分析，有90％是因为芯片间通信异常所致；应用之后，每个月最多收到1起市场反馈的仪表黑屏、卡屏问题故障，经故障件分析，均不是芯片间通信异常所致。
本实施例的具体实现方案可以参见上述实施例中的相关说明，此处不再赘述。
可以理解的是，上述各实施例中相同或相似部分可以相互参考，在一些实施例中未详细说明的内容可以参见其他实施例中相同或相似的内容。
需要说明的是，在本发明的描述中，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性。此外，在本发明的描述中，除非另有说明，“多个”的含义是指至少两个。
流程图中或在此以其他方式描述的任何过程或方法描述可以被理解为，表示包括一个或更多个用于实现特定逻辑功能或过程的步骤的可执行指令的代码的模块、片段或部分，并且本发明的优选实施方式的范围包括另外的实现，其中可以不按所示出或讨论的顺序，包括根据所涉及的功能按基本同时的方式或按相反的顺序，来执行功能，这应被本发明的实施例所属技术领域的技术人员所理解。
应当理解，本发明的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中，多个步骤或方法可以用存储在存储器中且由合适的指令执行装置执行的软件或固件来实现。例如，如果用硬件来实现，和在另一实施方式中一样，可用本领域公知的下列技术中的任一项或他们的组合来实现：具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路，具有合适的组合逻辑门电路的专用集成电路，可编程门阵列(PGA)，现场可编程门阵列(FPGA)等。
本技术领域的普通技术人员可以理解实现上述实施例方法携带的全部或部分步骤是可以通过程序来指令相关的硬件完成，相应的程序可以存储于一种计算机可读存储介质中，该程序在执行时，包括方法实施例的步骤之一或其组合。
此外，在本发明各个实施例中的各功能单元可以集成在一个处理模块中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时，也可以存储在一个计算机可读取存储介质中。
上述提到的存储介质可以是只读存储器，磁盘或光盘等。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
采用了本发明的实现针对双芯片通信状态进行监控及恢复的方法、装置、处理器及其计算机可读存储介质，有效监控通信主体双方及通信线路状态，有效处理通信异常情况，主芯片可控制副芯片电源通断及通信可恢复并重新建立连接，使得该平台双芯片通信方面变得更加可靠，副芯片负责界面信息显示工作，有效减少了因芯片间通信问题导致的黑屏和卡屏现象。
在此说明书中，本发明已参照其特定的实施例作了描述。但是，很显然仍可以作出各种修改和变换而不背离本发明的精神和范围。因此，说明书和附图应被认为是说明性的而非限制性的。
Claims (9)
1.一种实现针对双芯片通信状态进行监控及恢复的方法，其特征在于，所述的方法包括以下步骤：
主控芯片打开副芯片的电源，通过串口通信线路周期发送心跳RPC报文至副芯片，验证主控芯片至副芯片的通信线路为通畅；
副芯片在IO直连线路上翻转直连IO口的状态，作为副芯片的心跳；
主控芯片监控副芯片的心跳，并处理副芯片心跳丢失；
副芯片监控主控芯片的心跳，并处理主控芯片心跳丢失。
2.根据权利要求1所述的实现针对双芯片通信状态进行监控及恢复的方法，其特征在于，所述的主控芯片监控副芯片的心跳，并处理副芯片心跳丢失的步骤具体包括以下处理过程：
(1-1)主控芯片同步上电，主控芯片控制打开副芯片的电源；
(1-2)主控芯片以1秒为周期发送心跳RPC报文给副芯片；
(1-3)判断是否检测到副芯片的心跳，如果是，则副芯片心跳超时计时器清零，继续步骤(1-2)；否则，副芯片心跳超时计时器累加计时，继续步骤(1-4)；
(1-4)判断副芯片心跳超时后的计时器是否达到10秒，如果是，则继续步骤(1-5)；否则，继续步骤(1-2)；
(1-5)副芯片的心跳丢失，主控芯片进行副芯片心跳丢失处理。
3.根据权利要求2所述的实现针对双芯片通信状态进行监控及恢复的方法，其特征在于，所述的步骤(1-5)具体包括以下步骤：
(1-5.1)记录副芯片心跳丢失事件；
(1-5.2)主控芯片通过电源控制电路，关断副芯片电源，再重新打开电源；
(1-5.3)重新初始化主控芯片的串口通信模块，继续步骤(1-2)。
4.根据权利要求1所述的实现针对双芯片通信状态进行监控及恢复的方法，其特征在于，所述的副芯片监控主控芯片的心跳，并处理主控芯片心跳丢失的步骤具体包括以下处理过程：
(2-1)副芯片得电；
(2-2)副芯片以1HZ频率翻转直连IO口的状态，发出心跳；
(2-3)判断是否检测到主控芯片的心跳，如果是，则主控芯片心跳超时计时器清零，继续步骤(2-2)；否则，主控芯片心跳超时计时器累加计时，继续步骤(2-4)；
(2-4)判断主控芯片心跳超时后的计时器是否达到5秒，如果是，则继续步骤(2-5)；否则，清除副芯片的串口通信模块复位动作已执行标志，继续步骤(2-2)；
(2-5)主控芯片的心跳丢失，副芯片进行主控芯片心跳丢失处理。
5.根据权利要求4所述的实现针对双芯片通信状态进行监控及恢复的方法，其特征在于，所述的步骤(2-5)具体包括以下步骤：
(2-5.1)副芯片重启其串口通信模块；
(2-5.2)判断副芯片的串口通信模块复位动作是否已执行，如果是，则继续步骤(2-5.3)；否则，继续步骤(2-5.4)；
(2-5.3)停止翻转直连IO口的状态，副芯片的心跳主动停止，继续步骤(2-3)；
(2-5.4)执行副芯片的串口通信模块复位动作，并设置已执行复位动作已执行标志，继续步骤(2-2)。
6.根据权利要求1所述的实现针对双芯片通信状态进行监控及恢复的方法，其特征在于，所述的主控芯片和副芯片之间具有双向串口通信线路，副芯片对主控芯片具有单向IO直连线路，主控芯片对副芯片具有单向电源控制线路。
7.一种用于实现双芯片通信状态监控及恢复的装置，其特征在于，所述的装置包括：
处理器，被配置成执行计算机可执行指令；
存储器，存储一个或多个计算机可执行指令，所述的计算机可执行指令被所述的处理器执行时，实现权利要求1至6中任一项所述的实现针对双芯片通信状态进行监控及恢复的方法的各个步骤。
8.一种用于实现双芯片通信状态监控及恢复的处理器，其特征在于，所述的处理器被配置成执行计算机可执行指令，所述的计算机可执行指令被所述的处理器执行时，实现权利要求1至6中任一项所述的实现针对双芯片通信状态进行监控及恢复的方法的各个步骤。
9.一种计算机可读存储介质，其特征在于，其上存储有计算机程序，所述的计算机程序可被处理器执行以实现权利要求1至6中任一项所述的实现针对双芯片通信状态进行监控及恢复的方法的各个步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111142538.2A CN113868086B (zh) | 2021-09-28 | 2021-09-28 | 实现针对双芯片通信状态进行监控及恢复的方法、装置、处理器及其计算机可读存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111142538.2A CN113868086B (zh) | 2021-09-28 | 2021-09-28 | 实现针对双芯片通信状态进行监控及恢复的方法、装置、处理器及其计算机可读存储介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113868086A true CN113868086A (zh) | 2021-12-31 |
| CN113868086B CN113868086B (zh) | 2024-05-28 |
Family
ID=78991866
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111142538.2A Active CN113868086B (zh) | 2021-09-28 | 2021-09-28 | 实现针对双芯片通信状态进行监控及恢复的方法、装置、处理器及其计算机可读存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113868086B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117555278A (zh) * | 2024-01-11 | 2024-02-13 | 国网经济技术研究院有限公司 | 柔直阀控系统中零数据丢失的控制芯片系统及其使用方法 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101465769A (zh) * | 2009-01-16 | 2009-06-24 | 华中科技大学 | 双控制器磁盘阵列的动态故障检测系统 |
| CN201535871U (zh) * | 2009-09-04 | 2010-07-28 | 武汉烽火富华电气有限责任公司 | 基于双核cpu和双板热备的智能合并单元 |
| CN105005220A (zh) * | 2015-06-09 | 2015-10-28 | 上海网车科技有限公司 | 车载仪表集成车联网系统的设计方法 |
| US20160328302A1 (en) * | 2015-05-06 | 2016-11-10 | Thomas D. Bissett | Controlling the operating state of a fault-tolerant computer system |
| CN106444514A (zh) * | 2016-10-21 | 2017-02-22 | 中国运载火箭技术研究院 | 一种基于逻辑帧交互的高可靠双余度动力控制器 |
| CN106850308A (zh) * | 2017-02-27 | 2017-06-13 | 湘电风能有限公司 | 一种双机热备份系统 |
| CN109298981A (zh) * | 2018-09-27 | 2019-02-01 | 郑州云海信息技术有限公司 | 一种pcie双冗余芯片之间的数据同步方法、系统 |
| CN110658799A (zh) * | 2018-06-29 | 2020-01-07 | 苏州欧菲光科技有限公司 | 数字仪表系统的控制方法、数字仪表系统及车辆 |
| CN111767244A (zh) * | 2020-07-10 | 2020-10-13 | 中国船舶重工集团公司第七一六研究所 | 基于国产龙芯平台的双冗余计算机设备 |
| CN113032187A (zh) * | 2021-04-28 | 2021-06-25 | 苏州连世创智科技有限公司 | 一种高速双机热备冗余通讯方法 |
-
2021
- 2021-09-28 CN CN202111142538.2A patent/CN113868086B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101465769A (zh) * | 2009-01-16 | 2009-06-24 | 华中科技大学 | 双控制器磁盘阵列的动态故障检测系统 |
| CN201535871U (zh) * | 2009-09-04 | 2010-07-28 | 武汉烽火富华电气有限责任公司 | 基于双核cpu和双板热备的智能合并单元 |
| US20160328302A1 (en) * | 2015-05-06 | 2016-11-10 | Thomas D. Bissett | Controlling the operating state of a fault-tolerant computer system |
| CN105005220A (zh) * | 2015-06-09 | 2015-10-28 | 上海网车科技有限公司 | 车载仪表集成车联网系统的设计方法 |
| CN106444514A (zh) * | 2016-10-21 | 2017-02-22 | 中国运载火箭技术研究院 | 一种基于逻辑帧交互的高可靠双余度动力控制器 |
| CN106850308A (zh) * | 2017-02-27 | 2017-06-13 | 湘电风能有限公司 | 一种双机热备份系统 |
| CN110658799A (zh) * | 2018-06-29 | 2020-01-07 | 苏州欧菲光科技有限公司 | 数字仪表系统的控制方法、数字仪表系统及车辆 |
| CN109298981A (zh) * | 2018-09-27 | 2019-02-01 | 郑州云海信息技术有限公司 | 一种pcie双冗余芯片之间的数据同步方法、系统 |
| CN111767244A (zh) * | 2020-07-10 | 2020-10-13 | 中国船舶重工集团公司第七一六研究所 | 基于国产龙芯平台的双冗余计算机设备 |
| CN113032187A (zh) * | 2021-04-28 | 2021-06-25 | 苏州连世创智科技有限公司 | 一种高速双机热备冗余通讯方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117555278A (zh) * | 2024-01-11 | 2024-02-13 | 国网经济技术研究院有限公司 | 柔直阀控系统中零数据丢失的控制芯片系统及其使用方法 |
| CN117555278B (zh) * | 2024-01-11 | 2024-03-26 | 国网经济技术研究院有限公司 | 柔直阀控系统中零数据丢失的控制芯片系统及其使用方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113868086B (zh) | 2024-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101782246B1 (ko) | 독립적으로 동작가능한 프로세서들 간에 에러 정보의 제어된 복구를 위한 방법들 및 장치들 | |
| CN110308732B (zh) | 自动驾驶控制器的故障检测方法及自动驾驶控制器 | |
| US8468389B2 (en) | Firmware recovery system and method of baseboard management controller of computing device | |
| CN104050061B (zh) | 一种基于PCIe总线多主控板冗余备份系统 | |
| US9779559B2 (en) | Circuit for monitoring abnormality of ECU | |
| US10649487B2 (en) | Fail-safe clock monitor with fault injection | |
| US8819483B2 (en) | Computing device with redundant, dissimilar operating systems | |
| US20180095806A1 (en) | Technologies for fast boot with adaptive memory pre-training | |
| US20190094902A1 (en) | Semiconductor device and method of controlling semiconductor device | |
| US20060048000A1 (en) | Process management system | |
| CN113868086A (zh) | 实现针对双芯片通信状态进行监控及恢复的方法、装置、处理器及其计算机可读存储介质 | |
| CN114802059A (zh) | 一种液晶仪表系统用车辆故障报警方法及系统 | |
| CN106547667B (zh) | 一种移动终端的故障提示方法及系统 | |
| JP2004362543A (ja) | 安全電源切断システム及びその方法 | |
| CN115904793B (zh) | 一种基于多核异构系统的内存转存方法、系统及芯片 | |
| CN110825547B (zh) | 一种基于smbus的pcie卡异常恢复装置及方法 | |
| CN109753404B (zh) | 控制系统状态监测电路、方法及控制系统中央处理器 | |
| WO2012164418A1 (en) | Facilitating processing in a communications environment using stop signaling | |
| CN108628710A (zh) | 测试控制器、总线系统及测试方法 | |
| CN105676981B (zh) | 一种复位电路、工作方法及复位方法 | |
| WO2007077604A1 (ja) | 情報処理装置及びハングアップ監視方法 | |
| CN113535441A (zh) | 一种嵌入式系统故障诊断装置及方法 | |
| JP2000267948A (ja) | 電子機器及び電子機器の制御方法並びに電子機器の制御用ソフトウェアを記録した記録媒体 | |
| CN112634977A (zh) | 具有除错存储器接口的芯片及其除错方法 | |
| JP2002182951A (ja) | 情報処理装置のメンテナンス方法および情報処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |