CN113852378A - 用于基于adc的信号中的快速检测和自动增益调节的方法 - Google Patents
用于基于adc的信号中的快速检测和自动增益调节的方法 Download PDFInfo
- Publication number
- CN113852378A CN113852378A CN202110689826.3A CN202110689826A CN113852378A CN 113852378 A CN113852378 A CN 113852378A CN 202110689826 A CN202110689826 A CN 202110689826A CN 113852378 A CN113852378 A CN 113852378A
- Authority
- CN
- China
- Prior art keywords
- digital
- data stream
- gain
- filter
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 29
- 238000001514 detection method Methods 0.000 title description 8
- 230000004044 response Effects 0.000 claims abstract description 41
- 230000000873 masking effect Effects 0.000 claims description 49
- 230000008859 change Effects 0.000 claims description 36
- 238000001914 filtration Methods 0.000 claims description 6
- 230000003111 delayed effect Effects 0.000 claims description 3
- 238000011156 evaluation Methods 0.000 claims 2
- 238000006243 chemical reaction Methods 0.000 description 33
- 238000010586 diagram Methods 0.000 description 29
- 239000000872 buffer Substances 0.000 description 14
- 230000009471 action Effects 0.000 description 10
- 238000010801 machine learning Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 9
- 230000001934 delay Effects 0.000 description 7
- 238000012549 training Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000003795 chemical substances by application Substances 0.000 description 4
- 238000005070 sampling Methods 0.000 description 4
- 238000003786 synthesis reaction Methods 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000013528 artificial neural network Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000001537 neural effect Effects 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/001—Digital control of analog signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
- H03M3/478—Means for controlling the correspondence between the range of the input signal and the range of signals the converter can handle; Means for out-of-range indication
- H03M3/488—Means for controlling the correspondence between the range of the input signal and the range of signals the converter can handle; Means for out-of-range indication using automatic control
- H03M3/49—Means for controlling the correspondence between the range of the input signal and the range of signals the converter can handle; Means for out-of-range indication using automatic control in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
- H03M3/462—Details relating to the decimation process
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Analogue/Digital Conversion (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
一种方法可以包括：放大模拟输入信号以生成放大的模拟信号；将放大的模拟信号调制为数字数据流；用第一数字滤波器对数字数据流进行滤波以生成第一滤波后的数据流，并响应于第一滤波后的数据流而选择性地改变放大器的增益。在利用第一数字滤波器对数字数据流进行滤波的同时，利用第二数字滤波器对数字数据流进行滤波，以生成第二滤波后的数据流。响应于第二滤波后的数据流，生成对应于模拟输入信号的输出数字值。还公开了对应的系统和设备。
Description
技术领域
本公开总体上涉及模数转换器(ADC)，并且更具体地涉及具有带自动 增益调节的输入放大器的ADC。
背景技术
许多模数转换器(ADC)可以包括可编程增益放大器(PGA)，以适应 各种模拟输入电压。自动增益控制(AGC)可用于响应于放大器输出信号 而自动改变放大器增益。
图14是常规ADC系统1401的框图。常规ADC系统1401可以用PGA 1403来放大模拟输入信号。具有可调增益1405的∑Δ(sigma-delta)(也 称为Δ∑(delta-sigma))调制器1407可以对放大的输出进行采样以生成反 映模拟输入信号的幅度的数字数据流。可以用滤波器/抽取器(decimator) 1409对数字数据流进行数字滤波和采样。数字滤波器可以是三阶sinc滤波 器和抽取器，过采样率(OSR)为64。可以对滤波器/抽取器1409的输出 求和/累加以生成最终的转换结果。
仍然参考图14，在AGC操作中，可以将模拟输入值施加到比较器1411。 如果模拟输入值超过比较器1411的范围极限，则它可以生成中断信号。响 应于该中断，处理器1413根据预定的指令，可以生成PGA1403的增益值、 调制器增益值1405、以及比较器1411的新的范围值。
常规ADC 1401的缺点可能是功耗。对于一些应用(包括要求低功耗的 应用，例如电池监测)，处理器1413可能消耗过多的电流量。另一个缺点 可能是由模拟比较器引入的噪声量。
图15示出了另一常规ADC系统1501的框图。常规ADC系统1501可 以具有与图14所示的相同的通用转换路径，其包括PGA1503、调制器增 益级1505、∑Δ调制器1507、以及滤波器/抽取器1509。不同于图14，可 以向AGC提供逻辑1515，其可以基于从滤波器/抽取器1509输出的转换结 果来检测幅度变化。逻辑1515可以确定并输入幅度或幅度变化，并且作为 响应，调节用于PGA 1503的增益值以及调制器增益级1505。
常规ADC 1501的缺点可能是模拟输入信号变化与来自滤波器/抽取器 1509的输出之间的延迟。对于一些应用，模拟信号变化与由逻辑1515提供 的增益调节之间的延迟可能太长，而无法满足系统要求。
期望找到某种不遭受常规方法的缺点的提供模数转换的方式。
附图说明
图1是根据实施例的模数转换器(ADC)的框图。
图2是根据另一实施例的ADC的框图。
图3是根据另一实施例的ADC的框图。
图4A至图4D是根据实施例的ADC和对应操作的详细框图。
图5是示出可以被包括在图4A的实施例中的延迟的时序图。
图6A至图6E是示出图4A中所示的ADC的操作的波形。
图7A至图7D是根据实施例的掩蔽电路的框图。
图8是根据实施例的方法的流程图。
图9是根据另一实施例的方法的流程图。
图10是根据另一实施例的方法的流程图。
图11是根据另一实施例的方法的流程图。
图12是根据实施例的系统的框图。
图13是根据另一实施例的系统的图。
图14是常规ADC的框图。
图15是另一常规ADC的框图。
具体实施方式
根据实施例，模数(ADC)可以通过使用可以通过使用快速数字检测 环路(其可以利用数字电路检测模拟输入信号变化)来提供快速的自动增 益控制(AGC)而无需模拟比较器。快速数字检测环路可以与转换路径并 行运行(并比转换路径更快)，该转换路径生成对应于模拟输入信号的最终 数字输出值。
在一些实施例中，快速数字检测环路可以包括滤波器/抽取器，该滤波 器/抽取器比转换路径中的滤波器/抽取器更快地生成输出值(尽管在较低的 分辨率下)。
在一些实施例中，ADC还可以包括掩蔽部分，该掩蔽部分可以掩蔽与 增益变化事件相对应的∑Δ调制器输出流，以抑制可能由增益变化生成的 瞬态(transient)。在一些实施例中，掩蔽部分可以包括存储器元件，该存 储器元件可以输出先前的数字数据流来代替与增益变化事件相对应的数字 数据流。
在一些实施例中，快速数字检测环路可以包括第一sinc滤波器，而转 换路径包括比快速数字检测环路高阶的sinc滤波器。
在下面的各个实施例中，相似的项目由相同的附图标记指代，而前导 数字对应于附图编号。
图1是根据实施例的ADC 100的框图。ADC 100可以包括转换路径102 和AGC环路104。转换路径102可以接收模拟输入信号106并生成代表模 拟输入信号106的数字输出值108。转换路径102可以包括放大器110、∑ Δ调制器112(以下称为“调制器”)、滤波器/抽取器114和结果部分116。 放大器110可以根据增益值118来放大模拟输入信号106。可以将放大的模 拟输入信号提供给调制器112，该调制器可以以采样速率(即，频率Fs) 生成数字值流120。数字值流120可以是单个位或多位。滤波器/抽取器114 可以对数据流120进行数字滤波和下采样。在一些实施例中，滤波器/抽取 器114可以包括sinc型滤波器以滤出较高频率的分量。结果部分116可以 提供最终的数字转换值108。
应当理解，转换路径102可以包括任何其他合适的处理部分，包括但 不限于：模拟滤波器、缓冲器和/或附加的数字滤波器。
AGC环路104可以从调制器112接收数字值流120，并且基于这样的 值，选择性地改变用于放大器110的增益值118。在一些实施例中，AGC 环路104可以以比转换路径102的滤波器/抽取器低的分辨率操作。AGC环 路104可以包括“快速”滤波器/抽取器122和自动增益电路124。“快速” 滤波器/抽取器122可以执行数据流120的数字滤波和下采样，但是与转换路径102的滤波器/抽取器114相比以更快的速率进行。在一些实施例中， 快速滤波器/抽取器122和转换路径的滤波器/抽取器114二者都可以包含 sinc滤波器，但是，AGC环路104的快速滤波器/抽取器122可以是比转换 路径102的滤波器/抽取器114低阶的sinc滤波器。
自动增益电路124可以根据从快速滤波器/抽取器122输出的滤波/下采 样的数据值来确定模拟输入信号106的响应，并根据这种确定，增加、减 少或维持用于放大器110的增益值118。在所示的实施例中，自动增益电路 124可以包括范围比较电路124-0和增益控制电路124-1。范围比较电路 124-0可以从滤波/下采样的数字值确定模拟输入信号106是否在一个或多 个范围内。基于这样的确定，如果有必要，则增益控制电路124-1可以生成适当的增益值。众所周知，这样的操作可以包括：确定模拟输入信号106 是否处于或已经超出范围的下限，并且作为响应，增加增益值；以及确定 模拟输入信号106是否处于或低于该范围的上限，并且作为响应，减小增 益值。
AGC环路104可以以比转换路径102可以到达数字输出值108更快的 速率来进行放大器增益确定。AGC环路104可以不包括任何处理器电路， 并且因此消耗很少的功率。处理器电路可以是响应于一组指令而执行操作 的电路。
图2是根据另一实施例的ADC 200的框图。ADC可以包括转换路径 202和增益调节环路226。转换路径202可以包括如图1所示的项目，包括 调制器222、滤波器/抽取器214和结果部分216，以及类似的项目，并且以 与图1中描述的方式相同的方式操作。与图1不同，转换路径202的放大 器可以是可编程增益放大器(PGA)，并且还可以包括掩蔽电路228。
掩蔽电路(228和/或228’)可以响应于由增益调节环路226提供的掩 蔽指示230来掩蔽从调制器212输出的数据流220的部分。在一些实施例 中，掩蔽电路228可包括一个或多个存储器电路，其可存储数据流220的 运行部分，并且然后响应于有效掩蔽指示230而输出存储的数据流值以代 替当前数据流。然而，掩蔽可以采取任何合适的形式，如将在本文中更详 细描述的。
掩蔽电路(228和/或228’)可以位于转换路径中的各个位置处。如掩 蔽电路228所示，掩蔽电路228可以掩蔽从调制器228输出的数据值。但 是，如掩蔽电路228’所示，在其他实施例中，可以在转换路径的“后端” 处执行掩蔽，在数字处理步骤之后掩蔽数据值，包括但不限于数字滤波和/ 或抽取。
增益调节环路226可以响应于从调制器212输出的数据流220来改变 PGA 220的增益值218。此外，如果增益值218发生变化，则增益调节环路 226可以激活掩蔽指示230。这样的操作可以掩蔽与PGA增益的变化相对 应的数据流220的部分，这可以包括瞬态和其他不期望的影响。增益调节 环路226可以不包括任何处理器电路。
在操作中，ADC 200可以接收模拟输入信号206。转换路径202可以生 成反映模拟输入信号206的输出数字值208。同时，在模拟输入信号206的 幅度上升或下降预定量的情况下，增益调节环路226可以降低或增加增益 值218。当增益值发生这种变化时，增益调节环路226可以激活掩蔽指示 230，从而使掩蔽电路228更改从调制器212输出的数据流。将理解的是， 增益调节环路226可以延迟掩蔽指示230的激活，以建立何时发生数据流 的掩蔽。在一些实施例中，可以由掩蔽电路228确定掩蔽持续时间(例如， 被掩蔽的数据值的数量)。另外或可替代地，可以利用掩蔽指示230来建立 掩蔽持续时间。掩蔽持续时间可以是静态的或动态的(例如，可编程的、 根据增益变化，等等)。
图3是根据另一实施例的ADC 300的框图。在一些实施例中，ADC 300 可以是图1和/或图2所示的实施方式中的一种实施方式。ADC 300可以包 括转换路径302和AGC环路304。转换路径302可以包括PGA 310、抗混 叠滤波器(AAF)332、缓冲器334、调制器增益调节312-0、调制器312、 掩蔽电路328、定标器336、滤波器/抽取器314和结果部分316。PGA 310可以根据如本文所描述的PGA增益值318和等同物来放大模拟输入信号 306。AAF 332可以例如根据ADC 300的采样速率来限制从PGA输出的信 号的带宽。缓冲器334可以对从AAF332输出的所得模拟信号进行缓冲。 调制器增益调节312-0可以根据调制器增益值338来调节AGA332的输出。 在一些实施例中，调制器增益值338可以为调制器312选择输入电容和参考电容的值。调制器312可以对从缓冲器334输出的模拟信号进行采样以 生成数字数据流320。数字数据流320可以是多位或单个位。
掩蔽电路328可以包括存储器328-0和复用器(MUX)328-1。存储器 328-0可以存储预定量的数据流值320。MUX 328-1可以响应于掩蔽指示330 而选择性地连接从调制器312输出的数据流或由存储器328-0存储的值。定 标器336可以根据数字增益值340对从MUX328-1输出的数据流值进行数 字放大。滤波器/抽取器314和结果部分316可以按照与针对图1所描述的 方式相同的方式操作。可以提供下采样和滤波后的数字输出信号308作为 结果。
AGC环路304可以包括快速滤波器/抽取器322、范围比较部分324-0 和增益查找部分324-1。快速滤波器/抽取器322可以以与针对图1描述的 122相同的方式操作。响应于由快速滤波器/抽取器322提供的值，范围比 较部分324-0可以增加、减少(或保持)用于ADC300的增益设置。基于 来自范围比较部分324-0的增加或减少指示，增益查找部分324-1可以生成 PGA增益值318、调制器增益值338、数字增益值340以及掩蔽指示330。 此外，增益查找部分324-1可以为范围比较部分324-0提供新的比较阈值。 在一些实施例中，增益查找部分324-1可以包括一个或多个查找表(LUT)， 以用于快速生成值。AGC环路304可以不包括任何处理器电路。
在操作中，模拟输入信号306可以被放大、滤波和调制以生成数据流 320。数据流320可以被提供给滤波器/抽取器314，滤波器/抽取器314可以 生成ADC转换结果316。同时，AGC环路304可以处理来自调制器312的 数据流320，以确定模拟输入信号306处于范围上限或下限处。
如果模拟输入信号306落在范围极限之上或之下，则范围比较部分 324-0可以发信号通知增益的增加或减小。作为响应，增益查找部分324-1 可以提供新的PGA增益值318，并且如果合适的话，则可以提供新的调制 器增益值338和/或数字增益值340。此外，可以激活掩蔽指示330。
PGA增益值318的改变可以在PGA 318的输出中引起不期望的影响(例 如，瞬态稳定、阶跃响应伪像)。此类不期望的效应可以由调制器312采样 并反映在所得数据流320中。掩蔽指示330的激活可以被定时以与数据流 320的该部分一致。因此，虽然这样的可能不期望的值从调制器312输出， 但是MUX 328-1可以输出存储在存储器328-0中的值。一旦已经过了PGA 过渡周期(即，增益变化的不利影响不被预期)，则可以停用掩蔽指示330， 并且MUX 328-1可以返回以提供由调制器312输出的数据流320。
图4A至图4D是根据另一实施例的ADC 400的框图。ADC 400可以 是图1至图3中所示的任何实施方式。ADC 400可以包括转换路径402和 AGC环路404。转换路径402可以具有与图3相同的项目，包括PGA 410、 AAF 432、缓冲器434、调制器增益调节器412-0、调制器412、掩蔽电路 428、定标器436、滤波器/抽取器414-0/1、以及结果部分416。这些项目可 以以与图3中的对应项目相同或等同的方式进行操作。
图4A与图3的不同之处可以在于，AAF 432可以具有开关元件sw1 至sw4。将参考图4B-0至4B-2更详细地描述用于AAF 432的开关元件的 操作。调制器412可以是十六位∑Δ调制器，其可以将转换值输出为四位 值的流。将参考图4C描述掩蔽电路428、定标器436和抽取器414-0的操 作。可以将来自滤波器/抽取器414-0/1的输出提供给有限冲激响应(FIR) 滤波器444，以得到32位结果。32位累加器446可以累加样本，这可以进 一步平滑和输出结果和/或减少噪声的影响。AGC环路404可以包括滤波器 /抽取器422、范围比较部分424-0和增益查找部分424-1。
ADC 400可以包括各种延迟450-0至450-2。可以将延迟(450-0至450-2) 设置为用PGA增益变化事件为它们对应的电路部分计时。也就是说，PGA 增益变化可能引起不良影响，例如瞬态。延迟450-0可能引起AAF 432内 的开关设置和调制器增益412-0刚好在PGA增益变化影响PGA 410的输出 之前或之时。将进一步参考图4C描述延迟450-0/1的影响。
图4B-0至图4B-2是示出根据实施例的AAF 432的各种配置的图的序 列。图4B-0至4B-2示出了ADC 400’的一部分，包括PGA 410、AAF 432、 缓冲器434和延迟450-0。
图4B-0示出了AAF 432，而PGA增益418保持恒定。在AAF 432内， 开关元件sw1可以被闭合，同时sw2和sw3断开，从而将PGA 410的输出 施加到模拟滤波器元件432-0。
图4B-1示出了在PGA增益变化418’期间的AAF 432。开关控制信号 可以使AAF 432内的开关元件sw1断开，而开关元件sw2可以闭合，从而 绕过滤波电阻器。这样的布置可以使模拟信号能够更快地稳定。
图4B-2示出了在输入信号源改变406’期间的AAF 432。当使用ADC 处理不同信号时，可能会引起输入信号源变化406’。在AAF 432内，开关 元件sw3可以闭合(同时开关元件sw1和sw2断开)，从而绕开所有滤波器 元件。这种布置可以使模拟信号能够非常快地从先前的信号(即，S1)电 平切换到新的输入信号(即，S2)电平。
图4C示出了ADC 400’的一部分，其包括掩蔽电路、定标器436和滤 波器/抽取器414-0/1。掩蔽电路428可以包括循环缓冲器428-0，其存储从 调制器412输出的设定量的4位(x4)值。循环缓冲器428-0的大小可以是 静态的或可以是可编程的。虽然经由MUX 428-1输出了来自循环缓冲器 428-0的已存储数据流值，但循环缓冲器428-0可以不存储任何新数据。这 样，通过循环缓冲器428-0和MUX 428-1的操作，可以将来自调制器的数 据流(其可能被损坏)从滤波器/抽取器414-0/1断开。可以通过延迟450-1 (delay_Y)来建立这种操作的持续时间。掩蔽电路可以采用任何合适的形 式。参照图7A至图7D描述其他可能的掩蔽电路的示例。
仍然参考图4C，定标器436可以基于数字增益值440实现可以从0：9 变化的数字增益(即，左移)，并提供13位的输出值。滤波器/抽取器414-0/1 可以包括：第一级414-0，该第一级414-0具有过采样率(OSR)为64的三 阶sinc(sinc3)滤波器；以及第二级414-1，该第二级414-1具有sinc3滤 波器且OSR为6。滤波器抽取器414-0/1可以提供32位值。延迟450-1可以控制相对于PGA增益变化循环缓冲器428-0激活(即，输出所存储的数 据值流)多长时间。延迟器450-2可以控制定标器436何时增加数字增益值。
图4D更详细地示出了AGC环路404。AGC 404可以包括滤波器/抽取 器422、范围比较部分424-0和增益查找部分424-1。滤波器/抽取器422可 以包括一阶(sinc1)滤波器422，并且具有16-32的OSR。在实施例中，示 出了滤波器抽取器422可以提供8-10位的输出值。注意，滤波器/抽取器422 可比转换路径402的滤波器/抽取器414-0/1更快地得到值，从而使AGC环 路404能够比转换路径402更快地响应调制器数据流420。范围比较部分 424-0可以生成范围增加或减少指示。在增益查找部分424-1内，逻辑452 可以基于增加/减少指示来生成查找值。LUT可以输出PGA增益值418以 及其他对应的ADC配置值(例如，滤波器控制442、调制器增益438、缓 冲器控制448、MUX控制450和数字增益440)。AGC环路404可以不包括任何处理器电路。
图5是时序图，示出了类似于图4A至图4D的ADC的ADC中的操作 的一个示例。图5包括以下波形：“FS”可以是采样时钟，其可以指示由调 制器生成∑Δ转换的频率；当AGC环路发起PGA增益变化时，“AGC决 策”可以转换为高；“数据流掩码”可以转换为高以掩蔽调制器数据流，以 防止出现不期望的伪像(例如，当前数据流被先前存储的数据流替换)； “SW1/SW2”可以转换为AAF中的旁路电阻器；在预定延迟(例如，delay_Z) 之后，“数字增益”可以转换为高以更改定标器中的数字增益。
在一些实施例中，“SW1/SW2”和“数据流掩码”的持续时间可以通过 延迟值(例如，delay_Y和delay_X)来控制。各种延迟值(delay_X、delay_Y 和delay_Z)可以是可编程的。
图6A至图6E是时序图，示出了类似于图4A至4D所示的ADC的ADC 的仿真结果。
图6A示出了提供给PGA(410)的测试模拟输入信号(例如406)。
图6B示出了从调制器(412)输出的对应的采样数据流(例如420) 的表示。
图6C示出了由“快速”滤波器/抽取器(422)生成的值的表示。尽管 此类值可能不具有较高阶滤波器/抽取器(414-0/1)的分辨率，但此类值足 以确定所需的增益变化。
图6D示出了响应于测试模拟信号而由AGC环路(404)针对PGA(410) 生成的增益变化(例如418)。
图6E示出了由转换路径(402)生成的数字输出值的表示。
如本文所述的AGC环路(例如404)可以用数字电路提供对模拟输入 信号的变化的快速检测。因此，可以以低功率实现自动增益调节。此外， 快速滤波器/抽取器可提供快速响应且噪声低。
本文所述的掩蔽电路(例如428)可通过防止缓慢的瞬态响应传播通过 ADC转换路径而实现对ADC转换路径中的增益的动态调节，而数据输出 几乎没有或没有损坏。
图7A至图7C是示出可以包括在实施例中的其他掩蔽电路的图。
图7A示出ADC 700A的一部分，其中掩蔽电路728A可包括数据MUX 728-1、延迟级728-2和内插电路728-3。当对应的斩波电路处于非活动状态 的同时，数据MUX 728-1输出在输入“0”处接收的数据流。同时，内插 电路728-3可以生成由当前数据流生成的以及由延迟级728-2存储的内插数 据值的流。当对应的斩波电路处于活动状态时，数据MUX 728-1可以输出 内插的数据流值。在一些实施例中，用于延迟级728-2的延迟值是可编程的 和/或可以动态地(on-the-fly)改变。
图7B示出了ADC 700B的一部分，其中掩蔽电路728B可以包括数据 MUX 728-1、第一延迟元件728-4和第二延迟元件728-5。延迟元件728-5 可具有与728-4相同的延迟。然而，在替代实施例中，这样的延迟可以是不 同的。当对应的斩波电路处于非活动状态的同时，数据MUX 728-1输出在 输入“0”处接收的数据流，该数据流被第一延迟元件728-4延迟。当对应 的斩波电路处于活动状态时，数据MUX 728-1可以输出在输入“1”处接 收的数据流，该数据流被第二延迟元件728-5延迟。在一些实施例中，第二 延迟元件728-5和/或728-4的延迟值可以是可编程的和/或可以动态地改变。
图7C示出ADC 700C的一部分，其中掩蔽电路728C可包括合成电路 728-6。合成电路728-6可以响应于增益变化事件而不是从调制器712输出 的数据值来合成数据流值。在不存在增益变化事件的情况下，合成电路 728-6可以从调制器712输出数据流。在一些实施例中，可以用增益变化数 据来生成合成的数据流值。增益变化数据可以包括以下任意一项：增益变 化之前的增益，增益变化之后的增益，增益变化之前的输入信号电平、或 增益变化之后的输入信号电平。在一些实施例中，合成电路728-6可以包括 查找表等，以响应于从调制器712输出的数据流值和/或增益变化数据来生 成合成数据流值。
图7D示出了ADC 700D的一部分，其中掩蔽电路728D可以包括机器 学习(ML)引擎728-7和MUX 728-1。ML引擎728-7可以包括机器学习 推理引擎，该机器学习推理引擎被训练为根据数据流值生成掩蔽(例如， 校正的)数据流值，该数据流值包括不期望的影响，例如由增益变化引起 的影响。在一些实施例中，ML引擎728-7还可以接收增益变化数据作为输 入值。在没有增益变化事件的情况下，数据MUX 728-1输出在输入“0” 处接收到的数据流(即，调制器712的输出)。在增益变化事件的情况下， 数据MUX 728-1可以从ML引擎728-7输出数据流值。
ML引擎728-7可以采用任何合适的形式。图7D示出了可以被包括在 实施例中的ML引擎728-7'的一个示例。在训练配置中示出了ML引擎728-7'。 当被训练时，ML引擎728-7'可以包括编码器728-7a、潜在空间728-7b、解 码器728-7c和训练代理728-7d。从经历增益变化(数据流(训练))的放大 器输出的数据流值可以被施加到编码器728-7a，编码器728-7a可以将这些 值编码到潜在空间728-7b中。潜在空间值728-b可以由解码器728-7c解码以生成推断的数据流值。训练代理728-7d可以将推断的数据流值与期望的 数据流值进行比较(例如，没有不期望的错误/伪像的放大器响应)。基于这 样的比较，训练代理728-7d可以修改编码器728-7a和/或解码器728-7c。 在一些实施例中，编码器728-7a和/或解码器728-7c可以包括人工神经网络， 其中，神经权重由训练代理728-7d调节。
虽然图1至图7D的实施例示出了各种ADC和对应的方法，但现在将 描述附加方法。
图8是根据实施例的方法860的流程图。方法860可以包括在PGA输 入860-0处接收模拟输入信号。PGA的输出可以经∑Δ转换成数字流860-2。 这样的动作可以包括任何适当的转换操作，并且可以引起以采样速率的输 出数据流。数据流可以是多位的，或者可以和一位数据流一样小。可以用 “快速”数字滤波器860-4对数据流进行滤波。这样的动作可以包括任何合 适的数字滤波器，并且在一些实施例中可以包括sinc型滤波器。响应于快 速数字滤波器的输出，可以选择性地调节860-6的PGA的增益。因此，对 于一些滤波器输出值，可以增加或减少或不改变增益。
仍然参考图8，在用快速数字滤波器对数据流进行滤波的同时，可以用 “慢速”数字滤波器860-8对相同的数据流进行滤波。慢速数字滤波器可以 以比快速数字滤波器(860-6的)慢地生成滤波结果。在一些实施例中，慢 速数字滤波器可以提供比快速数字滤波器高的分辨率结果。可以根据慢速 数字滤波器860-10的输出来生成与模拟信号相对应的数字值。
图9是根据另一实施例的方法960的流程图。方法960可以包括在PGA 输入960-0处接收模拟信号。PGA的输出可以经∑Δ转换为数字流960-2。 这样的动作可以包括针对860-2及其等同物所描述的任何动作。可以响应于 数字流960-4，用数字控制环路来动态地调节PGA增益。数字控制环路可 以只包含数字电路。
响应于PGA增益调节，数字流可以被掩蔽960-6。这样的动作可以包 括在增益变化期间替换或更改由∑Δ调制器生成的数字流。这可以包括增 益变化之前和/或之后的数据流的部分。替换数据流可以包括使用替换数据 流值代替在增益变化期间生成的那些数据流值。替换数据流值可以包括先 前存储的值。先前存储的值可以是紧接在增益变化之前的数据流值。改变 数据流可以包括对数据流值执行算术或逻辑运算。作为许多可能示例中的两个，可以将与增益变化相对应的数据流值与先前的数据流值进行平均和/ 或相对于其他数据流值(例如先前存储的数据流值)进行内插运算。
可以从包括数字流960-8的掩蔽部分的数字流中生成与模拟信号相对 应的数字值。
图10是根据另一实施例的方法1060的流程图。方法1060可以包括在 PGA输入1060-0处接收模拟信号。可以用模拟滤波器对PGA的输出进行 滤波1060-2。在一些实施例中，模拟滤波器可以包括AAF。可以将模拟滤 波器的输出∑Δ转换为数字流1060-4。这样的动作可以包括针对860-2及 其等同物描述的任何动作。可以响应于数字流，利用数字控制环路来动态 地调节PGA增益1060-6。
可以响应于PGA增益调节来重新配置模拟滤波器元件1060-8。这样的 动作可以包括激活模拟滤波器内的开关或等同物。在一些实施例中，这样 的动作可以包括绕过全部或部分输入电阻以实现模拟信号更快的稳定。
可以从数字流生成与模拟信号相对应的数字值1060-10。
图11是根据另一实施例的方法1160的流程图。方法1160可以包括在 PGA输入处接收模拟信号1160-0。可以用AAF 1160-2对PGA的输出进行 滤波。来自AAF的模拟信号可以经∑Δ转换为数字流1160-4。这样的动作 可以包括针对860-2及其等同物描述的任何动作。可以用低阶sinc滤波器 对数字流进行滤波1160-6。可以将数字流与一个或多个范围值进行比较 1160-8。这种动作可以指示是否应更改转换路径的PGA增益设置。
如果更改了PGA增益(来自1160-10的“是”)，则可以调节调制器增 益1160-12。在一些实施例中，这样的动作可以包括改变到∑Δ转换器的一 个或多个输入电容。可以针对一段预定的延迟(延迟1)绕过AAF滤波器 的滤波器元件1160-14。可以针对预定的延迟(延迟2)将数字流掩蔽1160-16。 这样的动作可以包括本文描述的任何数字流掩蔽方法或等同物。在预定的 延迟(延迟3)之后，可以调节数字增益1160-18。各种延迟(延迟1、2、 3)可以是可编程的，可以彼此不同，或者可以相同。
可以将数字增益应用于数字流1160-20。这样的动作可以包括用定标器 电路等处理数据流。可以用较高阶的sinc滤波器对数字流进行滤波1160-22。 这样的动作可以包括使用具有较高阶的sinc滤波器(与较低阶sinc滤波器 相比)。可以根据从较高阶sinc滤波器1160-24输出的数字流来生成与模拟 信号相对应的数字值。
尽管实施例可以包括ADC电路、ADC系统和ADC方法，但是实施例 也可以包括其他系统。
图12是根据实施例的电池监测系统1270的框图。系统1270可以包括 电池1272、控制单元1274、电流采样器1280和ADC系统1200。功率1276 可以从电池1272提供(即，电池正在放电)和/或被提供给电池1272(即， 电池正在充电)。电池1272可包括一个或多个温度传感器1278。
ADC系统1200可以采用本文所述的任何ADC系统或等同物的形式， 并且可以提供具有快速、低功耗、低噪声的自动增益控制的准确转换。在 所示的实施例中，ADC系统1200可以生成与由电流采样器1280提供的模 拟信号相对应的数字值。另外或可替代地，ADC1200可以生成与来自温度 传感器1278的模拟温度读数以及电池1272的电压读数(例如，端子电压) 相对应的数字值。在一些实施例中，ADC 1200可以包括输入MUX 1282， 以用于将不同的模拟输入信号选择性地连接到ADC 1200。
由ADC系统1200生成的数字值可以通过总线系统1278传输到控制单 元1274。要注意的是，尽管控制单元1274可以具有处理器等，但是ADC 1200 不使用这种处理器进行模数转换。
图13是根据实施例的汽车系统1380的图。系统1380可以包括电池 1372和智能电池传感器1382。智能电池传感器1382可以包括ADC系统 1300。ADC系统1300可以采用本文所述任何ADC系统或等同物的形式， 并且可以生成与电池1372的操作的相对应的数字信号，包括但不限于端子 电压、充电电流和/或放电电流。
应当理解，在整个说明书中对“一个实施例”或“实施例”的引用是 指结合该实施例描述的特定特征、结构或特性被包括在本发明的至少一个 实施例中。因此，应当强调并且应当理解，在本说明书的各个部分中对“一 个实施例”或“实施例”或“替代实施例”的两次或更多次引用不一定全 部是指同一实施例。此外，可以在本发明的一个或多个实施例中适当地组 合特定的特征、结构或特性。
类似地，应当理解，在本发明的示例性实施例的以上描述中，有时将 本发明的各种特征组合在单个实施例、附图或其描述中，以简化本公开， 以帮助理解各个发明方面中的一个或多个。然而，本公开的方法不应被解 释为反映以下意图：权利要求需要比每个权利要求中明确记载的特征更多 的特征。而是，发明方面在于少于单个前述公开的实施例的所有特征。因 此，详细描述之后的权利要求特此明确地并入该详细描述中，其中每个权 利要求独立地作为本发明的单独实施例。
Claims (20)
1.一种方法，包括：
通过放大器的操作，放大模拟输入信号以生成放大的模拟信号；
通过∑Δ调制器的操作，将所述放大的模拟信号调制为数字数据流；
通过数字增益控制环路的操作，
用第一数字滤波器对所述数字数据流进行滤波，以生成第一滤波后的数据流，以及
响应于所述第一滤波后的数据流，选择性地改变所述放大器的增益；
在所述数字数据流被用所述第一数字滤波器进行滤波的同时，
用第二数字滤波器对所述数字数据流进行滤波，以生成第二滤波后的数据流，以及
响应于所述第二滤波后的数据流，生成与所述模拟输入信号相对应的输出数字值。
2.根据权利要求1所述的方法，其中：
所述第一数字滤波器包括第一sinc滤波器；以及
所述第二数字滤波器包括比所述第一sinc滤波器高阶的第二sinc滤波器。
3.根据权利要求2所述的方法，其中：
选择性地改变所述放大器的增益包括：
从所述第一滤波后的数据流中确定幅度，以及
如果所述幅度超过预定范围，则改变所述放大器的增益。
4.根据权利要求1所述的方法，还包括：
响应于改变所述放大器的增益，改变所述∑Δ调制器的增益。
5.根据权利要求1所述的方法，还包括：
响应于改变所述放大器的增益，掩蔽所述第二滤波后的数据流的与增益的变化相对应的部分。
6.根据权利要求5所述的方法，其中：
掩蔽所述第二滤波后的数据流的部分，包括在增益的变化之前重复所述第二数据流的部分。
7.根据权利要求1所述的方法，还包括：
用抗混叠滤波器(AAF)对所述放大器的输出进行滤波；以及
响应于改变所述放大器的增益，更改所述AAF的配置。
8.一种模数转换器(ADC)，包括：
放大器，其被耦合以接收模拟输入信号；
∑Δ调制器，其被耦合到所述放大器的输出，被配置为响应于来自所述放大器的模拟输出而生成数字数据流；
数字增益控制环路，其被耦合到所述∑Δ调制器的输出，包括：
第一数字滤波器，其被耦合以从所述∑Δ调制器接收所述数字数据流，以及
增益控制电路，其被配置为响应于所述第一数字滤波器的输出而改变所述放大器的增益；
第二数字滤波器，其被耦合以接收所述数字数据流；以及
结果部分，其被配置为根据所述第二数字滤波器的输出生成与所述模拟输入信号相对应的数字值；其中
所述第一数字滤波器比所述第二数字滤波器更快地对所述数字数据流进行滤波。
9.根据权利要求8所述的ADC，还包括：
数据掩蔽部分，其被配置为掩蔽所述数字数据流中的与所述放大器的增益的变化相对应的部分。
10.根据权利要求9所述的ADC，其中：
所述数据掩蔽部分包括：
存储器电路，其被配置为接收和延迟所述数字数据流，以及
复用器，其被配置为选择性地切换所述数字数据流或从所述存储器电路输出的延迟的数字数据流，作为所述第二数字滤波器的输入。
11.根据权利要求8所述的ADC，还包括：
抗混叠滤波器(AAF)，其被耦合在所述放大器的输出与所述∑Δ调制器的输入之间，所述AAF被配置为响应于所述放大器的增益的变化而改变模拟滤波器元件配置。
12.根据权利要求8所述的ADC，还包括：
定标器电路，其被配置为用数字增益值对所述数字数据流进行数字放大，所述定标器电路被配置为：响应于所述放大器的增益的变化而选择性地改变所述数字增益值。
13.根据权利要求8所述的ADC，其中：
所述第一数字滤波器包括第一sinc滤波器；以及
所述第二数字滤波器包括比第一sinc滤波器高阶的第二sinc滤波器。
14.根据权利要求8所述的ADC，其中：
所述数字增益控制环路包括查找表，所述查找表被配置为至少输出用于所述放大器的增益值。
15.一种系统，包括：
模数转换器(ADC)，其被配置为生成与至少一个模拟输入信号的样本相对应的数字输出信号，所述ADC包括：
放大器，其被耦合以接收所述至少一个模拟输入信号；
∑Δ调制器，其被配置为响应于所述放大器的模拟输出而生成数字数据流；
数字控制环路，其被配置为响应于所述数字数据流而自动调节所述放大器的增益，所述数字控制环路包括：
第一数字滤波器，其被耦合以接收所述数字数据流，以及
增益控制电路，其被配置为响应于所述第一数字滤波器的输出而向所述放大器提供增益值；
评估部分，其被配置为根据所述数字数据流来生成所述数字输出信号，所述评估部分包括第二数字滤波器，所述第二数字滤波器被耦合以接收所述数字数据流；其中，
所述第一数字滤波器比所述第二数字滤波器更快地对所述数字数据流进行滤波。
16.根据权利要求15所述的系统，其中：
所述ADC还包括数据掩蔽部分，所述数据掩蔽部分被耦合在∑Δ转换器与所述第二数字滤波器之间，所述数据掩蔽部分被配置为掩蔽所述数字数据流中与所述放大器的增益变化相对应的部分。
17.根据权利要求15所述的系统，其中：
所述ADC还包括被耦合在所述放大器的输出与所述∑Δ调制器的输入之间的抗混叠滤波器(AAF)，所述AAF被配置为响应于所述放大器的增益的变化而改变模拟滤波器元件配置。
18.根据权利要求15所述的系统，还包括：
输入复用器(MUX)，其被配置为将不同的模拟输入信号选择性地连接到所述放大器的输入。
19.根据权利要求15所述的系统，还包括：
至少一个电池传感器，其被耦合到电池并且被配置为生成所述至少一个模拟输入信号。
20.根据权利要求19所述的系统，还包括：
至少一个汽车控制系统，其被耦合以从所述ADC接收数字输出信号。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US16/912,994 | 2020-06-26 | ||
| US16/912,994 US10848170B1 (en) | 2020-06-26 | 2020-06-26 | Method for fast detection and automatic gain adjustment in ADC based signal |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113852378A true CN113852378A (zh) | 2021-12-28 |
Family
ID=73462088
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110689826.3A Pending CN113852378A (zh) | 2020-06-26 | 2021-06-22 | 用于基于adc的信号中的快速检测和自动增益调节的方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US10848170B1 (zh) |
| JP (1) | JP2022008257A (zh) |
| CN (1) | CN113852378A (zh) |
| DE (1) | DE102021116136A1 (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11437961B2 (en) * | 2020-06-26 | 2022-09-06 | Cypress Semiconductor Corporation | Programmable chopping architecture to reduce offset in an analog front end |
| US11600280B2 (en) * | 2020-09-29 | 2023-03-07 | Cirrus Logic, Inc. | Analog-to-digital converter and method |
| WO2022202772A1 (ja) * | 2021-03-24 | 2022-09-29 | ヌヴォトンテクノロジージャパン株式会社 | アナログデジタル変換回路 |
| WO2023209333A1 (en) * | 2022-04-28 | 2023-11-02 | Cirrus Logic International Semiconductor Limited | Circuitry for and methods of gain control |
| EP4310522A1 (en) * | 2022-07-19 | 2024-01-24 | Hitachi Energy Ltd | A method and a fault locator system for determining a location of a fault in a transmission line |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5995033A (en) * | 1998-02-02 | 1999-11-30 | Motorola Inc. | Signal conditioning circuit including a combined ADC/DAC, sensor system, and method therefor |
| US7199739B2 (en) * | 2005-06-15 | 2007-04-03 | Sigmatel, Inc. | Programmable sample rate analog to digital converter and method for use therewith |
| US8611751B2 (en) * | 2009-02-26 | 2013-12-17 | Alcatel Lucent | System, apparatus and method for communicating data via polarization multiplexing |
| US7924194B2 (en) * | 2009-08-27 | 2011-04-12 | Texas Instruments Incorporated | Use of three phase clock in sigma delta modulator to mitigate the quantization noise folding |
| US8305246B2 (en) * | 2009-11-05 | 2012-11-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Amplifier with digital input and digital PWM control loop |
| US8644427B2 (en) * | 2011-08-10 | 2014-02-04 | Sigear Europe Sarl | Radio frequency receiver with dual band reception and dual ADC |
| US9025963B2 (en) * | 2012-03-29 | 2015-05-05 | Juniper Networks, Inc. | Processing data in a coherent optical communication system |
| US9473082B2 (en) * | 2014-10-02 | 2016-10-18 | Entropic Communications, Llc | Dynamic bias control |
| US9608661B2 (en) * | 2014-11-06 | 2017-03-28 | GM Global Technology Operations LLC | Software programmable cellular radio architecture for wide bandwidth radio systems including telematics and infotainment systems |
| US9762255B1 (en) * | 2016-09-19 | 2017-09-12 | Cirrus Logic, Inc. | Reconfiguring paths in a multiple path analog-to-digital converter |
| US9780800B1 (en) * | 2016-09-19 | 2017-10-03 | Cirrus Logic, Inc. | Matching paths in a multiple path analog-to-digital converter |
-
2020
- 2020-06-26 US US16/912,994 patent/US10848170B1/en active Active
- 2020-10-16 US US17/072,697 patent/US11251805B2/en active Active
-
2021
- 2021-06-22 DE DE102021116136.3A patent/DE102021116136A1/de active Pending
- 2021-06-22 CN CN202110689826.3A patent/CN113852378A/zh active Pending
- 2021-06-25 JP JP2021105596A patent/JP2022008257A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US10848170B1 (en) | 2020-11-24 |
| DE102021116136A1 (de) | 2021-12-30 |
| JP2022008257A (ja) | 2022-01-13 |
| US20210409034A1 (en) | 2021-12-30 |
| US11251805B2 (en) | 2022-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113852378A (zh) | 用于基于adc的信号中的快速检测和自动增益调节的方法 | |
| JP5050210B2 (ja) | 自動利得制御回路、そのような回路を具備したシステム、及び自動利得制御方法 | |
| EP1805898B1 (en) | Analog signal sampling system and method having reduced average input current | |
| US6191715B1 (en) | System for calibration of a digital-to-analog converter | |
| JP2007074714A (ja) | デルタシグマａｄｃ | |
| EP1894302A2 (en) | Rapid response current measurement system and method | |
| US11251807B1 (en) | Wide bandwidth ADC with inherent anti-aliasing and high DC precision | |
| US6111529A (en) | Accurate gain calibration of analog to digital converters | |
| US6278750B1 (en) | Fully integrated architecture for improved sigma-delta modulator with automatic gain controller | |
| US4843390A (en) | Oversampled A/D converter having digital error correction | |
| US11770109B2 (en) | Programmable chopping architecture to reduce offset in an analog front end | |
| JPH0818457A (ja) | Ａｇｃ機能付きデルタシグマ型ａ／ｄ変換器 | |
| JP2003332911A5 (zh) | ||
| EP4068802A1 (en) | System and method for fast mode change of a digital microphone using digital cross-talk compensation | |
| KR101923829B1 (ko) | 센서의 신호를 읽어 출력하는 반도체 장치 | |
| US11533061B2 (en) | Circuitry including at least a delta-sigma modulator and a sample-and-hold element | |
| US6680680B1 (en) | Process and device for converting an analog signal into a digital signal with automatic gain control | |
| US5418533A (en) | Method and circuit for conditioning a signal for use in systems having analog-to-digital converter circuits | |
| JP2012225763A (ja) | 赤外線検出装置 | |
| US9735795B2 (en) | Analog-to-digital converter arrangement | |
| CN118435066A (zh) | 以优化的采样率检测线路电流的装置和方法 | |
| US10476483B2 (en) | Decimation filter | |
| US6480041B1 (en) | Techniques for implementing a rough buffer for charging a sampling capacitor | |
| JP2874218B2 (ja) | Ａ−ｄコンバータ | |
| US7047148B1 (en) | Indirect techniques for measuring 1/f noise |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |