CN113851584A - 半导体结构的制备方法及半导体结构 - Google Patents
半导体结构的制备方法及半导体结构 Download PDFInfo
- Publication number
- CN113851584A CN113851584A CN202111171638.8A CN202111171638A CN113851584A CN 113851584 A CN113851584 A CN 113851584A CN 202111171638 A CN202111171638 A CN 202111171638A CN 113851584 A CN113851584 A CN 113851584A
- Authority
- CN
- China
- Prior art keywords
- source gas
- semiconductor substrate
- layer
- filling
- germanium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 158
- 238000002360 preparation method Methods 0.000 title abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 112
- 229910052732 germanium Inorganic materials 0.000 claims abstract description 75
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims abstract description 74
- 239000004020 conductor Substances 0.000 claims abstract description 51
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 48
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 48
- 239000010703 silicon Substances 0.000 claims abstract description 48
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 23
- 229910052796 boron Inorganic materials 0.000 claims abstract description 23
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 20
- 238000000151 deposition Methods 0.000 claims abstract description 7
- 239000007789 gas Substances 0.000 claims description 154
- 238000000034 method Methods 0.000 claims description 52
- 239000003990 capacitor Substances 0.000 claims description 41
- 239000012535 impurity Substances 0.000 claims description 23
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 12
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 12
- 238000004140 cleaning Methods 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 229920005591 polysilicon Polymers 0.000 claims description 9
- 229910052757 nitrogen Inorganic materials 0.000 claims description 6
- 239000012670 alkaline solution Substances 0.000 claims description 5
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 5
- 239000003960 organic solvent Substances 0.000 claims description 5
- 239000001301 oxygen Substances 0.000 claims description 5
- 229910052760 oxygen Inorganic materials 0.000 claims description 5
- 239000000243 solution Substances 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 239000000203 mixture Substances 0.000 claims description 4
- 239000003921 oil Substances 0.000 claims description 4
- 238000010926 purge Methods 0.000 claims description 4
- 238000005406 washing Methods 0.000 claims description 4
- 229910007264 Si2H6 Inorganic materials 0.000 claims description 3
- 230000002378 acidificating effect Effects 0.000 claims description 3
- 238000001035 drying Methods 0.000 claims description 3
- 239000002253 acid Substances 0.000 claims description 2
- 229910052986 germanium hydride Inorganic materials 0.000 claims description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 abstract description 8
- 239000010410 layer Substances 0.000 description 141
- 230000008569 process Effects 0.000 description 23
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 12
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 9
- 229910000041 hydrogen chloride Inorganic materials 0.000 description 8
- IXCSERBJSXMMFS-UHFFFAOYSA-N hydrogen chloride Substances Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 description 8
- 239000003929 acidic solution Substances 0.000 description 5
- 239000013078 crystal Substances 0.000 description 5
- 238000005137 deposition process Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- YXFVVABEGXRONW-UHFFFAOYSA-N Toluene Chemical compound CC1=CC=CC=C1 YXFVVABEGXRONW-UHFFFAOYSA-N 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005429 filling process Methods 0.000 description 3
- 239000002346 layers by function Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 239000006227 byproduct Substances 0.000 description 2
- 239000008367 deionised water Substances 0.000 description 2
- 229910021641 deionized water Inorganic materials 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- -1 titanium nitride Chemical compound 0.000 description 2
- 229910017107 AlOx Inorganic materials 0.000 description 1
- NLXLAEXVIDQMFP-UHFFFAOYSA-N Ammonium chloride Substances [NH4+].[Cl-] NLXLAEXVIDQMFP-UHFFFAOYSA-N 0.000 description 1
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- 229910015844 BCl3 Inorganic materials 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 229910019897 RuOx Inorganic materials 0.000 description 1
- 229910018316 SbOx Inorganic materials 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910003134 ZrOx Inorganic materials 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 235000011114 ammonium hydroxide Nutrition 0.000 description 1
- 238000009835 boiling Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 150000002484 inorganic compounds Chemical class 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 1
- 229910021334 nickel silicide Inorganic materials 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000005416 organic matter Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000008092 positive effect Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- CDBYLPFSWZWCQE-UHFFFAOYSA-L sodium carbonate Substances [Na+].[Na+].[O-]C([O-])=O CDBYLPFSWZWCQE-UHFFFAOYSA-L 0.000 description 1
- 229910000029 sodium carbonate Inorganic materials 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/485—Bit line contacts
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
本公开实施例提供了提供一种半导体结构的制备方法及半导体结构。其中，该半导体结构的制备方法包括：提供半导体基底，半导体基底上形成有沟槽；通入第一锗源气体或第一锗源气体与第一硅源气体的混合气体，在沟槽表面形成填充层；通入硼源气体、第二锗源气体和第二硅源气体，形成掺杂多晶硅，并沉积于形成有填充层的沟槽中，以形成导体填充结构。本公开实施例的半导体结构的制备方法使沟槽表面能够形成均匀的锗种子层或者锗硅种子层，使后续填充更加完全，避免产生空隙，提高半导体结构的稳定性以及电学性能。
Description
技术领域
本公开涉及半导体制造技术领域，尤其涉及一种半导体结构的制备方法及半导体结构。
背景技术
动态随机存储器(Dynamic Random Access Memory，简称：DRAM)是一种常用的半导体存储器件，具有多个重复的存储单元。每个存储单元包括电容器。
在现有的电容器中，采用沉积锗掺杂多晶硅填充电容器中的上电极，以形成导体结构起到接地的功能。但是在DRAM的尺寸不断缩小的情况下，现有的锗掺杂多晶硅容易形成空隙，这将极大影响电容结构的稳定性以及电容器的导电性能。
在所述背景技术部分公开的上述信息仅用于加强对本公开的背景的理解，因此它可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开的一个目在于提供一种半导体结构的制备方法，使导体填充结构填充更加完全，提高半导体结构的稳定性以及电学性能。
本公开的另一个目的在于提供一种半导体结构，具有稳定的电学性能。
根据本公开的一方面，提供一种半导体结构的制备方法，包括：提供半导体基底，所述半导体基底上形成有沟槽；通入第一锗源气体或第一锗源气体与第一硅源气体的混合气体，在所述沟槽表面形成填充层；通入硼源气体、第二锗源气体和第二硅源气体，形成掺杂多晶硅，并沉积于形成有所述填充层的所述沟槽中，以形成导体填充结构。
根据本公开的一示例性实施例，所述第一锗源气体的流量为10sccm～300sccm，所述第一硅源气体的流量为0sccm～3000sccm。
根据本公开的一示例性实施例，所述硼源气体的流量为10sccm～1000sccm，所述第二锗源气体的流量为100sccm～3000sccm，所述第二硅源气体的流量为100sccm～3000sccm。
根据本公开的一示例性实施例，所述通入第一锗源气体或第一锗源气体与第一硅源气体的混合气体，在所述沟槽表面形成填充层的反应温度为270℃～370℃，反应压力为25mTorr～200mTorr。
根据本公开的一示例性实施例，所述通入硼源气体、第二锗源气体和第二硅源气体，形成掺杂多晶硅，并沉积于形成有所述填充层的所述沟槽中，以形成半导体填充结构的反应温度为350℃～400℃，反应压力为100mTorr～400mTorr。
根据本公开的一示例性实施例，所述填充层的厚度为所述导体填充结构厚度的0.2％到1％。
根据本公开的一示例性实施例，所述填充层的厚度为0.5nm～2nm。
根据本公开的一示例性实施例，所述填充层的晶粒尺寸为0.1～1nm。
根据本公开的一示例性实施例，所述导体填充结构的晶粒尺寸为1～50nm。
根据本公开的一示例性实施例，所述第一锗源气体和所述第二锗源气体各自分别为GeH4和Ge2H6中的至少一种。
根据本公开的一示例性实施例，所述第一硅源气体和所述第二硅源气体各自分为SiH4和Si2H6中的至少一种。
根据本公开的一示例性实施例，在所述通入第一锗源气体或第一锗源气体与第一硅源气体的混合气体，在所述沟槽表面形成填充层之前，还包括：对所述半导体基底清洁。
根据本公开的一示例性实施例，所述对所述半导体基底清洁包括：将所述半导体基底置于碱性溶液中，去除所述半导体基底表面的油污以及酸性杂质，并利用清水冲洗；将所述半导体基底置于酸性溶液中，去除所述半导体基底表面的碱性杂质，并利用清水冲洗；将所述半导体基底置于有机溶剂中，去除所述半导体基底表面的残留杂质，将所述半导体基底烘干。
根据本公开的一示例性实施例，所述对所述半导体基底清洁包括：利用氮气持续吹扫所述半导体基底表面，以降低所述半导体基底表面的杂质浓度。
根据本公开的一示例性实施例，所述对所述半导体基底清洁还包括：利用氮气吹扫承载所述半导体基底的承载件，以降低所述承载件中的水氧浓度。
根据本公开的一示例性实施例，所述提供半导体基底，包括：提供半导体衬底，并在所述半导体衬底上形成电容接触节点；在所述半导体衬底上形成层叠的支撑层和牺牲层，并在所述支撑层和所述牺牲层的对应所述电容接触节点的位置形成电容孔；在所述电容孔的内壁形成下电极层；在所述下电极层的表面形成电容介质层；在所述电容介质层的表面形成上电极层；其中，形成所述上电极层后的所述电容孔为所述沟槽。
根据本公开的一示例性实施例，形成所述填充层和所述导体填充结构采用的工艺为低压化学气相沉积。
根据本公开的另一方面，提供一种半导体结构，该半导体结构采用上述任一实施例所述的方法制备。
由上述技术方案可知，本公开具备以下优点和积极效果中的至少之一：
本公开实施例的制备方法，在预填充阶段，只通入第一锗源气体或第一锗源气体与第一硅源气体的混合气体，而未同时通入硼源气体，能够避免产生氯化氢气体，进而避免氯化氢气体对填充效果产生负面影响，使沟槽表面能够形成均匀的锗种子层或者锗硅种子层，使后续填充更加完全，避免产生空隙，提高半导体结构的稳定性以及电学性能。
附图说明
通过参照附图详细描述其示例实施方式，本公开的上述和其它特征及优点将变得更加明显。
图1为本公开一些示例性实施例中的半导体结构的制备方法的流程图；
图2为本公开一些示例性实施例中的在形成有沟槽的半导体基底上通入第一锗源气体的示意图；
图3为本公开一些示例性实施例中的在沟槽表面形成有填充层的半导体基底，并且继续通入硼源气体、第二锗源气体和第二硅源气体的示意图；
图4为本公开一些示例性实施例中的形成导体填充结构的半导体基底的示意图；
图5为本公开另一些示例性实施例中的形成有沟槽的半导体基底的示意图；
图6为本公开另一些示例性实施例中的沟槽表面形成填充层的半导体基底的示意图；
图7为本公开另一些示例性实施例中的在沟槽内形成导体填充结构的半导体基底的示意图。
附图标记说明：
1、半导体基底；11、半导体衬底；12、支撑层；13、下电极层；14、电容介质层；15、上电极层；16、电容接触节点；2、沟槽；3、填充层；4、导体填充结构；d1、填充层的厚度；d2、导体填充结构的厚度。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本公开将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。
在对本公开的不同示例性实施方式的下面描述中，参照附图进行，附图形成本公开的一部分，并且其中以示例方式显示了可实现本公开的多个方面的不同示例性结构。应理解的是，可以使用部件、结构、示例性装置、系统和步骤的其他特定方案，并且可在不偏离本公开范围的情况下进行结构和功能性修改。而且，虽然本说明书中可使用术语“之上”、“之间”、“之内”等来描述本公开的不同示例性特征和元件，但是这些术语用于本文中仅出于方便，例如根据附图中的示例的方向。本说明书中的任何内容都不应理解为需要结构的特定三维方向才落入本公开的范围内。此外，权利要求书中的术语“第一”、“第二”等仅作为标记使用，不是对其对象的数字限制。
附图中所示的流程图仅是示例性说明，不是必须包括所有的内容和操作/步骤，也不是必须按所描述的顺序执行。例如，有的操作/步骤还可以分解，而有的操作/步骤可以合并或部分合并，因此实际执行的顺序有可能根据实际情况改变。
另外，在本公开的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。“上方”和“下方”是表示方位的技术术语，该技术术语仅仅是为了描述更加清楚，不具有限定作用。
如图1至图7所示，本公开实施例提供了一种半导体结构的制备方法。其中，图1示出了本公开一些示例性实施例的制备方法的流程图。图2为本公开一些示例性实施例中的在形成有沟槽的半导体基底上通入第一锗源气体的示意图；图3为本公开一些示例性实施例中的在沟槽表面形成有填充层的半导体基底，并且继续通入硼源气体、第二锗源气体和第二硅源气体的示意图；图4为本公开一些示例性实施例中的形成导体填充结构的半导体基底的示意图；为了更加清晰地示出填充层和导体填充结构的形成过程，图2至图4可理解为放大图，并且仅仅示出了在一个沟槽2的表面形成填充层和导体填充结构，这些图仅为示意性的，并不具有限定意义。图5示出了本公开另一些示例性实施例中的形成有沟槽的半导体基底的示意图；图6示出了本公开另一些示例性实施例中的沟槽表面形成填充层的半导体基底的示意图；图7示出了本公开另一些示例性实施例中的在沟槽内形成导体填充结构的半导体基底的示意图。如图1至图4所示，本公开实施例的半导体结构的制备方法包括：
步骤S200：提供半导体基底1，半导体基底1上形成有沟槽2。
步骤S400：通入第一锗源气体或第一锗源气体与第一硅源气体的混合气体，在沟槽2表面形成填充层3。
步骤S600：通入硼源气体、第二锗源气体和第二硅源气体，形成掺杂多晶硅，并沉积于形成有填充层3的沟槽2中，以形成导体填充结构4。
本公开实施例的制备方法，在预填充阶段，只通入第一锗源气体或第一锗源气体与第一硅源气体的混合气体，而未同时通入硼源气体，能够避免产生氯化氢气体，进而避免氯化氢气体对填充效果产生负面影响，使沟槽2表面能够形成均匀的锗种子层或者锗硅种子层，使后续填充更加完全，避免产生空隙，提高半导体结构的稳定性以及电学性能。
下面对本公开实施例的半导体结构的制备方法进行详细的描述。
步骤S200：提供半导体基底1，半导体基底1上形成有沟槽2。
如图2所示，本公开实施例的半导体基底1包括半导体衬底11和位于半导体衬底11上的功能层，沟槽2开设于功能层上。
在一些实施例中，本公开实施例的半导体衬底11的材料可以为硅、碳化硅、氮化硅、绝缘体上硅、绝缘体上层叠硅、绝缘体上层叠锗化硅、绝缘体上层锗化硅或绝缘体上层锗等。半导体衬底11还可以根据设计需求注入一定的掺杂粒子以改变电学参数。
在一些实施例中，功能层可以是电容器结构，而沟槽2则为电容器结构的电容孔。在步骤S200之前，如图5所示，本公开实施例的制备方法还包括如下步骤：
步骤S101：提供半导体衬底11，并在半导体衬底11上形成电容接触节点16。
步骤S102：在半导体衬底11上形成层叠的支撑层12和牺牲层，并在支撑层12和牺牲层的对应接触节点的位置形成电容孔。
牺牲层设于支撑层12之上，可以采用原子层沉积工艺(Atomic LayerDeposition)或化学气相沉积工艺(Chemical Vapor Deposition)形成支撑层12和牺牲层。支撑层12的材料可以包括氮化硅、氧化硅或氮氧化硅，牺牲层的材料可以包括氮化硅、氧化硅或氮氧化硅。通过蚀刻工艺在支撑层12和牺牲层上形成贯通的电容孔。本公开实施例中，仅仅示例性地示出了一层支撑层12。在电容器结构中，也可以具有多层交替层叠设置的支撑层12与牺牲层，在形成电容器结构的过程中，牺牲层会被去除。去除牺牲层后，支撑层12用于在后续工艺过程中作为支撑框架，提高电容器结构的机械强度，避免后续工艺对电容器结构造成破坏。
关于电容结构的具体结构，本领域技术人员可以根据公知技术能够获知，此处不再详细描述。本公开图5至图7中的电容器结构仅仅是示例性的示意图。
步骤S103：在电容孔的内壁形成下电极层13。
步骤S104：在下电极层13的表面形成电容介质层14。
步骤S105：在电容介质层14的表面形成上电极层15。
利用原子层沉积工艺或化学气相沉积工艺形成下电极层13和上电极层15，其中，下电极层13和上电极层15的材料可以相同。在一些实施例中，下电极层13和上电极层15的材料可以包括金属氮化物及金属硅化物中的至少一种，如氮化钛、硅化钛、硅化镍等。电容介质层14可以是高K介质层，该电容介质层14的材料可以包括：ZrOx、HfOx、ZrTiOx、RuOx、SbOx、AlOx中的至少一种。
在上述步骤S105后，填充有上电极层15的电容孔可以作为步骤S200中的沟槽2。
步骤S400：通入第一锗源气体或第一锗源气体与第一硅源气体的混合气体，在沟槽2表面形成填充层3。
将上述半导体基底1置于机台中，如图3和图6所示，在一些实施例中，向机台中通入第一锗源气体，在另一些实施例中，向机台中通入第一锗源气体与第一硅源气体的混合气体，以对半导体基底1的沟槽2进行预填充，在沟槽2的表面形成填充层3。当通入第一锗源气体后，该填充层3包含锗种子层，当通入第一锗源气体与第一硅源气体的混合气体后，该填充层3为包含锗硅的种子层。即该填充层3能够在沟槽2的表面形成晶粒尺寸较小的薄层，该薄层能够紧密结合在沟槽2的表面，避免后续填充的导体填充结构4与沟槽2表面产生间隙。另外，在进行预填充时，并未通入硼源气体，在形成填充层3时，不会产生氯化氢等杂质气体，避免了杂质气体影响填充层3在沟槽2表面的附着性，并且避免填充层3的内部产生孔洞，保证填充层3的晶粒的尺寸的均匀性。
在一些实施例中，第一锗源气体的流量为10sccm～300sccm，例如，该流量可以为50sccm、100sccm、150sccm、200sccm或300sccm，第一硅源气体的流量为0sccm～3000sccm，例如该流量可以为500sccm、1000sccm、1500sccm、2000sccm或2500sccm。sccm(standardcubic centimeter per minute)是一种体积流量单位：标准毫升/分钟。本领域技术人员可以根据实际工艺情况在上述范围内设置气体的流量值，此处不做特殊限定。
在一些实施例中，填充层3中的晶粒尺寸为0.1～1nm，例如，晶粒尺寸可以为0.3nm、0.5nm、0.7nm、0.8nm或0.9nm，此处不做特殊性限定。填充层3的晶粒的尺寸，可以根据工艺参数进行调整，如在进行预填充时，可以调整第一锗源气体或第一锗源气体与第一硅源气体的混合气体的流量，也可以调整预填充时的机台内的温度和压力。本公开实施例中，填充层3中的锗种子层或者锗硅种子层中的晶粒尺寸在0.1～1nm之间，能够充分附着在沟槽2的表面，并形成均匀的膜层，避免填充层3与沟槽2表面之间产生间隙。
在一些实施例中，进行预填充时，通入第一锗源气体或第一锗源气体与第一硅源气体的混合气体，在沟槽2表面形成填充层3的反应温度为270℃～370℃，例如该温度可以是300℃、320℃、340℃、350℃或360℃，反应压力为25mTorr～200mTorr，例如该反应压力可以是50mTorr、100mTorr、120mTorr、150mTorr或180mTorr。通过调控预填充的温度和压力，能够控制填充层3中的晶粒的尺寸、填充层3的膜厚度以及膜的均匀性，因此，可以根据实际情况，在上述范围内对温度和反应压力进行调整，以使填充层3能够更加稳定地形成于沟槽2表面。而对于具体数值的设置，此处不做特殊限定。
在实际操作过程中，对半导体基底1进行预填充之前，还需要对半导体基底1进行清洁。因此，本公开实施例中，在通入第一锗源气体或第一锗源气体与第一硅源气体的混合气体，在沟槽2表面形成填充层3之前，还可以包括步骤S300：对半导体基底1清洁。
半导体基底1在形成沟槽2的过程中，会使用不同的半导体工艺，例如蚀刻工艺、沉积工艺等，在使用这些工艺后会产生副产物以及杂质。在一些实施例中，半导体基底1在形成如图5所示的电容孔(沟槽2)的过程中，会利用沉积工艺分别形成下电极层13、电容介质层14和上电极层15，每次工艺中，都会产生副产物以及杂质，例如在形成上电极层15后，可能会形成HCl、NH3等杂质附着在半导体衬底11的表面以及电容孔的表面，为了使填充层3能够更加稳定地形成在电容孔的表面，需要将这些杂质清除。
在一些实施例中，对半导体基底1清洁可以包括：
步骤S301：将半导体基底1置于碱性溶液中，去除半导体基底1表面的油污以及酸性杂质，并利用清水冲洗。
上述步骤中的碱性溶液可以是碱性溶液可以为Na2CO3或氨水溶液，浓度低于5％。利用碱性溶液对半导体基底1的表面清洗，能够有效去除半导体基底1的表面的油污等有机物。清水可以采用高纯度的去离子水，以避免引入其他杂质。
步骤S302：将半导体基底1置于酸性溶液中，去除半导体基底1表面的碱性杂质，并利用清水冲洗。
该酸性溶液可以为盐酸溶液、硫酸溶液或硝酸溶液，且各自的浓度低于5％。该酸性溶液不仅能够与半导体基底1的表面残留的碱性物质中和，还能够进一步去除附着在半导体基底1的表面的无机化合物，例如各种金属氧化物等。同时，将酸性溶液的浓度控制在低于5％，能够防止酸性溶液对半导体基底1的表面腐蚀而造成半导体基底1的表面的损坏。清水可以采用高纯度的去离子水，以避免引入其他杂质。
步骤S303：将半导体基底1置于有机溶剂中，去除半导体基底1表面的残留杂质，将半导体基底1烘干。
该有机溶剂可以是丙酮，能够溶解大部分非极性物质，且丙酮的沸点为56℃，具有较强的挥发性。因此，将半导体基底1置于丙酮溶剂中，能够进一步去除附着在半导体基底1的表面的非极性杂质，且由于丙酮的易挥发性，将半导体基底1从丙酮中取出后，丙酮会很快挥发，而无需其他手段再去除丙酮。该有机溶剂也可以是甲苯。
半导体基底1经过上述步骤的清洁后，还可以利用惰性气体吹扫其表面，进一步将其表面附着的杂质清除。该惰性气体可以是Ar、N2或NF3，此处不做特殊限定。
在一些实施例中，在将清洁后的半导体送入机台之前，利用氮气吹扫承载半导体基底1的承载件，以降低承载件中的水氧浓度，避免承载件上的杂质二次污染半导体基底1。
将半导体基底1送入机台中，并且在进行预填充之前，还需要向机台中通入氮气，使机台中的氧气浓度达到10ppm以下，以避免半导体基底1表面残留的氧对后续工艺中的多晶硅沉积造成干扰。之后确认机台无异常后，对机台内部进行抽真空处理，以进一步去除半导体基底1表面附着的外界杂质气体。在一些实施例中，该机台可以是低压化学气相沉积(Low Pressure Chemical Vapor Deposition，简称LPCVD)机台。
通过对半导体基底1进行清洁以及对机台进行调整，为后续形成稳定的填充层3以及导体填充结构4提供了良好的条件。
步骤S600：通入硼源气体、第二锗源气体和第二硅源气体，形成掺杂多晶硅，并沉积于形成有填充层3的沟槽2中，以形成导体填充结构4。
如图4和图7所示，在形成填充层3后，可以利用沉积工艺向沟槽2中填充导体填充结构4。其中的第二硅源气体能够与硼源气体和第二锗源气体反应形成掺杂锗的多晶硅，该掺杂锗的多晶硅形成该导体填充结构4。
在形成导体填充结构4的过程中，通入硼源气体，能够引入硼元素，进而可以调节导体填充结构4的晶粒大小以及沉积速度等。
在一些实施例中，第一锗源气体和第二锗源气体可以各自分别为GeH4和Ge2H6中的至少一种。第一锗源气体和第二锗源气体的气体种类可以相同，以减少更换气体的操作，简化工艺。
在一些实施例中，第一硅源气体和第二硅源气体各自分为SiH4和Si2H6中的至少一种。第一硅源气体和第二硅源气体的气体种类可以相同，以减少更换气体的操作，简化工艺。硼源气体可以为BCl3。
在一些实施例中，通入硼源气体的流量为10sccm～1000sccm，例如，该硼源气体的流量可以为100sccm、200sccm、500sccm、800sccm或900sccm，第二锗源气体的流量为100sccm～3000sccm，例如，第二锗源气体的流量可以为500sccm、1000sccm、1500sccm、2000sccm或2500sccm。第二硅源气体的流量为100sccm～3000sccm，例如，该第二硅源气体的流量可以为500sccm、1000sccm、1500sccm、2000sccm或2500sccm。本领域技术人员可以根据实际工艺情况在上述范围内设置气体的流量值，此处不做特殊限定。
在一些实施例中，导体填充结构4的晶粒尺寸为1～50nm，例如，晶粒尺寸可以为5nm、10nm、20nm、30nm或40nm，此处不做特殊性限定。填充导体结构的晶粒的尺寸，可以根据工艺参数进行调整，例如可以调整硼源气体、第二锗源气体和第二硅源气体的流量，也可以调整机台内的温度和压力。本公开中，形成的导体填充结构4的晶粒尺寸处于1～50nm范围内，该晶粒尺寸较小，对于具有较大深宽比的沟槽2来说，晶粒尺寸小更易于填充，且形成的导体填充结构4更加紧密，不会产生孔洞。上述的深宽比可以理解为在如图7所示的半导体基底1的横截面中，沟槽2的沿垂直于半导体衬底11的方向的尺寸与平行于半导体衬底11的方向的尺寸的比值。另外，由于已经在沟槽2的表面形成了均匀的填充层3，该填充层3不仅能够稳定地形成于沟槽2表面，也能够与导体填充结构4稳定结合。即填充层3与导体填充结构4的接触面处不会产生晶界错位或者应力，避免二者的接触面产生缺陷，进一步提升了导体填充结构4的稳定性，相较于导体填充结构4直接与沟槽2的表面接触而言，本公开实施例的导体填充结构4能更加稳定地填充于沟槽2中。
在一些实施例中，步骤S600中形成半导体填充结构4的反应温度为350℃～400℃，例如，该温度可以为360℃、370℃、380℃或390℃，反应压力为100mTorr～400mTorr，例如，该压力可以为150mTorr、200mTorr、250mTorr、300mTorr或350mTorr，关于该具体数值，此处不做特殊限定。通过提高反应温度和反应压力，有利于导体填充结构4形成上述的较小尺寸的晶粒，使硼源气体、第二锗源气体和第二硅源气体在沉积过程中，形成的掺杂多晶硅能够填充到形成有填充层3的沟槽2的底部，充满沟槽2，且填充更加完全，避免产生导体填充结构4的内部产生孔洞，并且避免导体填充结构4与沟槽2之间产生空隙，提高半导体结构的稳定性以及电学性能。
在一些实施例中，填充层3的厚度d1为0.5～2nm，例如，填充层3的厚度d1可以为0.8nm、1nm、1.2nm、1.5nm或1.8nm，此处不做特殊限定。填充层3的厚度d1可以通过调控第一锗源气体或第一锗源气体与第一硅源气体的混合气体的流量来调整，或者通过调整预填充时的反应温度与反应压力来调整。
在一些实施例中，填充层3的厚度d1为导体填充结构4的厚度d2的0.2％～1％。具体地，可以为0.4％、0.5％、0.7％或0.8％，此处不做特殊限定。需要说明的是，填充层3的厚度d1可以理解为，填充层3的沿平行于半导体衬底11表面的方向的厚度。导体填充结构4的厚度d2可以理解为，填充于一个沟槽2内的导体填充结构4，其在平行于半导体衬底11表面的方向的厚度，如图7所示。
因此，本公开实施例的填充层3的厚度d1较导体填充结构4的厚度d2小很多，也就是说，填充层3的量相较于导体填充结构4的量非常少，因此，填充层3不仅能够稳定地形成于沟槽2的表面，并且与导体填充结构4稳定结合，提高导体填充结构4的稳定性，该填充层3也不会影响该半导体结构的电学性能。
在一些实施例中，填充层3和导体填充结构4采用的沉积工艺均可以为低压化学气相沉积工艺。
需说明的是，本公开实施例的半导体结构可以是电容器结构，沟槽2即为上述实施例中的电容孔，该填充层3以及导体填充结构4为电容结构中的电容器极板。
综上所述，本公开实施例的制备方法，在预填充阶段，只通入第一锗源气体或第一锗源气体与第一硅源气体的混合气体，而未同时通入硼源气体，能够避免产生氯化氢气体，进而避免氯化氢气体对填充效果产生负面影响，使沟槽2表面能够形成均匀的锗种子层或者锗硅种子层，使后续填充更加完全，避免产生空隙，提高半导体结构的稳定性以及电学性能。
根据本公开的另一方面，如图4和图7所示，提供一种半导体结构。本公开实施例的半导体结构通过上述任一实施例的方法制备。
在一些实施例中，如图4所示，该半导体结构包括半导体基底1，在半导体基底1上形成有沟槽2，在沟槽2的表面形成有填充层3，在填充层3的表面形成有导体填充结构4，且导体填充结构4填满沟槽2。
如图7所示，在一些实施例中，该半导体结构可以是电容器结构。该电容器结构包括：半导体衬底11、支撑层12、下电极层13、电容介质层14上电极层15、填充层3和导体填充结构4。其中，半导体衬底11中设有电容接触节点16。下电极层13、电容介质层14以及上电极层15在半导体衬底1上形成柱状单元，如图7所示，本公开实施例的半导体结构具有多个间隔的柱状单元，且下电极层13与电容接触节点16接触，相邻两个柱状单元之间形成沟槽2。支撑层12间隔地设于半导体衬底11上，且位于相邻的下电极层12之间。填充层3形成于沟槽2的表面，填充层3包括锗种子层或者锗硅种子层。导体填充结构4填充于形成填充层3后的沟槽2，并且填满沟槽2。导体填充结构4为掺杂锗的多晶硅。关于半导体结构的其他描述，同上述方法实施例，此处不再赘述。
本公开实施例的半导体结构，由于在沟槽2的表面先形成了填充层3，使沟槽2表面能够形成均匀的锗种子层或者锗硅种子层，使后续填充更加完全，导体填充结构4不会具有空隙，因此利用本公开实施例制备的半导体结构具有更稳定的电学性能。
可理解的是，本公开不将其应用限制到本说明书提出的部件的详细结构和布置方式。本公开能够具有其他实施方式，并且能够以多种方式实现并且执行。前述变形形式和修改形式落在本公开的范围内。应可理解的是，本说明书公开和限定的本公开延伸到文中和/或附图中提到或明显的两个或两个以上单独特征的所有可替代组合。所有这些不同的组合构成本公开的多个可替代方面。本说明书所述的实施方式说明了已知用于实现本公开的最佳方式，并且将使本领域技术人员能够利用本公开。
Claims (18)
1.一种半导体结构的制备方法，其特征在于，包括：
提供半导体基底，所述半导体基底上形成有沟槽；
通入第一锗源气体或第一锗源气体与第一硅源气体的混合气体，在所述沟槽表面形成填充层；
通入硼源气体、第二锗源气体和第二硅源气体，形成掺杂多晶硅，并沉积于形成有所述填充层的所述沟槽中，以形成导体填充结构。
2.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述第一锗源气体的流量为10sccm～300sccm，所述第一硅源气体的流量为0sccm～3000sccm。
3.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述硼源气体的流量为10sccm～1000sccm，所述第二锗源气体的流量为100sccm～3000sccm，所述第二硅源气体的流量为100sccm～3000sccm。
4.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述通入第一锗源气体或第一锗源气体与第一硅源气体的混合气体，在所述沟槽表面形成填充层的反应温度为270℃～370℃，反应压力为25mTorr～200mTorr。
5.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述通入硼源气体、第二锗源气体和第二硅源气体，形成掺杂多晶硅，并沉积于形成有所述填充层的所述沟槽中，以形成半导体填充结构的反应温度为350℃～400℃，反应压力为100mTorr～400mTorr。
6.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述填充层的厚度为所述导体填充结构厚度的0.2％到1％。
7.根据权利要求6所述的半导体结构的制备方法，其特征在于，所述填充层的厚度为0.5nm～2nm。
8.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述填充层的晶粒尺寸为0.1～1nm。
9.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述导体填充结构的晶粒尺寸为1～50nm。
10.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述第一锗源气体和所述第二锗源气体各自分别为GeH4和Ge2H6中的至少一种。
11.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述第一硅源气体和所述第二硅源气体各自分为SiH4和Si2H6中的至少一种。
12.根据权利要求1所述的半导体结构的制备方法，其特征在于，在所述通入第一锗源气体或第一锗源气体与第一硅源气体的混合气体，在所述沟槽表面形成填充层之前，还包括：对所述半导体基底清洁。
13.根据权利要求12所述的半导体结构的制备方法，其特征在于，所述对所述半导体基底清洁包括：
将所述半导体基底置于碱性溶液中，去除所述半导体基底表面的油污以及酸性杂质，并利用清水冲洗；
将所述半导体基底置于酸性溶液中，去除所述半导体基底表面的碱性杂质，并利用清水冲洗；
将所述半导体基底置于有机溶剂中，去除所述半导体基底表面的残留杂质，将所述半导体基底烘干。
14.根据权利要求12所述的半导体结构的制备方法，其特征在于，所述对所述半导体基底清洁包括：利用氮气持续吹扫所述半导体基底表面，以降低所述半导体基底表面的杂质浓度。
15.根据权利要求13或14所述的半导体结构的制备方法，其特征在于，所述对所述半导体基底清洁还包括：利用氮气吹扫承载所述半导体基底的承载件，以降低所述承载件中的水氧浓度。
16.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述提供半导体基底，包括：
提供半导体衬底，并在所述半导体衬底上形成电容接触节点；
在所述半导体衬底上形成层叠的支撑层和牺牲层，并在所述支撑层和所述牺牲层的对应所述电容接触节点的位置形成电容孔；
在所述电容孔的内壁形成下电极层；
在所述下电极层的表面形成电容介质层；
在所述电容介质层的表面形成上电极层；
其中，形成所述上电极层后的所述电容孔为所述沟槽。
17.根据权利要求1所述的半导体结构的制备方法，其特征在于，形成所述填充层和所述导体填充结构采用的工艺为低压化学气相沉积。
18.一种半导体结构，其特征在于，采用如权利要求1至17中任一项所述的方法制备。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111171638.8A CN113851584A (zh) | 2021-10-08 | 2021-10-08 | 半导体结构的制备方法及半导体结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111171638.8A CN113851584A (zh) | 2021-10-08 | 2021-10-08 | 半导体结构的制备方法及半导体结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113851584A true CN113851584A (zh) | 2021-12-28 |
Family
ID=78977669
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111171638.8A Pending CN113851584A (zh) | 2021-10-08 | 2021-10-08 | 半导体结构的制备方法及半导体结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113851584A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116056558A (zh) * | 2023-03-28 | 2023-05-02 | 长鑫存储技术有限公司 | 一种半导体结构的制作方法及其结构 |
-
2021
- 2021-10-08 CN CN202111171638.8A patent/CN113851584A/zh active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116056558A (zh) * | 2023-03-28 | 2023-05-02 | 长鑫存储技术有限公司 | 一种半导体结构的制作方法及其结构 |
| CN116056558B (zh) * | 2023-03-28 | 2023-08-29 | 长鑫存储技术有限公司 | 一种半导体结构的制作方法及其结构 |
| WO2024198374A1 (zh) * | 2023-03-28 | 2024-10-03 | 长鑫存储技术有限公司 | 一种半导体结构的制作方法及其结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11195712B2 (en) | Process for deposition of titanium oxynitride for use in integrated circuit fabrication | |
| US11898242B2 (en) | Methods for forming a polycrystalline molybdenum film over a surface of a substrate and related structures including a polycrystalline molybdenum film | |
| CN100481321C (zh) | 半导体器件制造方法 | |
| KR20190024834A (ko) | 기판 표면 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조 | |
| KR20190024841A (ko) | 주기적 증착 공정에 의하여 유전체 표면 위에 몰리브덴 금속막을 증착하는 방법 및 이와 관련된 반도체 소자 구조 | |
| KR20190024823A (ko) | 기판의 유전체 표면 상에 몰리브덴 금속막을 증착하는 방법 및 이와 관련된 반도체 소자 구조 | |
| KR100871006B1 (ko) | 얇은 텅스텐 실리사이드층 증착 및 게이트 금속 집적화 | |
| KR102385821B1 (ko) | 집적 회로 제조에 사용하기 위한 티타늄 나노적층체들의 퇴적 | |
| JP5903504B2 (ja) | コンフォーマル金属ケイ化物フィルムを形成する方法 | |
| US9981286B2 (en) | Selective formation of metal silicides | |
| JP2008053326A (ja) | 半導体装置の製造方法 | |
| KR101587319B1 (ko) | 게르마늄 박막의 성막 방법 | |
| US9330936B2 (en) | Method for depositing metal layers on germanium-containing films using metal chloride precursors | |
| JP2013197307A5 (zh) | ||
| TW202122615A (zh) | 在基板表面上形成多晶鉬膜之方法及包括多晶鉬膜之相關結構 | |
| CN113851584A (zh) | 半导体结构的制备方法及半导体结构 | |
| CN112510013A (zh) | 半导体装置及其制造方法 | |
| KR100583155B1 (ko) | 하프늄, 란탄늄 및 산소가 혼합된 유전막을 구비한캐패시터 및 그 제조 방법 | |
| US7365028B2 (en) | Methods of forming metal oxide and semimetal oxide | |
| CN112018041A (zh) | 电容器及其制备方法 | |
| CN116960054A (zh) | 半导体元件的制造方法 | |
| JP7425744B2 (ja) | ホウ素核形成層を利用した低温モリブデン膜堆積 | |
| KR101046757B1 (ko) | 반도체소자의 캐패시터 및 그 제조 방법 | |
| CN114678283A (zh) | 电容器电解质膜及其制备方法 | |
| KR20200145001A (ko) | 텅스텐 박막 증착 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |