CN113838872B - 显示基板及显示装置 - Google Patents
显示基板及显示装置 Download PDFInfo
- Publication number
- CN113838872B CN113838872B CN202111131719.5A CN202111131719A CN113838872B CN 113838872 B CN113838872 B CN 113838872B CN 202111131719 A CN202111131719 A CN 202111131719A CN 113838872 B CN113838872 B CN 113838872B
- Authority
- CN
- China
- Prior art keywords
- insulating layer
- substrate
- layer structure
- chip
- grooves
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 89
- 239000002131 composite material Substances 0.000 claims abstract description 48
- 238000002955 isolation Methods 0.000 claims abstract description 42
- 239000010410 layer Substances 0.000 claims description 182
- 239000012044 organic layer Substances 0.000 claims description 10
- 239000002184 metal Substances 0.000 abstract description 8
- 239000010408 film Substances 0.000 description 33
- 238000000034 method Methods 0.000 description 17
- 230000008569 process Effects 0.000 description 14
- 238000000059 patterning Methods 0.000 description 9
- 230000004888 barrier function Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 238000009413 insulation Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 239000000470 constituent Substances 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 230000003139 buffering effect Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 238000005538 encapsulation Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 238000003466 welding Methods 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000007641 inkjet printing Methods 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000000638 solvent extraction Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
- H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
Abstract
本文公开一种显示基板，包括：基底和设置在基底上IC芯片的顶角处的叠层结构；所述叠层结构包括：设置在基底上的复合绝缘层结构和设置在复合绝缘层结构上的缓冲结构；其中，IC芯片的顶角位于叠层结构的斜上方，叠层结构包括设置在IC芯片的顶角内部的第一区域和设置在IC芯片的顶角外部的第二区域；复合绝缘层结构包括隔离结构，隔离结构包括下陷于所述复合绝缘层结构上表面的多个凹槽；所述隔离结构中的一部分凹槽位于所述第一区域中，另一部分凹槽位于所述第二区域中；所述缓冲结构覆盖所述复合绝缘层结构的上表面并且延伸至所述凹槽的底部。本文提供的显示基板能够保护IC芯片顶角附近的膜层结构，防止金属走线发生断裂。
Description
技术领域
本公开涉及但不限于显示技术领域，尤指一种显示基板及显示装置。
背景技术
OLED(Organic Light Emitting Diode，有机发光二极管)具有自发光、广视角、高对比度、可弯曲和成本低等优点。以OLED为发光器件，由TFT(Thin Film Transistor，薄膜晶体管)进行信号控制的柔性显示装置(Flexible Display)已成为目前显示领域的主流产品。
随着全面屏技术的发展，COP(Chip On Pi)封装技术应运而生。COP封装是一种全新的屏幕封装工艺，可视为专为柔性OLED屏幕定制的完美封装方案。COP封装工艺直接将屏幕的一部分弯折然后封装，在屏幕下方集成屏幕排线与IC芯片。
发明内容
第一方面，本公开提供了一种显示基板，包括：基底和设置在所述基底上IC芯片的顶角处的叠层结构；
所述叠层结构包括：设置在所述基底上的复合绝缘层结构和设置在所述复合绝缘层结构上的缓冲结构；其中，IC芯片的顶角位于所述叠层结构的斜上方，所述叠层结构包括设置在IC芯片的顶角内部的第一区域和设置在IC芯片的顶角外部的第二区域；
所述复合绝缘层结构包括隔离结构，所述隔离结构包括下陷于所述复合绝缘层结构上表面的多个凹槽；所述隔离结构中的一部分凹槽位于所述第一区域中，另一部分凹槽位于所述第二区域中；
所述缓冲结构覆盖所述复合绝缘层结构的上表面并且延伸至所述凹槽的底部；其中，所述上表面是远离基底的表面。
第二方面，本公开提供了一种显示装置，包括上述显示基板。
本公开实施例提供了一种显示基板，在IC芯片的顶角处设置叠层结构，所述叠层结构包括：设置在基底上的复合绝缘层结构和设置在所述复合绝缘层结构上的缓冲结构，所述复合绝缘层结构包括隔离结构，所述隔离结构包括下陷于所述复合绝缘层结构上表面的多个凹槽，一部分凹槽设置在IC芯片顶角的内部区域，另一部分凹槽设置在IC芯片的顶角的外部区域，所述缓冲结构覆盖所述复合绝缘层结构的上表面并且延伸至所述凹槽的下底面。叠层结构通过复合绝缘层内的凹槽阻挡IC顶角处发生的膜层断裂沿水平方向或纵深方向扩散，从而保护IC绑定区域的金属走线，防止金属走线发生断裂。叠层结构通过覆盖在复合绝缘层表面的缓冲结构缓冲IC芯片绑定时的压接力量，保护IC芯片顶角附近的膜层结构，防止膜层发生断裂。
附图说明
附图用来提供对本公开技术方案的理解，并且构成说明书的一部分，与本公开的实施例一起用于解释本公开的技术方案，并不构成对本公开技术方案的限制。
图1为相关技术中IC绑定区IC顶角区域断裂示意图；
图2为本公开实施例提供的一种显示基板的剖面结构示意图；
图3-1为本公开实施例提供的一种隔离结构和IC芯片顶角的位置示意图；
图3-2为本公开实施例提供的另一种隔离结构和IC芯片顶角的位置示意图；
图3-3为本公开实施例提供的另一种隔离结构和IC芯片顶角的位置示意图；
图4-1为本公开实施例提供的一种隔离结构的凹槽排布示意图(长方形凹槽)；
图4-2为本公开实施例提供的一种隔离结构的凹槽排布示意图(正方形凹槽)；
图4-3为本公开实施例提供的一种隔离结构的凹槽排布示意图(圆形凹槽)；
图5为本公开实施例提供的一种复合绝缘层结构的剖面结构示意图；
图6为本公开实施例提供的一种第一绝缘层结构的剖面结构示意图；
图7为本公开实施例提供的另一种第一绝缘层结构的剖面结构示意图(包括PVX层)；
图8为本公开实施例提供的一种缓冲结构的分区示意图；
图9为本公开实施例提供的一种显示基板的制备方法的流程图。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚明白，下文中将结合附图对本公开的实施例进行详细说明。注意，实施方式可以以多个不同形式来实施。所属技术领域的普通技术人员可以很容易地理解一个事实，就是方式和内容可以在不脱离本公开的宗旨及其范围的条件下被变换为各种各样的形式。因此，本公开不应该被解释为仅限定在下面的实施方式所记载的内容中。在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。
在附图中，有时为了明确起见，夸大表示了各构成要素的大小、层的厚度或区域。因此，本公开的一个方式并不一定限定于该尺寸，附图中各部件的形状和大小不反映真实比例。此外，附图示意性地示出了理想的例子，本公开的一个方式不局限于附图所示的形状或数值等。
本说明书中的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混同而设置，而不是为了在数量方面上进行限定的。
在本说明书中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解。例如，可以是固定连接，或可拆卸连接，或一体地连接；可以是机械连接，或电连接；可以是直接相连，或通过中间件间接相连，或两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本公开中的具体含义。
在本说明书中，晶体管是指至少包括栅电极、漏电极以及源电极这三个端子的元件。晶体管在漏电极(漏电极端子、漏区域或漏电极)与源电极(源电极端子、源区域或源电极)之间具有沟道区域，并且电流能够流过漏电极、沟道区域以及源电极。注意，在本说明书中，沟道区域是指电流主要流过的区域。
在本说明书中，第一极可以为漏电极、第二极可以为源电极，或者第一极可以为源电极、第二极可以为漏电极。在使用极性相反的晶体管的情况或电路工作中的电流方向变化的情况等下，“源电极”及“漏电极”的功能有时互相调换。因此，在本说明书中，“源电极”和“漏电极”可以互相调换。
在本说明书中，“电连接”包括构成要素通过具有某种电作用的元件连接在一起的情况。“具有某种电作用的元件”只要可以进行连接的构成要素间的电信号的授受，就对其没有特别的限制。“具有某种电作用的元件”的例子不仅包括电极和布线，而且还包括晶体管等开关元件、电阻器、电感器、电容器、其它具有各种功能的元件等。
在本说明书中，“膜”和“层”可以相互调换。例如，有时可以将“导电层”换成为“导电膜”。与此同样，有时可以将“绝缘膜”换成为“绝缘层”。
本公开中的“约”，是指不严格限定界限，允许工艺和测量误差范围内的数值。
如图1所示，COP封装技术下，显示面板包括显示区01和IC芯片绑定区02。由于柔性基板可弯折，而IC芯片03不可弯折，因此IC芯片绑定时，IC芯片的四个顶角容易在IC芯片压接时戳破膜层结构引起膜层断裂，膜层断裂会导致IC芯片的金属走线(电源线、信号线)断裂，从而引起IC芯片的信号断路故障。
本公开实施例提供一种显示基板。如图2所示，本公开实施例的显示基板包括：基底1和设置在所述基底上IC芯片的顶角处的叠层结构2；
所述叠层结构包括：设置在所述基底上的复合绝缘层结构22和设置在所述复合绝缘层结构上的缓冲结构24；其中，IC芯片的顶角位于所述叠层结构的斜上方，所述叠层结构包括设置在IC芯片的顶角内部的第一区域和设置在IC芯片的顶角外部的第二区域；
所述复合绝缘层结构包括隔离结构200，所述隔离结构包括下陷于所述复合绝缘层结构上表面的多个凹槽201；所述隔离结构中的一部分凹槽位于所述第一区域中，另一部分凹槽位于所述第二区域中；
所述缓冲结构覆盖所述复合绝缘层结构的上表面并且延伸至所述凹槽的底部；其中，所述上表面是远离基底的表面。
上述实施例提供的显示基板，在IC芯片的顶角处设置叠层结构，所述叠层结构包括：设置在基底上的复合绝缘层结构和设置在所述复合绝缘层结构上的缓冲结构，所述复合绝缘层结构包括隔离结构，所述隔离结构包括下陷于所述复合绝缘层结构上表面的多个凹槽，一部分凹槽设置在IC芯片顶角的内部区域，另一部分凹槽设置在IC芯片的顶角的外部区域，所述缓冲结构覆盖所述复合绝缘层结构的上表面并且延伸至所述凹槽的下底面。叠层结构通过复合绝缘层内的凹槽阻挡IC顶角处发生的膜层断裂沿水平方向或纵深方向扩散，从而保护IC绑定区域的金属走线，防止金属走线发生断裂。叠层结构通过覆盖在复合绝缘层表面的缓冲结构缓冲IC芯片绑定时的压接力量，保护IC芯片顶角附近的膜层结构，防止膜层发生断裂。
在一些示例性的实施方式中，所述基底是柔性基底。在其他的实施方式中，所述基底也可以是刚性基底。
在一些示例性的实施方式中，所述IC芯片的顶点在基底上的正投影为所述隔离结构在基底上的正投影的中心。如图3-1所示，所述叠层结构包括设置在IC芯片03的顶角内部的第一区域和设置在IC芯片的顶角外部的第二区域，所述第一区域内的隔离结构在基底上的正投影为正方形。
在一些示例性的实施方式中，所述IC芯片的顶点在基底上的正投影也可以不是所述隔离结构在基底上的正投影的中心。如图3-2所示，所述叠层结构包括设置在IC芯片03的顶角内部的第一区域和设置在IC芯片的顶角外部的第二区域，所述第一区域内的隔离结构在基底上的正投影为矩形，且所述矩形的长边平行于所述IC芯片的短边，所述矩形的短边平行于所述IC芯片的长边。如图3-3所示，所述叠层结构包括设置在IC芯片03的顶角内部的第一区域和设置在IC芯片的顶角外部的第二区域，所述第一区域内的隔离结构在基底上的正投影为矩形，且所述矩形的长边平行于所述IC芯片的长边，所述矩形的短边平行于所述IC芯片的短边。
如图4-1所示，在一些示例性的实施方式中，所述凹槽的底面为长方形；所述隔离结构包括沿第一方向并列排布的多条凹槽，每条凹槽沿第二方向延伸；其中，所述第一方向是凹槽底面的短边方向，所述第二方向是凹槽底面的长边方向。
在一些示例性的实施方式中，所述凹槽的底面为矩形、正多边形或圆形；所述隔离结构包括等间距排布的凹槽阵列，所述凹槽阵列包括M行N列凹槽，M大于1，N大于1。如图4-2所示，所述凹槽的底面为正方形。如图4-3所示，所述凹槽的底面为圆形。
在一些示例性的实施方式中，当所述凹槽的底面为长方形时，所述长方形的长小于或等于35微米且大于或等于25微米，所述长方形的宽小于或等于3.5微米且大于或等于2.5微米。
在一些示例性的实施方式中，当所述凹槽的底面为正方形时，所述正方形的边长小于或等于3.5微米且大于或等于2.5微米。
在一些示例性的实施方式中，当所述凹槽的底面为圆形时，所述圆形的直径小于或等于3.5微米且大于或等于2.5微米。
在一些示例性的实施方式中，任意两个凹槽之间的间距小于或等于3微米且大于或等于2微米。
在一些示例性的实施方式中，所述凹槽的深度小于或等于1.5微米且大于或等于0.5微米。
在一些示例性的实施方式中，所述缓冲结构的上表面包括平面部分和坡面部分；所述坡面朝着所述基底的方向倾斜。通过将缓冲结构的上表面的一部分设置为向下倾斜的坡面，能够有利于缓冲结构分散压力，保护缓冲结构之下的膜层结构，防止IC芯片顶角处的膜层发生断裂。
如图5所示，在一些示例性的实施方式中，所述复合绝缘层结构22包括依次设置在基底上的第一绝缘层结构221、第二绝缘层结构222和第三绝缘层结构223；
所述第一绝缘层结构设置在基底上，所述第二绝缘层结构的下表面覆盖所述第一绝缘层结构的上表面的第一部分，所述第三绝缘层结构的下表面覆盖所述第二绝缘层结构的上表面以及所述第一绝缘层结构的上表面的第二部分。
在一些示例性的实施方式中，所述显示基板还包括显示区，所述显示区包括基底和设置在所述基底上的像素驱动结构层、第一平坦层(PLN1)、发光结构层、第二平坦层(PLN2)和触控结构层；
所述第一绝缘层结构与所述像素驱动结构层中的绝缘层同层制备；所述第二绝缘层结构与所述第二平坦层同层制备；所述第三绝缘层结构与所述触控结构层中的绝缘层同层制备。
如图6所示，在一些示例性的实施方式中，所述第一绝缘层结构包括：依次设置在基底上的阻挡层(Barrier)2211、缓冲层(Buffer)2212、第一栅极绝缘层(GI1)2213、第二栅极绝缘层(GI2)2214和层间介质层(ILD)2215。
如图7所示，在一些示例性的实施方式中，所述第一绝缘层结构包括：依次设置在基底上的阻挡层(Barrier)2211、缓冲层(Buffer)2212、第一栅极绝缘层(GI1)2213、第二栅极绝缘层(GI2)2214、层间介质层(ILD)2215和钝化层(PVX)2216。
如图8所示，在一些示例性的实施方式中，所述缓冲结构包括第三区域103和第四区域104；其中，所述第三区域在基底上的正投影落入所述第二绝缘层结构在基底上的正投影的范围内，所述第四区域在基底上的正投影中的一部分落入所述第二绝缘层结构在基底上的正投影的范围内，另一部分落入所述第一绝缘层结构在基底上的正投影的范围内；所述第三区域和第四区域在基底上的正投影相邻且没有交叠区域；
所述第三区域内的缓冲结构的上表面为平面，所述第四区域内的缓冲结构的上表面为坡面；所述坡面朝着所述基底的方向倾斜。
在一些示例性的实施方式中，所述缓冲结构为有机层；所述有机层覆盖所述复合绝缘层结构的上表面并且填充在所述隔离结构的凹槽中。
其中，所述有机层的材料可以是：聚酰亚胺(PI)。
对于缓冲结构而言，有机膜层的硬度比无机膜层的硬度低，因此柔韧性更好。IC芯片绑定时，叠层结构表面的有机膜层具有更好的缓冲压力的作用，能够减弱施加在各个膜层上的外力，从而防止IC芯片顶角处的膜层结构发生断裂。
在一些示例性的实施方式中，所述缓冲结构的坡面部分是利用半色调掩膜版制备的。半色调掩膜版(Half-tone Mask)可以包括半透明区域，通过控制半透明区域的光透过量可以控制下方光刻胶刻蚀后的图案的高度。
下面通过显示面板的制备过程进行示例性说明。本公开所说的“图案化工艺”，对于金属材料、无机材料或透明导电材料，包括涂覆光刻胶、掩模曝光、显影、刻蚀、剥离光刻胶等处理，对于有机材料，包括涂覆有机材料、掩模曝光和显影等处理。沉积可以采用溅射、蒸镀、化学气相沉积中的任意一种或多种，涂覆可以采用喷涂、旋涂和喷墨打印中的任意一种或多种，刻蚀可以采用干刻和湿刻中的任意一种或多种，本公开不做限定。“薄膜”是指将某一种材料在基底上利用沉积、涂覆或其它工艺制作出的一层薄膜。若在整个制作过程当中该“薄膜”无需图案化工艺，则该“薄膜”还可以称为“层”。若在整个制作过程当中该“薄膜”需图案化工艺，则在图案化工艺前称为“薄膜”，图案化工艺后称为“层”。经过图案化工艺后的“层”中包含至少一个“图案”。本公开所说的“A和B同层设置”是指，A和B通过同一次图案化工艺同时形成，膜层的“厚度”为膜层在垂直于显示面板方向上的尺寸。本公开示例性实施例中，“A的正投影包含B的正投影”或者“B的正投影位于A的正投影的范围之内”，是指B的正投影的边界落入A的正投影的边界范围内，或者A的正投影的边界与B的正投影的边界重叠。
如图9所示，本公开实施例提供一种显示基板的制备方法，可以包括以下步骤：
步骤S1，在基底上形成复合绝缘层结构，在所述复合绝缘层结构中形成隔离结构，所述隔离结构包括下陷于所述复合绝缘层结构上表面的多个凹槽；所述隔离结构中的一部分凹槽位于第一区域中，另一部分凹槽位于第二区域中；其中，所述第一区域在IC芯片的顶角内部，所述第二区域在IC芯片的顶角外部；
步骤S2，在所述复合绝缘层结构上形成缓冲结构，所述缓冲结构覆盖所述复合绝缘层结构的上表面并且延伸至所述凹槽的底部；其中，所述上表面是远离基底的表面。
上述实施例提供的显示基板制备方法，在基底上形成复合绝缘层结构并在所述复合绝缘层结构中形成隔离结构，在所述复合绝缘层结构上形成缓冲结构，通过在所述隔离结构中开槽能够阻挡IC顶角处发生的膜层断裂沿水平方向或纵深方向扩散，从而保护IC绑定区域的金属走线，防止金属走线发生断裂。通过覆盖在复合绝缘层表面的缓冲结构缓冲IC芯片绑定时的压接力量，保护IC芯片顶角附近的膜层结构，防止膜层发生断裂。
在一些示例性的实施方式中，所述基底是柔性基底。在其他的实施方式中，所述基底也可以是刚性基底。
在一些示例性的实施方式中，所述IC芯片的顶点在基底上的正投影为所述隔离结构在基底上的正投影的中心。
在一些示例性的实施方式中，在所述复合绝缘层结构中形成隔离结构，包括：利用第一掩膜版对所述复合绝缘层结构进行图案化以形成多个凹槽。
在一些示例性的实施方式中，所述第一掩膜版包括沿第一方向并列排布的多个长方形的透光区，任意两个透光区之间是不透光区；其中，第一方向是长方形的短边方向；所述透光区对应于隔离结构中的凹槽。
在一些示例性的实施方式中，所述第一掩膜版包括M行N列的透光孔阵列，透光孔之间是不透光区；所述透光孔对应于隔离结构中的凹槽；M大于1，N大于1。
在一些示例性的实施方式中，所述透光孔是正方形、正多边形或圆形。
在一些示例性的实施方式中，所述在基底上形成复合绝缘层结构，包括以下步骤：
步骤S11，在基底上形成第一绝缘层结构；
步骤S12，在第一绝缘层结构上形成第二绝缘层结构；
步骤S13，在第一绝缘层结构和第二绝缘层结构上形成第三绝缘层结构；
其中，所述显示基板还包括显示区，所述显示区包括基底和设置在所述基底上的像素驱动结构层、第一平坦层(PLN1)、发光结构层、第二平坦层(PLN2)和触控结构层；
所述第一绝缘层结构与所述像素驱动结构层中的绝缘层同层制备；所述第二绝缘层结构与所述第二平坦层同层制备；所述第三绝缘层结构与所述触控结构层中的绝缘层同层制备。
在一些示例性的实施方式中，在基底上形成第一绝缘层结构，包括：在基底上依次形成阻挡层(Barrier)、缓冲层(Buffer)、第一栅极绝缘层(GI1)、第二栅极绝缘层(GI2)和层间介质层(ILD)。
在一些示例性的实施方式中，在基底上形成第一绝缘层结构，包括：在基底上依次形成阻挡层(Barrier)、缓冲层(Buffer)、第一栅极绝缘层(GI1)、第二栅极绝缘层(GI2)、层间介质层(ILD)和钝化层(PVX)。
在一些示例性的实施方式中，在所述复合绝缘层结构上形成缓冲结构，包括：
在所述复合绝缘层结构上沉积有机层；其中，所述有机层填充所述隔离结构的凹槽；
利用第二掩膜版对所述有机层进行图案化使得所述有机层上表面包括平面部分和坡面部分；所述坡面朝着所述基底的方向倾斜。
其中，所述第二掩膜版包括不透光区和半透光区；所述半透光区中不同位置的透光率不同；所述不透光区用于形成所述有机层的平面部分的图案，所述半透光区用于形成所述有机层的坡面部分的图案。
对于缓冲结构而言，有机膜层的硬度比无机膜层的硬度低，因此柔韧性更好。IC芯片绑定时，叠层结构表面的有机膜层具有更好的缓冲压力的作用，能够减弱施加在各个膜层上的外力，从而防止IC芯片顶角处的膜层结构发生断裂。通过将缓冲结构的上表面的一部分设置为曲面，能够有利于缓冲结构分散压力，保护缓冲结构之下的膜层结构，防止IC芯片顶角处的膜层发生断裂。
本公开实施例还提供了一种显示装置，包括上述显示基板。
所述显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪产品等任何具有显示功能的产品或部件。对于该显示装置的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本公开的限制。
虽然本公开所揭露的实施方式如上，但所述的内容仅为便于理解本公开而采用的实施方式，并非用以限定本公开。任何本公开所属领域内的技术人员，在不脱离本公开所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本公开的专利保护范围，仍须以所附的权利要求书所界定的范围为准。
Claims (10)
1.一种显示基板，包括：基底和设置在所述基底上IC芯片的顶角处的叠层结构；
所述叠层结构包括：设置在所述基底上的复合绝缘层结构和设置在所述复合绝缘层结构上的缓冲结构；其中，IC芯片的顶角位于所述叠层结构的斜上方，所述叠层结构包括设置在IC芯片的顶角内部的第一区域和设置在IC芯片的顶角外部的第二区域；
所述复合绝缘层结构包括隔离结构，所述隔离结构包括下陷于所述复合绝缘层结构上表面的多个凹槽；所述隔离结构中的一部分凹槽位于所述第一区域中，另一部分凹槽位于所述第二区域中；
所述缓冲结构覆盖所述复合绝缘层结构的上表面并且延伸至所述凹槽的底部；其中，所述上表面是远离基底的表面。
2.如权利要求1所述的显示基板，其特征在于：
所述IC芯片的顶点在基底上的正投影为所述隔离结构在基底上的正投影的中心。
3.如权利要求1所述的显示基板，其特征在于：
所述凹槽的底面为长方形；所述隔离结构包括沿第一方向并列排布的多条凹槽，每条凹槽沿第二方向延伸；其中，所述第一方向是凹槽底面的短边方向，所述第二方向是凹槽底面的长边方向。
4.如权利要求1所述的显示基板，其特征在于：
所述凹槽的底面为矩形、正多边形或圆形；所述隔离结构包括等间距排布的凹槽阵列，所述凹槽阵列包括M行N列凹槽，M大于1，N大于1。
5.如权利要求1所述的显示基板，其特征在于：
所述缓冲结构的上表面包括平面部分和坡面部分；所述坡面朝着所述基底的方向倾斜。
6.如权利要求1所述的显示基板，其特征在于：
所述复合绝缘层结构包括依次设置在基底上的第一绝缘层结构、第二绝缘层结构和第三绝缘层结构；
所述第一绝缘层结构设置在基底上，所述第二绝缘层结构的下表面覆盖所述第一绝缘层结构的上表面的第一部分，所述第三绝缘层结构的下表面覆盖所述第二绝缘层结构的上表面以及所述第一绝缘层结构的上表面的第二部分。
7.如权利要求6所述的显示基板，其特征在于：
所述显示基板还包括显示区，所述显示区包括基底和设置在所述基底上的像素驱动结构层、第一平坦层、发光结构层、第二平坦层和触控结构层；
所述第一绝缘层结构与所述像素驱动结构层中的绝缘层同层制备；所述第二绝缘层结构与所述第二平坦层同层制备；所述第三绝缘层结构与所述触控结构层中的绝缘层同层制备。
8.如权利要求5所述的显示基板，其特征在于：
所述缓冲结构为有机层。
9.如权利要求5或8所述的显示基板，其特征在于：
所述缓冲结构的坡面部分是利用半色调掩膜版制备的。
10.一种显示装置，包括权利要求1-9中任一项所述的显示基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111131719.5A CN113838872B (zh) | 2021-09-26 | 2021-09-26 | 显示基板及显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111131719.5A CN113838872B (zh) | 2021-09-26 | 2021-09-26 | 显示基板及显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113838872A CN113838872A (zh) | 2021-12-24 |
| CN113838872B true CN113838872B (zh) | 2024-02-13 |
Family
ID=78970301
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111131719.5A Active CN113838872B (zh) | 2021-09-26 | 2021-09-26 | 显示基板及显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113838872B (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102194932A (zh) * | 2010-03-08 | 2011-09-21 | Lg伊诺特有限公司 | 发光器件及其制造方法 |
| CN109755256A (zh) * | 2017-11-01 | 2019-05-14 | 京东方科技集团股份有限公司 | 柔性显示面板及制备方法、柔性显示装置 |
| CN110211998A (zh) * | 2019-05-31 | 2019-09-06 | 武汉天马微电子有限公司 | 一种有机发光显示面板及显示装置 |
| CN110718514A (zh) * | 2018-07-12 | 2020-01-21 | 三星电子株式会社 | 包括覆盖钝化层的一部分的覆盖保护层的半导体芯片 |
| CN112151445A (zh) * | 2020-09-28 | 2020-12-29 | 京东方科技集团股份有限公司 | 一种显示基板的制备方法及显示基板、显示装置 |
| CN112490272A (zh) * | 2020-11-27 | 2021-03-12 | 京东方科技集团股份有限公司 | 一种显示基板及其制备方法、显示装置 |
| CN213042095U (zh) * | 2020-08-24 | 2021-04-23 | 京东方科技集团股份有限公司 | 显示面板和具有其的显示装置 |
| CN113241343A (zh) * | 2021-04-30 | 2021-08-10 | 上海天马微电子有限公司 | Led显示面板和显示装置 |
| CN113284935A (zh) * | 2021-05-20 | 2021-08-20 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6492684B2 (en) * | 1998-01-20 | 2002-12-10 | International Business Machines Corporation | Silicon-on-insulator chip having an isolation barrier for reliability |
| KR102308152B1 (ko) * | 2015-06-11 | 2021-10-01 | 삼성디스플레이 주식회사 | 표시 장치 |
| EP4047659A4 (en) * | 2019-10-16 | 2022-10-12 | BOE Technology Group Co., Ltd. | DISPLAY SUBSTRATE AND MANUFACTURING METHOD THEREOF, AND DISPLAY DEVICE |
-
2021
- 2021-09-26 CN CN202111131719.5A patent/CN113838872B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102194932A (zh) * | 2010-03-08 | 2011-09-21 | Lg伊诺特有限公司 | 发光器件及其制造方法 |
| CN109755256A (zh) * | 2017-11-01 | 2019-05-14 | 京东方科技集团股份有限公司 | 柔性显示面板及制备方法、柔性显示装置 |
| CN110718514A (zh) * | 2018-07-12 | 2020-01-21 | 三星电子株式会社 | 包括覆盖钝化层的一部分的覆盖保护层的半导体芯片 |
| CN110211998A (zh) * | 2019-05-31 | 2019-09-06 | 武汉天马微电子有限公司 | 一种有机发光显示面板及显示装置 |
| CN213042095U (zh) * | 2020-08-24 | 2021-04-23 | 京东方科技集团股份有限公司 | 显示面板和具有其的显示装置 |
| CN112151445A (zh) * | 2020-09-28 | 2020-12-29 | 京东方科技集团股份有限公司 | 一种显示基板的制备方法及显示基板、显示装置 |
| CN112490272A (zh) * | 2020-11-27 | 2021-03-12 | 京东方科技集团股份有限公司 | 一种显示基板及其制备方法、显示装置 |
| CN113241343A (zh) * | 2021-04-30 | 2021-08-10 | 上海天马微电子有限公司 | Led显示面板和显示装置 |
| CN113284935A (zh) * | 2021-05-20 | 2021-08-20 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113838872A (zh) | 2021-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109410758B (zh) | 透明显示装置 | |
| CN110416434B (zh) | 显示基板及其制备方法、显示装置 | |
| US10431771B2 (en) | Organic light-emitting display device | |
| CN108123062B (zh) | 有机发光显示装置 | |
| JP6807178B2 (ja) | 表示装置、表示装置の製造方法 | |
| EP3651002B1 (en) | Display device | |
| WO2020024705A1 (zh) | 显示基板及其制备方法、显示面板 | |
| US10495915B2 (en) | Multiple panel substrate, display device and method of manufacturing display device | |
| KR101937613B1 (ko) | 표시 장치 | |
| US9070897B2 (en) | Display panel | |
| KR102495122B1 (ko) | 표시 장치 | |
| KR20200037765A (ko) | 가요성 표시 장치 및 그 제조 방법 | |
| KR20160149385A (ko) | 플렉서블 디스플레이 장치와, 이의 제조 방법 | |
| CN111146215B (zh) | 一种阵列基板、其制作方法及显示装置 | |
| CN113287198B (zh) | 显示面板及其制作方法和对位方法 | |
| US11257868B2 (en) | Display substrate, fabricating method thereof and display device | |
| CN113284935B (zh) | 显示基板及其制备方法、显示装置 | |
| US20210343805A1 (en) | Array substrate, display device, and method for fabricating an array substrate | |
| US9450208B2 (en) | Organic electroluminescence display device | |
| CN113937236A (zh) | 显示基板及其制备方法、显示装置 | |
| TW201812550A (zh) | 電子裝置 | |
| CN114388587A (zh) | 显示装置 | |
| CN112768498B (zh) | 一种显示基板及显示装置 | |
| KR102122401B1 (ko) | 유기전계 발광소자 및 이의 제조 방법 | |
| CN113838872B (zh) | 显示基板及显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |