CN113808962A - 一种芯片封装工艺 - Google Patents

一种芯片封装工艺 Download PDF

Info

Publication number
CN113808962A
CN113808962A CN202111346160.8A CN202111346160A CN113808962A CN 113808962 A CN113808962 A CN 113808962A CN 202111346160 A CN202111346160 A CN 202111346160A CN 113808962 A CN113808962 A CN 113808962A
Authority
CN
China
Prior art keywords
chip
frame
lead frame
substrate
pins
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111346160.8A
Other languages
English (en)
Inventor
徐钉
朱文琴
王辰玥
叶柳凯
马华超
胡玄
张文江
吴如兆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ningbo CRRC Times Transducer Technology Co Ltd
Original Assignee
Ningbo CRRC Times Transducer Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ningbo CRRC Times Transducer Technology Co Ltd filed Critical Ningbo CRRC Times Transducer Technology Co Ltd
Priority to CN202111346160.8A priority Critical patent/CN113808962A/zh
Publication of CN113808962A publication Critical patent/CN113808962A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明公开了一种芯片封装工艺，包括：获取具有引线框架的基板，引线框架上预设有可满足电路转换功能的目标线路框架；对基板上引线框架所在的位置进行封装；对基板的多余部分进行裁切，获得封装件；将芯片与封装件进行组装，并将芯片的芯片引脚与引线框架的框架连接引脚焊接连接；对芯片引脚以及芯片的表面进行涂敷操作。本发明所提供的工艺，引线框架上预设有目标线路框架，可满足电路转换功能，取消芯片成型封装工序，引线框架直接封装成型后，再将芯片与封装件焊接固定后涂敷处理，单次封装即可，并采用焊接的方式连接芯片引脚与框架连接引脚，焊接热量低，结合强度高，涂敷处理后，连接强度高，绝缘效果好，可有效提高芯片的可靠性。

Description

一种芯片封装工艺
技术领域
本发明涉及芯片封装领域，特别是涉及一种芯片封装工艺。
背景技术
电流检测是新能源汽车电驱系统的重要功能，其性能优劣直接关系到电动汽车的稳定性和可靠性。基于霍尔电流传感器的电流检测方法具有损耗低、性能稳定、自带隔离、过载能力强等优点，逐渐成为新能源汽车中电流检测的主流方案。在新能源汽车政策补贴逐年下降、市场竞争日趋激烈的今天，如何降低产品的硬成本、保证产品可靠性、降低生产周期等问题，是需持续改善的重要项目。
芯片封装是指芯片和不同类型框架及塑封料形成的具有不同外形塑封体的一种工艺，它有固定、密封、保护芯片并增强导热性能的作用。现阶段，越来越多的芯片厂家选择将大规模集成电路进行封装，其芯片的芯片引脚定义通常也都由芯片厂家决定。因此，引脚输出形式受到霍尔元件的限制不能满足用户多元化的需求，需要通过电路转换从而重新确定引脚定义。
现有技术中，电流传感器的芯片封装方式，一般将芯片、PCB板、PCB板引脚以及封装件进行组合，芯片引脚通过表面组装技术（SMT）焊接在PCB板上，PCB板引脚通过表面组装技术（SMT）焊接在PCB板上，对焊接了芯片与PCB引脚的PCB板进行注塑封装，形成封装件。
然而，现有技术中的结构，存在以下缺点：
（1）由于需要采用PCB板完成引脚电路转换，增加PCB板的成本；
（2）现有结构采用SMT贴片工艺，存在锡珠及虚焊风险；
（3）芯片的成本高，成型封装不良会造成较大成本损失；
（4）芯片、PCB板及PCB板引脚在装配后，需整体成型封装，成型时的高温高压会对芯片及PCB板产生较大应力，并影响芯片的性能；
（5）需对封装后的芯片进行烘烤，烘烤时间较长，降低量产效率。
因此，如何有效降低芯片的制造成本，提高封装效率，是本领域技术人员目前需要解决的技术问题。
发明内容
本发明的目的是提供一种芯片封装工艺，用于降低成本，提高生产效率，保证芯片的性能。
为实现上述目的，本发明提供如下技术方案：
一种芯片封装工艺，包括以下步骤：
获取具有引线框架的基板，所述引线框架上预设有可满足电路转换功能的目标线路框架；其中，引线框架的框架引脚包括框架连接引脚和框架转换引脚，所述框架连接引脚用于连接芯片，所述框架转换引脚用于连接外部设备；
对所述基板上引线框架所在的位置进行封装；
对所述基板的多余部分进行裁切，获得封装件；
将芯片与所述封装件进行组装，并将所述芯片的芯片引脚与所述引线框架的框架连接引脚焊接连接；
对所述芯片引脚以及所述芯片的表面进行涂敷操作。
优选的，所述基板为冲压基板。
优选的，所述步骤获取具有引线框架的基板之前，还包括：
根据所述引线框架的目标线路框架的结构设计冲压模具；
获取板材；
采用所述冲压模具对所述板材进行冲压成型，获得所述基板。
优选的，所述步骤采用所述冲压模具对所述板材进行冲压成型包括：
沿所述板材的长度方向，采用所述冲压模具对所述板材进行连续冲压，获得相互连接的若干基板。
优选的，所述步骤获取具有引线框架的基板，与所述步骤对所述基板上引线框架所在的位置进行封装之间，还包括：
对所述基板的表面进行镀层处理。
优选的，所述基板包括外框、所述引线框架以及连接于所述外框和所述引线框架之间的加强筋。
优选的，所述基板的外框上还设有模具定位孔。
优选的，所述封装件上设有供所述芯片放入的凹槽，所述封装件内与所述芯片的芯片引脚对应的位置还设有避空部。
优选的，所述步骤将所述芯片的芯片引脚与所述引线框架的框架引脚焊接连接中，焊接方式为锡熔焊、激光熔焊、激光锡焊或电阻焊。
优选的，所述步骤对所述芯片引脚以及所述芯片的表面进行涂敷操作中，涂敷的涂层为胶涂层或者漆涂层。
本发明所提供的芯片封装工艺，包括以下步骤：获取具有引线框架的基板，所述引线框架上预设有可满足电路转换功能的目标线路框架；其中，引线框架的框架引脚包括框架连接引脚和框架转换引脚，所述框架连接引脚用于连接芯片，所述框架转换引脚用于连接外部设备；对所述基板上引线框架所在的位置进行封装；对所述基板的多余部分进行裁切，获得封装件；将芯片与所述封装件进行组装，并将所述芯片的芯片引脚与所述引线框架的框架连接引脚焊接连接；对所述芯片引脚以及所述芯片的表面进行涂敷操作。本发明所提供的芯片封装工艺，利用所述引线框架替代现有技术中的PCB板，所述引线框架上预设有目标线路框架，可满足电路转换功能，有效降低PCB板所产生的成本，同时，取消芯片成型封装工序，杜绝了成型封装过程中对芯片性能的影响，引线框架直接封装成型后，再将芯片与封装件焊接固定后涂敷处理，单次封装即可，并采用焊接的方式对所述芯片的芯片引脚与所述引线框架的框架引脚进行连接，焊接热量低，结合强度高，涂敷处理后，连接强度高，绝缘效果好，可有效提高芯片的可靠性。
在一种优选实施方式中，所述基板包括外框、所述引线框架以及连接于所述外框和所述引线框架之间的加强筋。上述设置，利用基板对引线框架进行支撑，并设置加强筋，当需要对基板上的引线框架位置进行封装时，外框和加强筋可以对引线框架起到良好的支撑作用，避免引线框架在封装时的位置偏差，提高封装精度。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明所提供的芯片封装工艺的流程图；
图2为本发明所提供的芯片封装工艺中芯片、引线框架以及封装件的结构示意图；
图3为本发明所提供的芯片封装工艺的过程示意图；
其中：芯片-1、芯片引脚-2、封装件-3、引线框架-4、框架转换引脚-4-1、加强筋-4-2、模具定位孔-4-3。
具体实施方式
本发明的核心是提供一种芯片封装工艺，用于降低成本，提高生产效率，保证芯片的性能。
为了使本技术领域的人员更好地理解本发明方案，下面结合附图和具体实施方式对本发明作进一步的详细说明。
请参考图1至图3，图1为本发明所提供的芯片封装工艺的流程图；图2为本发明所提供的芯片封装工艺中芯片、引线框架以及封装件的结构示意图；图3为本发明所提供的芯片封装工艺的过程示意图。
在该实施方式中，芯片封装工艺包括以下步骤：
步骤S1：获取具有引线框架4的基板，引线框架4上预设有可满足电路转换功能的目标线路框架，即引线框架4的框架路线为预先设定的，需要满足特定的电路转换功能；具体的，引线框架4的框架引脚包括框架连接引脚和框架转换引脚4-1，框架连接引脚与芯片引脚2电连接，框架转换引脚4-1用于连接外部设备；
步骤S2：对基板上引线框架4所在的位置进行封装；具体的，可以采用注塑模具或者封装模具进行封装；
步骤S3：对基板的多余部分进行裁切，获得封装件3，即成型封装后，裁切工装将多余的基板上的框架结构进行切除，形成所需封装件3；
步骤S4：将芯片1与封装件3进行组装，并将芯片1的芯片引脚2与引线框架4的框架引脚焊接连接，芯片引脚2与引线框架4的框架连接引脚进行连接，实现芯片引脚2的标定转换以及引脚间距的扩大，以适配外部接插设备；
步骤S5：对芯片引脚2以及芯片1的表面进行涂敷操作。
本发明所提供的芯片封装工艺，利用引线框架4替代现有技术中的PCB板，引线框架4上预设有目标线路框架，可满足电路转换功能，有效降低PCB板所产生的成本，同时，取消芯片1成型封装工序，杜绝了成型封装过程中对芯片1性能的影响，引线框架4直接封装成型后，再将芯片1与封装件3焊接固定后涂敷处理，单次封装即可，并采用焊接的方式对芯片1的芯片引脚2与引线框架4的框架连接引脚进行连接，焊接热量低，结合强度高，涂敷处理后，连接强度高，绝缘效果好，可有效提高芯片1的可靠性。
进一步，基板优选为冲压基板，即采用冲压成型的方式获取基板。
具体的，步骤获取具有引线框架4的基板之前，还包括：
根据引线框架4的目标线路框架结构设计冲压模具，即通过开模，实现引线框架4的批量生产；
获取板材，板材优选为铜板材，最优选为磷青铜板材；
采用冲压模具对板材进行冲压成型，获得基板。
在上述各实施方式的基础上，步骤采用冲压模具对板材进行冲压成型包括：沿板材的长度方向，采用冲压模具对板材进行连续冲压，获得相互连接的若干基板。即可以采用冲压模具连续加工，在同一张板体的不同位置对此冲压，可实现连续生产，提高效率。
在上述各实施方式的基础上，步骤获取具有引线框架4的基板，与步骤对基板上引线框架4所在的位置进行封装之间，还包括：
对基板的表面进行镀层处理；具体的，在获取基板以后，对基板的表面进行镀层处理，采用镍材打底，镀锡或镀金，以提升引线框架4引脚的可焊性。。
在上述各实施方式的基础上，基板包括外框、引线框架4以及连接于外框和引线框架4之间的加强筋4-2；加强筋4-2结构可以减少基板变形风险，提高强度，保证引线框架4的结构稳定。上述设置，利用基板对引线框架4进行支撑，并设置加强筋4-2，当需要对基板上的引线框架4位置进行封装时，外框和加强筋4-2可以对引线框架4起到良好的支撑作用，避免引线框架4在封装时的位置偏差，提高封装精度。
在上述各实施方式的基础上，基板的外框上还设有模具定位孔4-3。优选的，模具定位孔4-3的个数不少于三个，以提高基板与模具之间的牢固性；模具定位孔4-3的设置，可将基板精准固定在模具上进行成型封装，成型材料采用热固性材料；模具的对应位置设有凸台，与模具定位孔4-3配合。
在上述各实施方式的基础上，封装件3上设有供芯片1放入的凹槽，保证芯片1安装后的位置度；进一步，封装件3内与芯片引脚2对应的位置还设有避空部，封装件3的引脚焊接区域设计为避空结构，可以防止焊接热对封装件3造成不良影响；
在上述各实施方式的基础上，步骤将芯片引脚2与引线框架4的框架引脚电连接包括：将芯片引脚2与引线框架4的框架引脚焊接连接；具体的，焊接方式为锡熔焊、激光熔焊、激光锡焊或电阻焊，优选为锡熔焊。
进一步，芯片1优选采用直插式芯片，应用锡熔焊接工艺将芯片引脚2与引线框架4的框架连接引脚进行连接，锡熔焊接工艺在不损害引脚基材的前提下，通过较低的电压和电流将引脚表面镀层熔合，形成可靠的结合键。
在上述各实施方式的基础上，步骤对芯片引脚2以及芯片1的表面进行涂敷操作中，涂敷的涂层为胶涂层或者漆涂层，即涂层可以为胶或者漆。焊接后对芯片引脚2和芯片1的上表面涂敷涂层，可以采用UV胶或三防漆，能够起到绝缘效果，有利于引脚与封装件3固定黏连的材料均可，涂敷涂层的设置，可以防止引脚间发生短路，有效避免因锡须生长或其他因素造成的引脚短路，增强芯片1的连接强度，并增强芯片1与封装体之间的稳固性，提高抗振能力。
该芯片封装工艺，具有以下优点：
1. 采用leadframe引线框架4实现电路转换：取消PCB板的设计，采用引线框架4方案，将芯片1内部电路引出端与外引线进行电气连接，实现特定要求的电路转换；
2. 芯片1性能可靠性设计：取消芯片1成型封装工序，杜绝了成型封装过程对芯片1性能可靠性的影响，引线框架4直接封装成型后，再通过焊接工艺将芯片1与封装件3固定；
3.尺寸可靠性：引线框架4的框架引脚尺寸，以及位置度，完全由引线框架4的加工精度决定，无装配、焊接等因素影响，无积累误差，精度可控性高。
以上对本发明所提供的芯片封装工艺进行了详细介绍。本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的封装工艺及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以对本发明进行若干改进和修饰，这些改进和修饰也落入本发明权利要求的保护范围内。

Claims (10)

1.一种芯片封装工艺，其特征在于，包括以下步骤：
获取具有引线框架（4）的基板，所述引线框架（4）上预设有可满足电路转换功能的目标线路框架；其中，引线框架（4）的框架引脚包括框架连接引脚和框架转换引脚（4-1），所述框架连接引脚用于连接芯片，所述框架转换引脚（4-1）用于连接外部设备；
对所述基板上引线框架（4）所在的位置进行封装；
对所述基板的多余部分进行裁切，获得封装件（3）；
将芯片（1）与所述封装件（3）进行组装，并将所述芯片（1）的芯片引脚（2）与所述引线框架（4）的框架连接引脚焊接连接；
对所述芯片引脚（2）以及所述芯片（1）的表面进行涂敷操作。
2.根据权利要求1所述的芯片封装工艺，其特征在于，所述基板为冲压基板。
3.根据权利要求2所述的芯片封装工艺，其特征在于，所述步骤获取具有引线框架（4）的基板之前，还包括：
根据所述引线框架（4）的目标线路框架的结构设计冲压模具；
获取板材；
采用所述冲压模具对所述板材进行冲压成型，获得所述基板。
4.根据权利要求3所述的芯片封装工艺，其特征在于，所述步骤采用所述冲压模具对所述板材进行冲压成型包括：
沿所述板材的长度方向，采用所述冲压模具对所述板材进行连续冲压，获得相互连接的若干基板。
5.根据权利要求2所述的芯片封装工艺，其特征在于，所述步骤获取具有引线框架（4）的基板，与所述步骤对所述基板上引线框架（4）所在的位置进行封装之间，还包括：
对所述基板的表面进行镀层处理。
6.根据权利要求1至5任意一项所述的芯片封装工艺，其特征在于，所述基板包括外框、所述引线框架（4）以及连接于所述外框和所述引线框架（4）之间的加强筋（4-2）。
7.根据权利要求6所述的芯片封装工艺，其特征在于，所述基板的外框上还设有模具定位孔（4-3）。
8.根据权利要求1至5任意一项所述的芯片封装工艺，其特征在于，所述封装件（3）上设有供所述芯片（1）放入的凹槽，所述芯片（1）为直插式芯片，所述封装件（3）内与所述芯片（1）的芯片引脚（2）对应的位置还设有避空部。
9.根据权利要求1至5任意一项所述的芯片封装工艺，其特征在于，所述步骤将所述芯片（1）的芯片引脚（2）与所述引线框架（4）的框架引脚焊接连接中，焊接方式为锡熔焊、激光熔焊、激光锡焊或电阻焊。
10.根据权利要求9所述的芯片封装工艺，其特征在于，所述步骤对所述芯片引脚（2）以及所述芯片（1）的表面进行涂敷操作中，涂敷的涂层为胶涂层或者漆涂层。
CN202111346160.8A 2021-11-15 2021-11-15 一种芯片封装工艺 Pending CN113808962A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111346160.8A CN113808962A (zh) 2021-11-15 2021-11-15 一种芯片封装工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111346160.8A CN113808962A (zh) 2021-11-15 2021-11-15 一种芯片封装工艺

Publications (1)

Publication Number Publication Date
CN113808962A true CN113808962A (zh) 2021-12-17

Family

ID=78898561

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111346160.8A Pending CN113808962A (zh) 2021-11-15 2021-11-15 一种芯片封装工艺

Country Status (1)

Country Link
CN (1) CN113808962A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1697165A (zh) * 2004-05-12 2005-11-16 宏连国际科技股份有限公司 晶片承载座体的转换介质
CN101373683A (zh) * 2007-03-14 2009-02-25 松下电工株式会社 高频继电器、高频模块以及适配基板
CN101842894A (zh) * 2007-10-30 2010-09-22 罗伯特·博世有限公司 模块壳体和用于制造模块壳体的方法
US20200343165A1 (en) * 2019-04-25 2020-10-29 Texas Instruments Incorporated Multi-lead adapter

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1697165A (zh) * 2004-05-12 2005-11-16 宏连国际科技股份有限公司 晶片承载座体的转换介质
CN101373683A (zh) * 2007-03-14 2009-02-25 松下电工株式会社 高频继电器、高频模块以及适配基板
CN101842894A (zh) * 2007-10-30 2010-09-22 罗伯特·博世有限公司 模块壳体和用于制造模块壳体的方法
US20200343165A1 (en) * 2019-04-25 2020-10-29 Texas Instruments Incorporated Multi-lead adapter

Similar Documents

Publication Publication Date Title
KR101039513B1 (ko) 고체 전해 콘덴서
US6236561B1 (en) Chip type solid electrolytic capacitor and its manufacturing method
US10910296B2 (en) Lead frame and method of fabricating the same
US10615155B2 (en) Intelligent power module and manufacturing method thereof
US20150055315A1 (en) Electronic package structure and method for making the same
US10879222B2 (en) Power chip integration module, manufacturing method thereof, and double-sided cooling power module package
CN102903693A (zh) 功率器件封装模块及其制造方法
US20150276143A1 (en) Easily-assembled cob lamp bead, support for the lamp bead, method for manufacturing the lamp bead, and easily-assembled led module
CN109713912B (zh) 用于空调器的功率集成模块及其制造方法
WO2022143735A1 (zh) 一种双面塑封电源产品
CN114334428B (zh) 一种一体成型模压电感的制造方法
KR101232241B1 (ko) 세라믹 전자부품
JP2002075807A (ja) 固体電解コンデンサおよびその製造方法
CN113808962A (zh) 一种芯片封装工艺
CN109546871B (zh) 用于空调器的功率集成模块及其制造方法
CN116487362A (zh) 电子器件的封装结构及其制作方法
CN104952854A (zh) 电子封装结构及其封装方法
CN110931449A (zh) 电源模块封装结构及电源模块的封装方法
JP4020479B2 (ja) 樹脂封口型コンデンサ
CN215815865U (zh) 一种半导体模块及封装结构
CN216213384U (zh) 半导体电路和电子产品
CN104813467A (zh) 轴向半导体封装
US20220278085A1 (en) Method for connecting an electrical device to a bottom unit by using a solderless joint
CN215955112U (zh) 一种超高压片式钽电容器及其引线框架
CN220856239U (zh) 一种高功率采样片状电阻

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20211217

RJ01 Rejection of invention patent application after publication