CN113805817A - 增强flash存储器随机读写能力的方法、装置、系统及介质 - Google Patents

增强flash存储器随机读写能力的方法、装置、系统及介质 Download PDF

Info

Publication number
CN113805817A
CN113805817A CN202111177612.4A CN202111177612A CN113805817A CN 113805817 A CN113805817 A CN 113805817A CN 202111177612 A CN202111177612 A CN 202111177612A CN 113805817 A CN113805817 A CN 113805817A
Authority
CN
China
Prior art keywords
flash memory
bit
read
enhancement mode
mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111177612.4A
Other languages
English (en)
Inventor
孙林
朱勇
韩标
李孙华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Bairui Internet Technology Co ltd
Original Assignee
Shenzhen Bairui Internet Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Bairui Internet Technology Co ltd filed Critical Shenzhen Bairui Internet Technology Co ltd
Priority to CN202111177612.4A priority Critical patent/CN113805817A/zh
Publication of CN113805817A publication Critical patent/CN113805817A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)

Abstract

本申请公开了一种增强FLASH存储器随机读写能力的方法、装置、系统及介质，属于存储器数据读写领域，该方法主要包括，将FLASH存储器配置为读取增强模式；以及，在读取增强模式下对FLASH存储器存储的数据进行读取。本申请的有益效果是，通过将FLASH配置为读取增强模式，在硬件完全无需修改变更的情况下，通过软件的方式，使得在读取FLASH存储器的数据时，传输指令和地址阶段的速率大大提升，从而提升读取FLASH存储器的速度。

Description

增强FLASH存储器随机读写能力的方法、装置、系统及介质
技术领域
本申请涉及存储器数据读写领域，特别涉及一种增强FLASH存储器随机读写能力的方法、装置、系统及介质。
背景技术
现有技术中，在进行多线读取FLASH存储器数据时，其命令及读取地址都为以单根数据线方式进行传输，并且需要占用8个虚拟周期，传输指令和地址的速度比较缓慢；要想提升读取性能，需要在硬件上进行修改才可实现，即需要硬件去适配以支持读取增强模式。
发明内容
针对现有技术存在的问题，本申请主要提供一种在硬件不支持读取增强模式时，实现增强FLASH存储器随机读写能力的方法、装置、系统及介质。在不改变硬件的情况下，通过将FLASH配置为读取增强模式并进入该模式，使得后续在读取FLASH存储器的数据时，大大提升随机读取性能。
为了实现上述目的，本申请采用的一个技术方案是：提供一种增强FLASH存储器随机读写能力的方法，其包括：
将FLASH存储器配置为读取增强模式；以及，在读取增强模式下对FLASH存储器存储的数据进行读取；其中，读取增强模式为，传输指令和地址阶段设置为第一次读取数据时传输8位传输指令、24位地址、8位启动读取增强模式位以及4位虚拟周期，随后每一次读取数据只需要传输24位地址、8位启动读取增强模式位以及4位虚拟周期的模式。
本申请采用的另一个技术方案是：提供一种增强FLASH存储器随机读写能力的装置，其包括：配置模块，用于将FLASH存储器配置为读取增强模式；以及，读取模块，用于在读取增强模式下对FLASH存储器存储的数据进行读取；其中读取增强模式为，传输指令和地址阶段设置为第一次读取数据时传输8位传输指令、24位地址、8位启动读取增强模式位以及4位虚拟周期，随后每一次读取数据只需要传输24位地址、8位启动读取增强模式位以及4位虚拟周期的模式。
本申请采用的另一个技术方案是：提供一种增强FLASH存储器随机读写能力的系统，其包括FLASH存储器以及上述的增强FLASH存储器随机读写能力的装置。
本申请采用的另一个技术方案是：提供一种计算机可读存储介质，其存储有计算机指令，该计算机指令被操作以执行上述的增强FLASH存储器随机读写能力的方法。
本申请的技术方案可以达到的有益效果是：本申请设计了一种增强FLASH存储器随机读写能力的方法、装置、系统及介质，通过将FLASH配置为读取增强模式，在硬件完全无需修改变更的情况下，通过软件的方式，使得在读取FLASH存储器的数据时，传输指令和地址阶段的速率大大提升，从而提升读取FLASH存储器的速度。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是现有技术中4线读取FLASH存储器的时序图；
图2是本申请一种增强FLASH存储器随机读写能力的方法的一个具体实施方式流程示意图；
图3是本申请一种增强FLASH存储器随机读写能力的方法的一个具体实施例中FLASH存储器的时序图；
图4是本申请一种增强FLASH存储器随机读写能力的装置的一个具体实施方式示意图；
图5是本申请一种增强FLASH存储器随机读写能力的系统的一个具体实施方式示意图。
通过上述附图，已示出本公开明确的实施例，后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本公开构思的范围，而是通过参考特定实施例为本领域技术人员说明本公开的概念。
具体实施方式
下面结合附图对本申请的较佳实施例进行详细阐述，以使本申请的优点和特征能更易于被本领域技术人员理解，从而对本申请的保护范围做出更为清楚明确的界定。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
现有技术在不改变硬件的情况下，提升传输指令和地址阶段，4线读取FLASH存储器的时序图如图1所示，每次在读取FLASH存储器数据之前，都需要发送8个bit的指令+24bit的地址+8bit的虚拟周期，才能够开始读取数据。数据以四线的方式输出。其中传输指令、地址、虚拟周期共需要40个时钟周期。如若不提升时钟频率则对FLASH存储器的读取性能无法进行提升。如果修改硬件以支持读取增强模式则需要增加成本，同时使得硬件的设计更为复杂。
本申请设计了一种增强FLASH存储器随机读写能力的方法、装置、系统及介质，通过将FLASH配置为读取增强模式，其中读取增强模式为，传输指令和地址阶段设置为第一次读取数据时传输8位传输指令、24位地址、8位启动读取增强模式位以及4位虚拟周期，随后每一次读取数据只需要传输24位地址、8位启动读取增强模式位以及4位虚拟周期的模式，每次读取新数据时，只要模式位是预设值，后面读取时就可以一直按照读取增强模式进行读取，这样就使得在硬件完全无需修改变更的情况下，大大提升FLASH存储器的随机读取性能。
下面以具体地实施例对本申请的技术方案进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例中不再赘述。下面将结合附图，对本申请的实施例进行描述。
图2示出了本申请一种增强FLASH存储器随机读写能力的方法的一个具体实施方式。
在图2示出的增强FLASH存储器随机读写能力的方法中，包括过程S201，将FLASH存储器配置为读取增强模式；以及过程S202，在读取增强模式下对FLASH存储器存储的数据进行读取，其中，读取增强模式为，传输指令和地址阶段设置为第一次读取数据时传输8位传输指令、24位地址、8位启动读取增强模式位以及4位虚拟周期，随后每一次读取数据只需要传输24位地址、8位启动读取增强模式位以及4位虚拟周期的模式。
通过在与FLASH相关的其他模块，将FLASH存储器配置为读取增强模式，在硬件完全无需修改变更的情况下，通过软件的方式，使得在读取FLASH存储器的数据时，传输指令和地址阶段的速率大大提升，从而提升读取FLASH存储器的速度。
图2的过程S201示出的将FLASH存储器配置为读取增强模式，能够便于后续在读取增强模式下对FLASH存储器存储的数据进行读取。
在本申请的一个具体实施例中，上述读取增强模式在每一次读取数据时，对24位地址以及8位启动读取增强模式位按照多线方式进行传输，能够进一步便于在读取增强模式下读取FLASH存储器存储的数据时，缩短传输指令和地址阶段所需周期。
在本申请的一个具体实施例中，上述FLASH存储器为4线读取FLASH存储器，且上述读取增强模式在每一次读取数据时，对24位地址以及8位启动读取增强模式位按照4线方式进行传输，时序图如图3所示，这样就能够在读取FLASH存储器存储的数据时，在除第一次之外每次读取数据时，传输指令和地址阶段只需要12个周期，相比现有技术40个周期缩小至不到三分之一，从而能够大大提升FLASH存储器的读取性能。
在本申请的一个具体实施例中，上述FLASH存储器为8线读取FLASH存储器，且上述读取增强模式在每一次读取数据时，对24位地址以及8位启动读取增强模式位按照8线方式进行传输，这样就能够在读取FLASH存储器存储的数据时，除第一次之外每次读取数据时，传输指令和地址阶段只需要8个周期，相比现有技术40个周期缩小至五分之一，从而能够极大提升FLASH存储器的读取性能。
在本申请的一个具体实施例中，上述将FLASH存储器设置为读取增强模式的过程包括，将操作FLASH存储器的操作代码复制到与之相关的其他模块，并在该模块对FLASH存储器的运行环境进行重新配置，并将FLASH存储器相关硬件配置为读取增强模式，之后再将运行程序从RAM内存中切换至FLASH存储器中进行运行。
在FLASH存储器中运行程序时，是不允许程序操作FLASH存储器的，这是互斥的。只有程序不在FLASH存储器中运行时，才可操作FLASH存储器。那么当FLASH存储器中运行程序时，既然FLASH存储器不可操作，就无法修改硬件的配置和控制等。而进入FLASH存储器读取增强模式时，需要实现发送和不发送命令两种通讯方式，也就是如果需要支持FLASH存储器读取增强模式，那么就需要操作硬件，而在FLASH存储器中运行程序时硬件又是不可操作的，这存在互斥性，这是硬件的固有特性；所以在FLASH存储器中运行程序时，只能用一种硬件配置模式且不可修改。本申请采取的方案是，在程序进入FLASH存储器运行后，将操作FLASH存储器部分的代码复制到与之相关的其他模块，进行所需的相关配置之后，再将程序切换至FLASH存储器中进行运行。
在本申请的一个具体实施例中，上述将FLASH存储器设置为读取增强模式的过程包括，将操作FLASH存储器的操作代码复制到RAM内存中；在RAM内存中，对FLASH存储器的运行环境进行重新配置，并将FLASH存储器相关硬件配置为读取增强模式；以及，将运行程序从RAM内存中切换至FLASH存储器中进行运行。
将操作FLASH存储器部分的代码复制到RAM内存中去，然后切换到RAM内存中去运行程序，存储器的运行环境进行重新配置，并将FLASH存储器相关硬件配置为读取增强模式，之后再将程序切换至FLASH存储器中进行运行，能够有效解决FLASH运行时硬件配置不可修改的问题。
在本申请的一个具体实施例中，上述在RAM内存中，将FLASH存储器相关硬件配置为读取增强模式的过程包括，将FLASH存储器相关硬件复位初始化至单线模式下，之后再将FLASH存储器相关硬件修改配置至多线模式下；以及，将多线模式下的FLASH存储器相关硬件配置为，将传输指令和地址阶段设置为，发送一次8位传输指令、24位地址以及8位启动读取增强模式位以及4位虚拟周期的模式，并在此模式下发送一次读取命令；经此操作读取到8位启动读取增强模式位后，即激活了FLASH存储器的读取增强模式；随后将FLASH存储器相关硬件修改配置为，将传输指令和地址阶段设置为，发送24位地址、8位启动读取增强模式位以及4位虚拟周期的模式，就可以使FLASH存储器在读取增强模式下进行工作。
在本申请的一个具体实施例中，上述在RAM内存中，对FLASH存储器的运行环境进行重新配置，并将FLASH存储器相关硬件配置为读取增强模式的过程包括，在将FLASH存储器相关硬件配置为读取增强模式之前，将FLASH存储器的现有模式进行关闭，并将FLASH存储器中运行所需要的环境变量全部进行复位；以及，在将FLASH存储器相关硬件配置为读取增强模式之后，对FLASH存储器中运行所需要的环境参数进行配置。
在本申请的一个具体实例中，上述传输指令为0xeb，8位启动读取增强模式位为0x20。上述在RAM内存中，对FLASH存储器的运行环境进行重新配置，并将FLASH存储器相关硬件配置为读取增强模式的过程包括，
在RAM的代码中，将FLASH存储器现有的配置模式关闭，对程序在FLASH存储器中运行所需要的环境变量全部进行复位，以实现程序对FLASH存储器的可操作性。然后再初始化相关的硬件至单线模式下，发送复位的命令复位并初始化FLASH存储器，再修改硬件配置至多线模式下，并配置其为发送一个8位指令、32位地址和4位虚拟周期的配置。在此模式下发送一个读取命令，并设置地址为0x20，由于设置的地址是32位的，映射到图3所示的时序图中，则模式位为0x20，24位地址为0，即设置地址为0x20，解析为32位:0000 0000 000000000000 0000 0010 0000。传输0xeb这个传输指令以后，只有前24位地址被识别，后8位即为模式位，但经此操作后就激活了FLASH存储器的多线读取增强模式，下一次读取时就不再需要发送指令。然后再修改硬件配置将其配置为，24位地址，8位模式位，4位虚拟周期操作模式；并配置好程序在FLASH存储器中运行所需要的环境参数。
在本申请的一个具体实施例中,8位启动读取增强模式位不是0x20。则下一个命令需要重新发送传输指令,从而返回正常非增强模式的读取工作。
图2的过程S202示出的是在读取增强模式下对FLASH存储器存储的数据进行读取的过程，能够在读取增强模式下读取FLASH存储器存储的数据时，缩短传输指令和地址阶段所需周期，从而能够大大提升FLASH存储器的读取性能。
图4示出了本申请一种增强FLASH存储器随机读写能力的装置的一个具体实施方式
在图4示出的增强FLASH存储器随机读写能力的装置的具体实施方式包括模块401，配置模块，用于将FLASH存储器配置为读取增强模式；以及，模块402，读取模块，用于在读取增强模式下对FLASH存储器存储的数据进行读取；其中读取增强模式为，传输指令和地址阶段设置为第一次读取数据时传输8位传输指令、24位地址、8位启动读取增强模式位以及4位虚拟周期，随后每一次读取数据只需要传输24位地址、8位启动读取增强模式位以及4位虚拟周期的模式。
通过将FLASH配置为读取增强模式，在硬件完全无需修改变更的情况下，通过软件的方式，使得在读取FLASH存储器的数据时，传输指令和地址阶段的速率大大提升，从而提升读取FLASH存储器的速度。
图4的模块401表示的用于将FLASH存储器配置为读取增强模式的模块，能够便于后续在读取增强模式下对FLASH存储器存储的数据进行读取。
在本申请的一个具体实施例中，上述配置模块401包括地址及模式位多线配置子模块，用于读取增强模式在每一次读取数据时，对24位地址以及8位启动读取增强模式位按照多线方式进行传输，能够进一步便于在读取增强模式下读取FLASH存储器存储的数据时，缩短传输指令和地址阶段所需周期。
在本申请的一个具体实施例中，上述FLASH存储器为4线读取FLASH存储器，且上述读取增强模式在每一次读取数据时，对24位地址以及8位启动读取增强模式位按照4线方式进行传输，时序图如图3所示，这样就能够在读取FLASH存储器存储的数据时，在除第一次之外每次读取数据时，传输指令和地址阶段只需要12个周期，相比现有技术40个周期缩小至不到三分之一，从而能够大大提升FLASH存储器的读取性能。
在本申请的一个具体实施例中，上述FLASH存储器为8线读取FLASH存储器，且上述读取增强模式在每一次读取数据时，对24位地址以及8位启动读取增强模式位按照8线方式进行传输，这样就能够在读取FLASH存储器存储的数据时，除第一次之外每次读取数据时，传输指令和地址阶段只需要8个周期，相比现有技术40个周期缩小至五分之一，从而能够极大提升FLASH存储器的读取性能。
在本申请的一个具体实施例中，上述配置模块401能够将操作FLASH存储器的操作代码复制到RAM内存中；在RAM内存中，对FLASH存储器的运行环境进行重新配置，并将FLASH存储器相关硬件配置为读取增强模式；以及，将运行程序从RAM内存中切换至FLASH存储器中进行运行。
在本申请的一个具体实施例中，上述配置模块401能够将FLASH存储器相关硬件复位初始化至单线模式下，之后再将FLASH存储器相关硬件修改配置至多线模式下；以及，将多线模式下的FLASH存储器相关硬件配置为，将传输指令和地址阶段设置为，发送一个8位传输指令、24位地址以及8位启动读取增强模式位以及4位虚拟周期的模式，并在此模式下发送一次读取命令；随后将FLASH存储器相关硬件修改配置为，将传输指令和地址阶段设置为，发送24位地址、8位启动读取增强模式位以及4位虚拟周期的模式。
在本申请的一个具体实施例中，上述配置模块401能够并将FLASH存储器相关硬件配置为读取增强模式的过程包括，在将FLASH存储器相关硬件配置为读取增强模式之前，将FLASH存储器的现有模式进行关闭，并将FLASH存储器中运行所需要的环境变量全部进行复位；以及，在将FLASH存储器相关硬件配置为读取增强模式之后，对FLASH存储器中运行所需要的环境参数进行配置。
在本申请的一个具体实例中，上述传输指令为0xeb，8位启动读取增强模式位为0x20。上述所上述配置模块401能够，在RAM的代码中，将FLASH存储器现有的配置模式关闭，对程序在FLASH存储器中运行所需要的环境变量全部进行复位，以实现程序对FLASH存储器的可操作性。然后再初始化相关的硬件至单线模式下，发送复位的命令复位并初始化FLASH存储器，再修改硬件配置至多线模式下，并配置其为发送一个8位指令、32位地址和4位虚拟周期的配置。在此模式下发送一个读取命令，并设置地址为0x20，由于设置的地址是32位的，映射到图3示的时序图中，则模式位为0x20，24位地址为0，即设置地址为0x20，解析为32位:0000 0000 0000 0000 0000 0000 0010 0000。传输0xeb这个传输指令以后，只有前24位地址被识别，后8位即为模式位，但经此操作后就激活了FLASH存储器的多线读取增强模式，下一次读取时就不再需要发送指令。然后再修改硬件配置将其配置为，24位地址，8位模式位，4位虚拟周期操作模式；并配置好程序在FLASH存储器中运行所需要的环境参数。
图4的模块402示出的是读取增强模式下对FLASH存储器存储的数据进行读取模块，能够在读取增强模式下读取FLASH存储器存储的数据时，缩短传输指令和地址阶段所需周期，从而能够大大提升FLASH存储器的读取性能。
本申请提供的增强FLASH存储器随机读写能力的装置，可用于执行上述任一实施例描述的增强FLASH存储器随机读写能力的方法，其实现原理和技术效果类似，在此不再赘述。
在本申请的一个具体实施例中，本申请一种增强FLASH存储器随机读写能力的装置中配置模块以及读取模块可直接在硬件中、在由处理器执行的软件模块中或在两者的组合中。
软件模块可驻留在RAM存储器、快闪存储器、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可装卸盘、CD-ROM或此项技术中已知的任何其它形式的存储介质中。示范性存储介质耦合到处理器，使得处理器可从存储介质读取信息和向存储介质写入信息。
处理器可以是中央处理单元(英文：Central Processing Unit，简称：CPU)，还可以是其他通用处理器、数字信号处理器(英文：Digital Signal Processor，简称：DSP)、专用集成电路(英文：Application Specific Integrated Circuit，简称：ASIC)、现场可编程门阵列(英文：Field Programmable Gate Array，简称：FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其任何组合等。通用处理器可以是微处理器，但在替代方案中，处理器可以是任何常规处理器、控制器、微控制器或状态机。处理器还可实施为计算装置的组合，例如DSP与微处理器的组合、多个微处理器、结合DSP核心的一个或一个以上微处理器或任何其它此类配置。在替代方案中，存储介质可与处理器成一体式。处理器和存储介质可驻留在ASIC中。ASIC可驻留在用户终端中。在替代方案中，处理器和存储介质可作为离散组件驻留在用户终端中。
图5示出的是本申请一种增强FLASH存储器随机读写能力系统的一个具体实施方式。
在图5示出的增强FLASH存储器随机读写能力系统具体实施方式中，包括FLASH存储器以及前文的增强FLASH存储器随机读写能力的装置，其中增强FLASH存储器随机读写能力的装置包括配置模块以及读取模块。
在本申请的一个具体实施例中，上述增强FLASH存储器随机读写能力系统还包括RAM内存，上述FLASH存储器随机读写能力的装置的配置模块设置于RAM内存中，上述FLASH存储器随机读写能力的装置的读取模块设置于FLASH存储器中。
在本申请的另一个具体实施方式中，一种计算机可读存储介质，其存储有计算机指令，计算机指令被操作以执行前文方案中的增强FLASH存储器随机读写能力的方法。
在本申请所提供的几个实施例中，应该理解到，所揭露的装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
以上所述仅为本申请的实施例，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (9)

1.一种增强FLASH存储器随机读写能力的方法，其特征在于，包括：
将所述FLASH存储器配置为读取增强模式；以及，
在所述读取增强模式下对所述FLASH存储器存储的数据进行读取；
其中，所述读取增强模式为将传输指令和地址阶段设置为，第一次读取数据时传输8位传输指令、24位地址、8位启动读取增强模式位以及4位虚拟周期，随后每一次读取数据只需要传输所述24位地址、所述8位启动读取增强模式位以及所述4位虚拟周期的模式。
2.根据权利要求1所述的增强FLASH存储器随机读写能力的方法，其特征在于，
所述读取增强模式在每一次读取数据时，对所述24位地址以及所述8位启动读取增强模式位按照多线方式进行传输。
3.根据权利要求1或2所述的增强FLASH存储器随机读写能力的方法，其特征在于，将所述FLASH存储器设置为读取增强模式的过程包括，
将操作所述FLASH存储器的操作代码复制到RAM内存中；
在所述RAM内存中，对所述FLASH存储器的运行环境进行重新配置，并将FLASH存储器相关硬件配置为所述读取增强模式；以及，
将运行程序从所述RAM内存中切换至所述FLASH存储器中进行运行。
4.根据权利要求3所述的增强FLASH存储器随机读写能力的方法，其特征在于，所述在所述RAM内存中，将FLASH存储器相关硬件配置为所述读取增强模式的过程包括，
将所述FLASH存储器相关硬件复位初始化至单线模式下，之后再将所述FLASH存储器相关硬件修改配置至多线模式下；以及，
将所述多线模式下的所述FLASH存储器相关硬件配置为，将传输指令和地址阶段设置为，发送一次所述8位传输指令、所述24位地址、所述8位启动读取增强模式位以及所述4位虚拟周期的模式，并在此模式下发送一次读取命令；
随后将所述FLASH存储器相关硬件修改配置为，将所述传输指令和所述地址阶段设置为，发送所述24位地址、所述8位启动读取增强模式位以及所述4位虚拟周期的模式。
5.根据权利要求3所述的增强FLASH存储器随机读写能力的方法，其特征在于，所述在所述RAM内存中，对所述FLASH存储器的运行环境进行重新配置，并将FLASH存储器相关硬件配置为所述读取增强模式的过程包括，
在将所述FLASH存储器相关硬件配置为所述读取增强模式之前，将所述FLASH存储器的现有模式进行关闭，并将所述FLASH存储器中运行所需要的环境变量全部进行复位；以及，
在将所述FLASH存储器相关硬件配置为所述读取增强模式之后，对所述FLASH存储器中运行所需要的环境参数进行配置。
6.一种增强FLASH存储器随机读写能力的装置，其特征在于，包括，
配置模块，用于将所述FLASH存储器配置为读取增强模式；以及，
读取模块，用于在所述读取增强模式下对所述FLASH存储器存储的数据进行读取；
其中所述读取增强模式为，将传输指令和地址阶段设置为，第一次读取数据时传输8位传输指令、24位地址、8位启动读取增强模式位以及4位虚拟周期，随后每一次读取数据只需要传输所述24位地址、所述8位启动读取增强模式位以及所述4位虚拟周期的模式。
7.根据权利要求6所述的增强FLASH存储器随机读写能力的装置，其特征在于，
所述配置模块包括地址及模式位多线配置子模块，用于对所述24位地址以及所述8位启动读取增强模式位按照多线方式进行传输。
8.一种增强FLASH存储器随机读写能力的系统，其特征在于，包括FLASH存储器以及如权利要求6或7所述的增强FLASH存储器随机读写能力的装置。
9.一种计算机可读存储介质，其存储计算机指令，其特征在于，所述计算机指令被操作以执行权利要求1-5任一项所述的增强FLASH存储器随机读写能力的方法。
CN202111177612.4A 2021-10-09 2021-10-09 增强flash存储器随机读写能力的方法、装置、系统及介质 Pending CN113805817A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111177612.4A CN113805817A (zh) 2021-10-09 2021-10-09 增强flash存储器随机读写能力的方法、装置、系统及介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111177612.4A CN113805817A (zh) 2021-10-09 2021-10-09 增强flash存储器随机读写能力的方法、装置、系统及介质

Publications (1)

Publication Number Publication Date
CN113805817A true CN113805817A (zh) 2021-12-17

Family

ID=78897531

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111177612.4A Pending CN113805817A (zh) 2021-10-09 2021-10-09 增强flash存储器随机读写能力的方法、装置、系统及介质

Country Status (1)

Country Link
CN (1) CN113805817A (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080091848A1 (en) * 2006-10-13 2008-04-17 Macronix International Co., Ltd. Multi-input/output serial peripheral interface and method for data transmission
CN101681262A (zh) * 2007-05-30 2010-03-24 Xmos有限公司 在处理器中调度多个线程
US20120110246A1 (en) * 2008-12-30 2012-05-03 Micron Technology, Inc. Execute-in-place mode configuration for serial non-volatile memory
US8250287B1 (en) * 2008-12-31 2012-08-21 Micron Technology, Inc. Enhanced throughput for serial flash memory, including streaming mode operations
CN103339603A (zh) * 2011-02-09 2013-10-02 法国大陆汽车公司 计算机重新编程方法、数据存储介质和机动车辆计算机
US20170185353A1 (en) * 2014-09-15 2017-06-29 Adesto Technologies Corporation Support for improved throughput in a memory device
US9910676B1 (en) * 2015-09-22 2018-03-06 Microsemi Solutions (U.S.), Inc. Hardware based XIP exit sequence to enable XIP mode operation on SPI boot interface
US20180277180A1 (en) * 2017-03-24 2018-09-27 Toshiba Memory Corporation Memory system
CN109656839A (zh) * 2017-10-12 2019-04-19 意法半导体股份有限公司 用于访问经加密的数据的电子设备和对应的方法
CN112052189A (zh) * 2019-06-06 2020-12-08 旺宏电子股份有限公司 存储器装置、电子装置以及与其相关的读取方法
CN113064844A (zh) * 2021-04-27 2021-07-02 长江存储科技有限责任公司 存储器写入的训练方法和系统
US20210280222A1 (en) * 2020-03-06 2021-09-09 Macronix International Co., Ltd. Method and system for enhanced read performance in low pin count interface

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080091848A1 (en) * 2006-10-13 2008-04-17 Macronix International Co., Ltd. Multi-input/output serial peripheral interface and method for data transmission
CN101681262A (zh) * 2007-05-30 2010-03-24 Xmos有限公司 在处理器中调度多个线程
US20120110246A1 (en) * 2008-12-30 2012-05-03 Micron Technology, Inc. Execute-in-place mode configuration for serial non-volatile memory
US8250287B1 (en) * 2008-12-31 2012-08-21 Micron Technology, Inc. Enhanced throughput for serial flash memory, including streaming mode operations
CN103339603A (zh) * 2011-02-09 2013-10-02 法国大陆汽车公司 计算机重新编程方法、数据存储介质和机动车辆计算机
US20170185353A1 (en) * 2014-09-15 2017-06-29 Adesto Technologies Corporation Support for improved throughput in a memory device
US9910676B1 (en) * 2015-09-22 2018-03-06 Microsemi Solutions (U.S.), Inc. Hardware based XIP exit sequence to enable XIP mode operation on SPI boot interface
US20180277180A1 (en) * 2017-03-24 2018-09-27 Toshiba Memory Corporation Memory system
CN109656839A (zh) * 2017-10-12 2019-04-19 意法半导体股份有限公司 用于访问经加密的数据的电子设备和对应的方法
CN112052189A (zh) * 2019-06-06 2020-12-08 旺宏电子股份有限公司 存储器装置、电子装置以及与其相关的读取方法
US20210280222A1 (en) * 2020-03-06 2021-09-09 Macronix International Co., Ltd. Method and system for enhanced read performance in low pin count interface
CN113064844A (zh) * 2021-04-27 2021-07-02 长江存储科技有限责任公司 存储器写入的训练方法和系统

Similar Documents

Publication Publication Date Title
US6434660B1 (en) Emulating one tape protocol of flash memory to a different type protocol of flash memory
JP3330378B2 (ja) リアルタイムプログラム言語アクセラレータ
CA1036713A (en) Peripheral interrupt priority resolution in a micro program data processor having plural levels of subinstruction sets
CN103678187B (zh) 一种微控制单元及其控制方法
JPH08166902A (ja) プログラム可能なメモリアクセスインタフェースタイプを備えた集積回路マイクロプロセッサおよび関連する方法
JP2845433B2 (ja) 集積回路装置
CN111679728B (zh) 数据读取方法及装置
CN114816263A (zh) 存储访问方法及智能处理装置
CN107391408A (zh) EtherCAT主站的创建方法及设备
CN102243578A (zh) 一种芯片的命令译码方法、系统及装置
US4661925A (en) Computer control memory apparatus providing variable microinstruction length
US6012138A (en) Dynamically variable length CPU pipeline for efficiently executing two instruction sets
CN109426511B (zh) 软核更新方法和系统
KR920007253B1 (ko) 마이크로 프로그램 제어 장치
CN110489167B (zh) 双内核码流下载方法、装置、计算机设备及存储介质
US3969702A (en) Electronic computer with independent functional networks for simultaneously carrying out different operations on the same data
CN113805817A (zh) 增强flash存储器随机读写能力的方法、装置、系统及介质
US5802550A (en) Processor having an adaptable mode of interfacing with a peripheral storage device
CN107479938B (zh) 电子设备及其启动方法
CN112667544A (zh) 一种控制主板插槽使能的方法、装置、系统及介质
CN108958795B (zh) 一种嵌入式系统中BootLoader代码重利用方法和开发板
JPH08106446A (ja) モジュール方式チップ選択制御回路および関連する回路および方法
US6516398B2 (en) Program-downloadable data processing system and method for accessing memory by using a unified memory space therein
JP2826309B2 (ja) 情報処理装置
US20020166076A1 (en) Method and device for accessing components

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination