CN113795609B - 非金属表面上的选择性沉积 - Google Patents

非金属表面上的选择性沉积 Download PDF

Info

Publication number
CN113795609B
CN113795609B CN202080033013.2A CN202080033013A CN113795609B CN 113795609 B CN113795609 B CN 113795609B CN 202080033013 A CN202080033013 A CN 202080033013A CN 113795609 B CN113795609 B CN 113795609B
Authority
CN
China
Prior art keywords
substrate
metallic material
film
unsaturated hydrocarbon
blocking layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202080033013.2A
Other languages
English (en)
Other versions
CN113795609A (zh
Inventor
柳尚澔
陈璐
赛沙德利·甘古利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN113795609A publication Critical patent/CN113795609A/zh
Application granted granted Critical
Publication of CN113795609B publication Critical patent/CN113795609B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/042—Coating on selected surface areas, e.g. using masks using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/403—Oxides of aluminium, magnesium or beryllium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45534—Use of auxiliary reactants other than used for contributing to the composition of the main film, e.g. catalysts, activators or scavengers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844—Bottomless liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Superconductors And Manufacturing Methods Therefor (AREA)
  • Ceramic Capacitors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

揭示了用于在非金属表面上进行选择性沉积的方法。本揭示内容的一些实施方式利用不饱和烃在金属表面上形成阻止层。进行沉积以选择性地沉积于未受阻止的非金属表面上。本揭示内容的一些实施方式涉及形成具减小的电阻的金属过孔的方法。

Description

非金属表面上的选择性沉积
技术领域
本揭示内容的实施方式大体关于在非金属表面上选择性沉积的方法。更特定地，本揭示内容的实施方式关于使用包含不饱和烃的阻挡化合物(blocking compound)在非金属表面上选择性沉积的方法。更特定地，本揭示内容的一些实施方式关于以下方法：相对于导电材料的表面将阻挡层(barrier layer)选择性地沉积于介电材料(如，SiOx、AlOx等)的表面上，接着相对于介电材料和阻挡层将膜选择性地沉积于导电材料上。
背景技术
在线路中间(middle of the line；MOL)和线路后端(back end of the line；BEOL)结构中，通常在金属线路与介电层之间使用阻挡膜，以防止电介质与金属线路之间的扩散和其他不利的交互作用。然而，影响过孔电阻(via resistance)的最主要原因是具有高电阻率的阻挡膜。
现有方法集中在减小阻挡膜厚度或寻找具有较低电阻率的阻挡膜，以减小过孔电阻。然而，由阻挡膜而导致的过孔电阻增加仍是问题。
一种方法是阻止或减小在过孔的底部的金属表面上的阻挡膜的厚度，同时保留侧壁处的介电表面上的厚度。由于在金属与电介质之间需要阻挡膜的阻挡性能，因此这个方法可以使阻挡膜保持完整，但是金属表面上的减小的厚度增大了过孔电阻。将这些工艺称为选择性沉积工艺。
可以各种方式完成材料的选择性沉积。化学前驱物可相对于另一个表面(金属表面或介电表面)选择性地与一个表面反应。可调节诸如压力、基板温度、前驱物分压及/或气流等工艺参数，以调节特定表面反应的化学动力学。另一种可能的方案涉及表面预处理，该表面预处理可用于使目标表面对进入的膜沉积前驱物具活性或失去活性。通常，选择性沉积是指在金属表面上沉积膜。反向选择性沉积工艺将膜沉积于介电表面上而非金属表面上。
因此，需要允许在非金属(如，介电)表面上选择性沉积的方法。
发明内容
本揭示内容的一或多个实施方式涉及形成阻止层(blocking layer)的方法。所述方法包含：将基板暴露于不饱和烃，以相对于第二表面将阻止层选择性地形成于第一表面上。基板包含金属材料及非金属材料，金属材料具有第一表面，而非金属材料具有第二表面。
此揭示内容的额外实施方式涉及选择性沉积的方法。所述方法包含：将包含金属材料及非金属材料的基板暴露于不饱和烃，该金属材料具有第一表面且该非金属材料具有第二表面，以相对于第二表面将阻止层选择性地形成于该第一表面上。将基板依序暴露于金属前驱物及反应物，以相对于该第一表面上的该阻止层将膜形成于该第二表面上。从第一表面去除阻止层。
此揭示内容的进一步实施方式涉及形成低电阻金属过孔的方法。所述方法包含：提供具有基板表面的基板，至少一个特征形成于该基板表面中。至少一个特征具有侧壁及底部。侧壁包含非金属材料表面。底部包含金属材料表面。将基板暴露于不饱和烃，以相对于该非金属材料表面将阻止层选择性地形成于该金属材料表面上。将基板依序暴露于金属前驱物及反应物，以相对于该金属材料表面上的该阻止层将膜形成于该非金属材料表面上。有选择地从金属材料表面去除阻止层。将导电填充材料沉积于至少一个特征内，以形成低电阻金属过孔。
附图说明
为了可详细理解本揭示内容的上述特征的方式，可参照实施方式更特定地描述上文简要概述的本揭示内容，其中一些实施方式图示于附图中。然而，请注意，附图仅示出了此揭示内容的典型实施方式，因此不应视为对其范围的限制，因为本揭示内容可以允许其他等效实施方式。
图1绘示根据本揭示内容的一或多个实施方式的处理期间的示例性基板的截面视图；
图2绘示根据本揭示内容的一或多个实施方式的处理期间的示例性基板的截面视图；以及
图3绘示根据本揭示内容的一或多个实施方式的选择性沉积期间的示例性基板的示意截面视图；以及
图4绘示根据本揭示内容的一或多个实施方式的示例性群集工具。
在附图中，类似的部件及/或特征可以具有相同的附图标记。进一步，可通过在附图标记后跟随破折号和区别类似部件的第二标记来区别相同类型的各种部件。若在说明书中仅使用第一附图标记，则该描述适用于具有相同第一附图标记的任何一个相似部件，无论第二附图标记为何。
具体实施方式
在描述本揭示内容的数个示例性实施方式之前，应了解到本揭示内容不受限于下面说明书中所阐述的构造或工艺步骤的细节。本揭示内容能够具有其他实施方式，并能够以各种方式实践或执行。
如在此说明书及随附权利要求书中所使用的，术语“基板(substrate)”指的是表面，或表面的部分，其中工艺在所述表面或表面的部分上进行。本领域技术人员亦将理解的是，除非上下文另有明确指示，否则对基板的指称亦可仅指基板的一部分。此外，提及在基板上沉积可指裸基板和具有在其上沉积或形成的一或多个膜或特征的基板二者。
本文所使用的“基板”指的是任何基板或形成于基板上的材料表面，在制造工艺期间，在所述基板或形成于基板上的材料表面上进行膜处理。举例而言，取决于应用，于上面可进行处理的基板表面包括：诸如硅、氧化硅、应变硅、绝缘体上硅(SOI)、经碳掺杂的氧化硅、非晶硅、经掺杂的硅、锗、砷化镓、玻璃、蓝宝石等材料，及任何其他材料(如金属、金属氮化物、金属合金及其它导电材料)。基板包括，但不限于，半导体晶片。可将基板暴露于预处理工艺，以研磨、蚀刻、还原、氧化、羟基化、退火、UV固化、电子束固化及/或烘烤基板表面。除了在基板本身的表面上直接进行膜处理之外，在本揭示内容中，也可在形成于基板上的下方层(underlayer)上进行本文所揭示的任何膜处理步骤(如下文更详细地揭示的)，且术语“基板表面”欲包括前后文所指的此类下方层。因此，举例而言，当膜/层或部分膜/层已被沉积至基板表面上时，新沉积的膜/层的暴露表面便成为基板表面。
本揭示内容的实施方式与用于将阻止层选择性地形成于金属材料表面上的方法有关。本揭示内容的一些实施方式进一步与用于相对于金属材料表面将膜选择性地沉积于非金属材料表面上的方法有关。本揭示内容的一些实施方式进一步与用于形成具较低电阻的金属过孔的方法有关。
本揭示内容的一些实施方式有利地提供了用于将阻止层选择性地形成于金属材料表面上的方法。
如在此说明书及随附权利要求书中所使用的，短语“金属材料表面”或“非金属材料表面”分别是指金属或非金属材料的表面。为了本揭示内容的目的，非金属材料是表现出不良导体或良好绝缘体的性质的任何材料。非金属材料可包括金属原子(例如，氮化钽、氮化钛)，且仍然落入非金属材料的范围内。在一些实施方式中，分别使用术语“导电材料”和“介电材料”代替金属材料和非金属材料。
如在此说明书及随附权利要求书中所使用的，术语“相对于第二表面选择性地沉积在第一表面上”及类似术语意指：于第一表面上沉积第一量或厚度，且于第二表面上沉积第二量或厚度，其中第二量或厚度小于第一量或厚度，或者，在一些实施方式中，于第二表面上没有沉积量。
在这方面所使用的术语“相对于(over)”并不意味着一个表面在另一个表面顶部上的物理性取向，而是相对于另一个表面与一个表面进行的化学反应的热力学或动力学性质的关系。举例而言，相对于介电表面将钴膜选择性地沉积至铜表面上意指：钴膜沉积在铜表面上，且较少或无钴膜沉积在介电表面上；或是，相对于在介电表面上形成钴膜，在热力学或动力学上较倾向在铜表面上形成钴膜。
在一些实施方式中，“选择性地”意指以大于或等于在非被选表面上的形成速率的约2倍、3倍、4倍、5倍、7倍、10倍、15倍、20倍、25倍、30倍、35倍、40倍、45倍或50倍的速率将主题材料形成于被选表面上。换句话说，相对于非被选表面，所述工艺对被选表面的选择性大于或等于约2：1、3：1、4：1、5：1、7：1、10：1、15：1、20：1、25：1、30：1、35：1、40：1、45：1或50：1。
在一些实施方式中，选择性沉积包含沉积和蚀刻工艺的组合。举例而言，相对于导电材料选择性地沉积于介电材料上的阻挡层可能于导电材料上形成薄层。在一些实施方式中，随后的蚀刻工艺，也称为选择性蚀刻工艺，可用于以比从介电材料去除还快的速率从导电材料去除阻挡层，以完成选择性沉积。
此揭示内容的一或多个实施方式涉及相对于第二表面将阻止层选择性地形成于基板的第一表面上的方法。基板包含具有第一表面的金属材料(导电材料)和具有第二表面的非金属材料(介电材料)。在一些实施方式中，第一表面可被描述为金属材料表面或导电材料表面，而第二表面可被描述为非金属材料表面或介电材料表面。
基板的金属材料可为任何合适的金属材料。在一些实施方式中，此揭示内容的金属材料为导电材料。合适的金属材料包括，但不限于：金属、导电金属氮化物、导电金属氧化物、金属合金、硅、前述者的组合及其他导电材料。
在一些实施方式中，金属材料包含以下一或多者：铬、锰、铁、铜、镍、钴、钨、钌、钼、钽或钛。在一些实施方式中，金属材料基本上由铬、锰、铁、铜、镍、钴、钨、钌、钼、氧化钽、氮化钽、氧化钛或氮化钛构成。在一些实施方式中，金属材料基本上由铜、钴、钌、钨或钼构成。在一些实施方式中，金属材料包含硅或基本上由硅构成。如在此说明书及随附权利要求书中所使用的，术语“基本上由…构成(consists essentially of)”意指以原子计，材料是大于或等于约95％、98％或99％的所指称材料。
如在此说明书及随附权利要求书中所使用的，术语“氧化物(oxide)”及类似术语意指材料含有指定的(多种)元素。该术语不应解释为暗示元素的特定比例。因此，“氧化物”或类似者可包含元素的化学计量比或元素的非化学计量比。
基板的非金属材料可为任何合适的材料。在一些实施方式中，此揭示内容的非金属材料为介电材料。合适的非金属材料包括，但不限于：氧化硅(如，SiO2)、氮化硅、碳化硅及前述者的组合(如，SiCON)。合适的非金属材料进一步包括氧化铝、氮化铝及低k介电材料。在一些实施方式中，非金属材料基本上由二氧化硅(SiO2)构成。在一些实施方式中，层包含氮化硅。在一些实施方式中，层基本上由氮化硅构成。
请参见图1，以基板105开始示例性方法100，基板105包含金属材料110及非金属材料120，金属材料110具有第一表面112且非金属材料120具有第二表面122。于操作160，将基板105暴露于不饱和烃(以R’≡R”表示)，以相对于第二表面122将阻止层130选择性地形成于第一表面112上。如以这种方式使用的，短语“将基板暴露于”意指基板(包括其上的各个材料和层)整体暴露于所指称的工艺或条件。在一些实施方式中，阻止层的表面被描述为受阻止的第一表面132。阻止层130在附图中被绘示为一系列平行的波浪线；然而，技术人员将认识到，这仅用作一般表示，并不暗示阻止层130的任何特定形态、密度或结构。阻止层130的薄膜的形成可以被视为是处理工艺。而较厚的膜的形成通常被视为是选择性沉积。
不受理论的束缚，相信金属材料的d-轨道开始与不饱和烃的sp2轨道共用电子。因此，在一些实施方式中，不饱和烃包含在两个碳原子之间具有至少一个双键的至少一种化合物。在一些实施方式中，不饱和烃包含在两个碳原子之间具有至少一个三键的至少一种化合物。换句话说，在一些实施方式中，不饱和烃包含通式为R’＝R”或R’≡R”的至少一种化合物。在一些实施方式中，不饱和烃的化合物仅含有一个不饱和键。不受理论的束缚，相信多个不饱和键增加了聚合的可能性，并增加了在不损坏周围基板材料的情况下去除阻止层的难度。
进而，不受理论的束缚，相信不饱和烃(阻止层130)抑制了第一表面112上的后续膜的成核或生长速率中的一或多者。
在一些实施方式中，R’与R”相同。在一些实施方式中，R′和R″是独立的C2至C6基团。如就此使用的，“C2至C6基团”含有2至6个碳原子。在一些实施方式中，R’和R”仅包含碳及氢原子。在一些实施方式中，R’和R”不包含任何表面反应性部分。在一些实施方式中，不饱和烃的化合物不含有与末端碳的不饱和键。在一些实施方式中，不饱和烃的化合物包含4至12个碳原子。在一些实施方式中，R’及/或R”为线性分子(如，直链不饱和烃)。在一些实施方式中，R’及/或R”为分支状。在一些实施方式中，不饱和烃的化合物包含3-己炔或基本上由3-己炔构成。如以这种方式使用的，术语“基本上由…构成(consists essentially of)”意指以摩尔计，不饱和烃的大于或等于约95％、98％、99％或99.5％为所指称的化合物。在一些实施方式中，不饱和烃的化合物包含5-癸炔(5-decyne)或基本上由5-癸炔构成。
在一些实施方式中，将基板浸泡在不饱和烃的蒸气中。在一些实施方式中，可控制将基板暴露于不饱和烃的处理条件。
在一些实施方式中，控制工艺腔室的压力。工艺腔室的压力可为用于形成阻止层的任何合适的压力。在一些实施方式中，将工艺腔室的压力维持在小于或等于约80托耳、小于或等于约70托耳、小于或等于约60托耳、小于或等于约50托耳、小于或等于约40托耳、小于或等于约30托耳、小于或等于约20托耳、小于或等于约15托耳、小于或等于约10托耳或小于或等于约5托耳。在一些实施方式中，将工艺腔室的压力维持在约10托耳、约20托耳、约30托耳、约40托耳或约50托耳。
在一些实施方式中，控制不饱和烃进入工艺腔室的流率。不饱和烃的流率可为用于形成阻止层的任何合适的流率。在一些实施方式中，不饱和烃的流率在约50sccm至约100sccm的范围内，或在约75sccm至约100sccm的范围内。在一些实施方式中，不饱和烃的流率小于或等于约600sccm、小于或等于约500sccm、小于或等于约400sccm、小于或等于约300sccm、小于或等于约250sccm、小于或等于约200sccm、小于或等于约150sccm、小于或等于约100sccm、小于或等于约75sccm或小于或等于约50sccm。在一些实施方式中，不饱和烃的流率为约50sccm或约100sccm。
在一些实施方式中，控制不饱和烃对基板暴露的浸泡时段。浸泡时段可为用于形成阻止层的任何合适的时段。在一些实施方式中，浸泡时段为大于或等于约10s、大于或等于约20s、大于或等于约30s、大于或等于约45s、大于或等于约60s、大于或等于约80s、大于或等于约120s、大于或等于约150s或大于或等于约200s。在一些实施方式中，浸泡时段为约60s。在一些实施方式中，浸泡时段为约200s。
在一些实施方式中，在暴露于不饱和烃期间控制基板的温度。基板的温度亦可称为操作温度。在一些实施方式中，基板的温度为小于或等于约300℃、小于或等于约275℃、小于或等于约250℃、小于或等于约225℃或小于或等于约200℃。
在一些实施方式中，不饱和烃的化合物在操作温度下为液体。在一些实施方式中，烃的化合物在操作温度下具有大于或等于约0.1托耳的蒸气压。
在一些实施方式中，方法100在操作170处继续，其中相对于受阻止的第一表面132将膜140沉积在第二表面122上。可由技术人员所知的任何技术来沉积膜140。膜140在非金属表面上的沉积称为“反向选择性沉积(reverse selective deposition)”。技术人员将理解到，术语“选择性沉积”通常应用在将膜形成于金属表面上，而不是非金属表面。反向选择性沉积工艺则将膜形成在非金属表面上。
在一些实施方式中，通过原子层沉积来沉积膜140。在一些实施方式中，通过将基板105依序暴露于金属前驱物及反应物来沉积膜140。在一些实施方式中，膜140包含金属氮化物。
在一些实施方式中，膜140用作阻挡膜。在一些实施方式中，膜140包含氮化钛或基本上由氮化钛构成。在一些实施方式中，膜140包含氮化钽或基本上由氮化钽构成。在一些实施方式中，金属前驱物包含五(二甲基氨基)钽(pentakis(dimethylamino)tantalum)。在一些实施方式中，反应物包含氨。在一些实施方式中，在不使用等离子体的情况下形成膜140。
在一些实施方式中，于操作180，通过从第一表面112去除阻止层130来继续方法100。可通过任何合适的手段去除阻止层130，包括但不限于等离子体清洁工艺。在一些实施方式中，将基板105暴露于等离子体以从第一表面112去除阻止层130。在一些实施方式中，等离子体包含以下一或多者或基本上由以下一或多者构成：氩(Ar)、氮(N2)或氢(H2)。如此说明书中所使用的，包含氮、氢、氧或类似物的等离子体意指由所指称的物种的分子形式形成的等离子体。举例而言，氮等离子体是指由分子氮(N2)点燃的等离子体。如在此说明书及随附权利要求书中所使用的，含某元素的等离子体(如，含氮的等离子体)是指包括所述元素的化合物。举例而言，含氮的等离子体包含一或多种具有氮作为元素的化合物(如，氨(NH3))或基本上由一或多种具有氮作为元素的化合物(如，氨(NH3))构成。在一些实施方式中，等离子体基本上由氩构成。在一些实施方式中，等离子体包含H2和Ar的混合物或基本上由H2和Ar的混合物构成。
在一些实施方式中，H2和Ar的混合物具有的H2:Ar的比例在约10:1至约1:10的范围内、在约10:1至约1:1的范围内、在约1:1至约1:10的范围内、在约5:1至约1:5的范围内、在约5:1至约1:1的范围内、在约1:1至约1:5的范围内、在约2:1至约1:2的范围内、在约2:1至约1:1的范围内、或在约1:1至约1:2的范围内。在一些实施方式中，H2/Ar的混合物为约1:1。
等离子体的功率可以根据阻止层的成分、堆积(packing)及/或厚度以及周围材料的成分及/或厚度而变化。在一些实施方式中，等离子体功率在约20W至约500W的范围内、在约20W至约400W的范围内、在约20W至约250W的范围内、在约50W至约500W的范围内、在约100W至约500W的范围内、在约100W至约450W的范围内、在约100W至约500W的范围内，或在约200W至约400W的范围内。在一些实施方式中，等离子体功率为约50W、约200W或约400W。
等离子体暴露的持续时间可以根据阻止层130的成分、堆积及/或厚度以及周围材料的组成及/或厚度而变化。在一些实施方式中，基板暴露于等离子体达约2s至约60s的范围内的时段、约3s至约30s的范围内的时段或约5s至约10s的范围内的时段。在一些实施方式中，基板暴露于等离子体达约3s、约5s、约10s或约30s的时段。
请参见图2，使用类沟槽结构的示例性反向选择性沉积方法200始于提供基板205，基板205具有基板表面202，而至少一个特征206形成于基板表面202中。所描述的不同的膜和层类似于图1的膜和层，且技术人员将认知到，这些仅是相似方法的不同结构形式。至少一个特征206具有侧壁207、208及底部209。在图解的实施方式中，侧壁207、208包含非金属材料210表面且由非金属材料210表面形成。底部209包含金属材料220表面且由金属材料220表面形成。至少一个特征206可具有一个侧壁(如，圆形过孔)、两个侧壁(如，沟槽)或多个侧壁(如，正方形或多边形过孔)。
于操作260，通过将基板205暴露于不饱和烃(以R’≡R”表示)以相对于非金属材料210的表面212(非金属材料210的表面212形成基板表面202及特征侧壁207、208)将阻止层230选择性地形成于金属材料220的表面222上(金属材料220的表面222形成特征206的底部209)，来继续方法200。换句话说，用不饱和烃处理基板205以去活化或阻止将来在金属材料上的沉积。
于操作270，通过相对于阻止层230将膜240反向选择性沉积于非金属材料220上，来继续方法200。再次，技术人员将理解到，术语“反向选择性沉积”是指膜形成在介电或非金属表面上的选择性沉积工艺。在一些实施方式中，通过将基板205依序暴露于金属前驱物及反应物来沉积膜240。在一些实施方式中，膜240包含用作阻挡层的材料。
于操作280，方法200包括有选择地将阻止层230从特征206的底部209上的金属材料220的表面222去除。
不受理论的束缚，相信与通常可见于大多数阻挡层(如，膜240)的电阻增加相比，阻止层230仅略微增加导电填充材料250的电阻。因此，阻止层230的移除为可选的工艺，其可进一步降低导电填充材料250的电阻。
无论在操作280是否去除阻止层230，方法200都在操作290继续，通过将导电填充材料250沉积于至少一个特征206内来形成低电阻金属过孔。在一些实施方式中，低电阻金属过孔的电阻小于或等于不具有阻止层而形成的金属过孔的约80％。换句话说，通过所揭示的包括阻止层230的工艺形成的低电阻金属过孔提供了大于或等于约20％的过孔电阻降低。
图3绘示与图1及2所示的实施方式相似的本揭示内容的另一个实施方式。图3所示的方法300以与先前所描述的相同的材料和整个工艺发生。如技术人员将认识到的，图3所示的实施方式代表用于形成连接Mx与Mx+1金属线路的过孔的方法300。以具有介电材料310和导电材料320的基板305来开始方法300。在基板305中形成具有多个分层(tier)或多个阶层(level)的特征306。特征306具有下方部分306a和上方部分306b。下方部分具有侧壁307a、308a及底部309a。上方部分具有侧壁307b、308b及底部309b。由介电材料310形成侧壁307a、307b、308a、308b。由导电材料320的表面322形成下方部分306a的底部309a。导电材料320亦称为Mx线路。由介电材料310的上方部分表面313形成底部309b。
于工艺360，基板将基板305暴露于不饱和烃(以R’≡R”表示)，以相对于介电材料310的表面将阻止层330选择性地形成于导电材料320的表面322上，其中所述导电材料320的表面322形成特征306的下方部分306a的底部309a，而所述介电材料310的表面形成基板表面302、电介质的上方部分表面313的侧壁307a、307b、308a、308b及底部309b。
于操作370，通过相对于阻止层330将膜(阻挡层340)选择性地沉积于介电材料310上，来继续方法300。如图3所绘示的，阻挡层340被选择性地沉积于电介质的上方部分表面313的侧壁307a、307b、308a、308b、底部309b及基板表面302上。阻挡层340沉积于暴露的介电材料310表面上且不沉积于导电材料320上。可通过技术人员所知的任何合适的技术沉积阻挡层340。在一些实施方式中，通过将基板305依序暴露于金属前驱物及反应物来沉积阻挡层340。
于可选的操作380，方法300包括有选择地将阻止层330从特征306的下方部分306a的底部309a上的导电材料320的表面322去除。
无论是否在操作380去除阻止层330，都在操作390以选择性过孔沉积继续方法300。将导电过孔填充材料350选择性地沉积在特征306的至少下方部分306a内，以形成低电阻金属过孔。在图解的实施方式中，导电过孔填充材料350仅形成于特征306的下方部分306a中。然而，技术人员将认识到，可沉积导电填充材料以填充包括上方部分306b的整个特征306。在一些实施方式中，低电阻金属过孔的电阻小于或等于不具有阻止层而形成的金属过孔的约80％。换句话说，通过所揭示的包括阻止层330的工艺形成的低电阻金属过孔提供了大于或等于约20％的过孔电阻降低。
在如图3所示的其中以自底部向上的方式生长导电过孔填充材料350，以填充构成特征306的下方部分306a的过孔部分的实施方式中，将第二导电材料沉积在上方部分306b中。举例而言，在图3图解的操作395中，以导电材料355填充特征306的上方部分306b，以形成Mx+1导电线路。
导电材料355可为技术人员所知的任何合适的材料。在图解的实施方式中，导电材料320和导电材料355是相同的材料，并且导电过孔填充材料350是不同的材料。举例而言，在一些实施方式中，导电材料320及导电材料355包含铜，且导电过孔填充材料350包含钴。在一些实施方式中，导电过孔填充材料350及导电材料355为相同材料。在一些实施方式中，一次以单一材料填充整个特征306，以在一个工艺中填充特征306的下方部分306a和上方部分306b。
可由技术人员所知的任何合适的技术来沉积导电材料355。在一些实施方式中，通过化学气相沉积(CVD)工艺、原子层沉积(ALD)工艺或物理气相沉积(PVD)工艺中的一或多者来沉积导电材料355。在一些实施方式中，沉积导电材料355来过度填充(overfill)特征306并于基板305的表面302上形成过载物(overburden)。接着通过任何合适的技术(如，蚀刻、化学机械平坦化(CMP))移除过载物。
请参照图4，本揭示内容的额外实施方式涉及用于执行本文描述的方法的处理系统900。图3绘示根据本揭示内容的一或多个实施方式的可用于处理基板的系统900。可将系统900称为群集工具。系统900包括中央传送站910，中央传送站910中有机器人912。机器人912被绘示为单一叶片机器人；然而，本领域技术人员将认知到，其他机器人912配置可落入本揭示内容的范围内。机器人912经配置以在连接至中央传送站910的腔室920、930、940、960之间移动一或多个基板。
至少一个预清洁/缓冲腔室920可以连接到中央传送站910。预清洁/缓冲腔室920可包括加热器、自由基源或等离子体源中的一或多者。预清洁/缓冲腔室920可用作单独半导体基板的保持区域或用作晶片匣的保持区域以进行处理。预清洁/缓冲腔室920可以执行预清洁工艺，或者可以预加热基板以进行处理，或者可简单地作为用于工艺序列的暂存区(staging area)。在一些实施方式中，有两个预清洁/缓冲腔室920连接至中央传送站910。
在图3所示的实施方式中，预清洁腔室920可用作工厂界面905与中央传送站910之间的穿越腔室(pass through chamber)。工厂界面905可包括一或多个机器人906，以将基板从匣移动至预清洁/缓冲腔室920。机器人912可接着将基板从预清洁/缓冲腔室920移动至系统900内的其他腔室。
第一工艺腔室930可连接至中央传送站910。第一工艺腔室930可被配置为用于沉积阻止层的沉积腔室，且可与一或多个反应性气体源流体连通，以将一或多个反应性气体流提供至第一工艺腔室930。可由机器人912通过隔离阀914移动基板往返工艺腔室930。
工艺腔室940亦可连接至中央传送站910。在一些实施方式中，工艺腔室940包含膜沉积腔室且与一或多个反应性气体源流体连通，以将反应性气体流提供至工艺腔室940，以进行沉积工艺。可由机器人912通过隔离阀914移动基板往返工艺腔室940。
在一些实施方式中，工艺腔室960连接至中央传送站910且被配置为作为导电填充材料沉积腔室。工艺腔室960可被配置为进行一或多个沉积工艺。
在一些实施方式中，各工艺腔室930、940和960被配置为执行处理方法的不同部分。举例而言，工艺腔室930可被配置为进行阻止层形成工艺、工艺腔室940可被配置为进行选择性膜沉积工艺，且工艺腔室960可被配置为进行导电填充材料形成工艺。技术人员将认知到，可以改变工具上的各个工艺腔室的数量和布置，且图3中所示的实施方式仅表示一种可能的配置。
在一些实施方式中，处理系统900包括一或多个计量站。例如，计量站可以位于预清洁/缓冲腔室920内、位于中央传送站910内或位于任何独立工艺腔室内。计量站可以在系统900内的任何位置，该位置允许在不使基板暴露于氧化环境的情况下测量凹槽的距离。
至少一个控制器950耦接至中央传送站910、预清洁/缓冲腔室920及工艺腔室930、940、945或960中的一或多者。在一些实施方式中，有超过一个控制器950连接至各别腔室或站，且主控制处理器耦接到各个单独的处理器以控制系统900。控制器950可以是任何形式的通用计算机处理器、微控制器、微处理器等中的一者，其可用在工业设定中以控制各个腔室及子处理器。
至少一个控制器950可具有处理器952、耦接至处理器952的存储器954、耦接至处理器952的输入/输出装置956、及支持电路958，以在不同电子部件之间进行通信。存储器954可以包括瞬态存储器(如，随机存取存储器)和非瞬态存储器(例如，储存装置)中的一或多者。
处理器的存储器954或计算机可读介质可以是一或多种容易获得的存储器，如随机存取存储器(RAM)、只读存储器(ROM)、软盘、硬盘或本地或远程的任何其他形式的数字储存装置。存储器954可保留指令集，可由处理器952操作所述指令集，以控制系统900的参数和部件。支持电路958耦接至处理器952，以利用常规方式支持处理器。电路可包括如高速缓冲存储器、电源、时钟电路、输入/输出电路系统、子系统等。
通常可将工艺作为软件程序储存在存储器中，当由处理器执行所述软件程序时，致使工艺腔室执行本揭示内容的工艺。亦可由位于受处理器控制的硬件的远端的第二处理器(未示出)储存及/或执行所述软件程序。也可在硬件中执行本揭示内容的一些或全部方法。由此，可将工艺实现为软件并使用计算机系统来执行、实现为硬件(如，专用集成电路或其他类型的硬件实施)或实现为软件和硬件的组合。当由处理器执行时，软件程序将通用计算机转换成控制腔室操作以执行处理的专用计算机(控制器)。
在一些实施方式中，控制器950具有一或多种配置以执行各别的工艺或子工艺以执行所述方法。控制器950可连接到中间部件并被配置为操作中间部件，以执行所述方法的功能。举例而言，控制器950可连接到并被配置为控制气体阀、致动器、马达、狭缝阀、真空控制等中的一或多者。
一些实施方式的控制器950具有选自以下的一或多种配置：在多个工艺室和计量站之间移动机器人上的基板的配置；从系统加载及/或卸载基板的配置；用于选择性地形成阻止层的配置；用于在第二表面上或在表面特征中选择性地沉积膜的配置；去除阻止层的配置；及/或将导电填充材料沉积在第一表面上或在表面特征中的配置。
在整个说明书中对“一个实施方式”、“某些实施方式”、“一或多个实施方式”或“一实施方式”的指称意指结合该实施方式描述的具体特征、结构、材料或特性包括在本揭示内容的至少一个实施方式中。因此，在整个说明书多处出现的诸如“在一或多个实施方式中”、“在某些实施方式中”、“在一个实施方式中”或“在一实施方式中”的短语不必然指称本揭示内容的相同实施方式。此外，在一或多个实施方式中，所述具体特征、结构、材料或特性可以任何方式组合。
尽管已参照特定实施方式描述本文的揭示内容，但本领域技术人员将了解所描述的这些实施方式仅是对本揭示内容的原理和应用的解说。对本领域技术人员将显而易见的是，可在不背离本揭示内容的精神及范围的情况下，对本揭示内容的方法及设备进行各种修改和变化。因此，本揭示内容可包括在随附权利要求书及其等同物的范围内的修改和变化。

Claims (17)

1.一种形成阻止层的方法，所述方法包含：将包含金属材料及非金属材料的基板暴露于不饱和烃，所述金属材料具有第一表面且所述非金属材料具有第二表面，以相对于所述第二表面将阻止层选择性地形成于所述第一表面上，所述不饱和烃包含至少一种化合物，所述至少一种化合物的通式为R’≡R”，其中R’和R”为独立的C2至C6基团。
2.如权利要求1所述的方法，其中R’和R”相同。
3.如权利要求1所述的方法，其中所述至少一种化合物仅含有一个不饱和键。
4.如权利要求1所述的方法，其中所述不饱和烃包含3-己炔。
5.如权利要求1所述的方法，其中所述金属材料包含以下一或多者：铜、钴、钨、钼或钌。
6.如权利要求1所述的方法，其中所述非金属材料包含氧化硅。
7.如权利要求1所述的方法，进一步包含：相对于受阻止的所述第一表面将膜选择性地沉积于所述第二表面上。
8.如权利要求7所述的方法，其中通过将所述基板依序暴露于金属前驱物及反应物来沉积所述膜。
9.如权利要求8所述的方法，其中所述金属前驱物包含五(二甲基氨基)钽，所述反应物包含氨，且所述膜包含氮化钽。
10.如权利要求1所述的方法，进一步包含：将所述基板暴露于等离子体，以去除所述阻止层。
11.如权利要求10所述的方法，其中所述等离子体由氩构成。
12.一种选择性沉积的方法，所述方法包含：
将包含金属材料和非金属材料的基板暴露于不饱和烃，所述金属材料具有第一表面且所述非金属材料具有第二表面，以相对于所述第二表面将阻止层选择性地形成于所述第一表面上，所述不饱和烃包含至少一种化合物，所述至少一种化合物的通式为R’≡R”，其中R’和R”为独立的C2至C6基团；
将所述基板依序暴露于金属前驱物及反应物，以相对于所述第一表面上的所述阻止层将膜形成于所述第二表面上；以及
从所述第一表面去除所述阻止层。
13.如权利要求12所述的方法，其中所述不饱和烃包含3-己炔。
14.一种形成低电阻金属过孔的方法，所述方法包含：
提供具有基板表面的基板，至少一个特征形成于所述基板表面中，所述至少一个特征具有侧壁及底部，所述侧壁包含非金属材料表面，所述底部包含金属材料表面；
将所述基板暴露于不饱和烃，以相对于所述非金属材料表面将阻止层选择性地形成于所述金属材料表面上，所述不饱和烃包含至少一种化合物，所述至少一种化合物的通式为R’≡R”，其中R’和R”为独立的C2至C6基团；
将所述基板依序暴露于金属前驱物及反应物，以相对于所述金属材料表面上的所述阻止层将膜形成于所述非金属材料表面上；
有选择地从所述金属材料表面去除所述阻止层；以及
将导电填充材料沉积于所述至少一个特征内，以形成低电阻金属过孔。
15.如权利要求14所述的方法，其中所述不饱和烃包含3-己炔。
16.如权利要求14所述的方法，其中所述膜包含氮化钽。
17.如权利要求14所述的方法，其中所述低电阻金属过孔的电阻小于或等于不具有阻止层而形成的金属过孔的80%。
CN202080033013.2A 2019-05-05 2020-05-05 非金属表面上的选择性沉积 Active CN113795609B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201962843557P 2019-05-05 2019-05-05
US62/843,557 2019-05-05
US201962865665P 2019-06-24 2019-06-24
US62/865,665 2019-06-24
PCT/US2020/031443 WO2020227274A1 (en) 2019-05-05 2020-05-05 Selective deposition on non-metallic surfaces

Publications (2)

Publication Number Publication Date
CN113795609A CN113795609A (zh) 2021-12-14
CN113795609B true CN113795609B (zh) 2023-11-07

Family

ID=73016335

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080033013.2A Active CN113795609B (zh) 2019-05-05 2020-05-05 非金属表面上的选择性沉积

Country Status (6)

Country Link
US (2) US20200347493A1 (zh)
JP (1) JP7326475B2 (zh)
KR (1) KR102677926B1 (zh)
CN (1) CN113795609B (zh)
TW (1) TWI791985B (zh)
WO (1) WO2020227274A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7169072B2 (ja) * 2017-02-14 2022-11-10 エーエスエム アイピー ホールディング ビー．ブイ． 選択的パッシベーションおよび選択的堆積
JP7109397B2 (ja) * 2019-03-13 2022-07-29 東京エレクトロン株式会社 成膜方法
US11380536B2 (en) 2020-05-05 2022-07-05 Applied Materials, Inc. Multi-step pre-clean for selective metal gap fill
US11955382B2 (en) 2020-12-03 2024-04-09 Applied Materials, Inc. Reverse selective etch stop layer
TW202248443A (zh) * 2021-02-28 2022-12-16 美商應用材料股份有限公司 選擇性沉積的表面處理
US20230072614A1 (en) * 2021-09-03 2023-03-09 Applied Materials, Inc. Method Of Forming A Metal Liner For Interconnect Structures
US11967523B2 (en) 2021-10-11 2024-04-23 Applied Materials, Inc. Self-assembled monolayer for selective deposition
US12094766B2 (en) 2021-10-27 2024-09-17 Applied Materials, Inc. Selective blocking of metal surfaces using bifunctional self-assembled monolayers
IL314348A (en) 2022-02-25 2024-09-01 Merck Patent Gmbh High purity alkynes for selective deposition
US20230274932A1 (en) * 2022-02-28 2023-08-31 Tokyo Electron Limited Selective inhibition for selective metal deposition
TW202341352A (zh) * 2022-03-31 2023-10-16 美商應用材料股份有限公司 用於選擇性沉積之金屬表面阻隔分子
US20240035151A1 (en) * 2022-07-27 2024-02-01 Applied Materials, Inc. Methods of selective deposition of molybdenum
WO2024097547A1 (en) 2022-10-31 2024-05-10 Versum Materials Us, Llc High purity alkynyl amines for selective deposition
US20240258161A1 (en) * 2023-01-30 2024-08-01 Applied Materials, Inc. Methods of forming interconnect structures
WO2024186792A1 (en) * 2023-03-08 2024-09-12 Applied Materials, Inc. Method of forming a metal liner for interconnect structures

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120037653A (ko) * 2010-10-12 2012-04-20 한국표준과학연구원 코발트 박막의 선택적 증착방법
WO2019018379A1 (en) * 2017-07-18 2019-01-24 Applied Materials, Inc. METHODS OF DEPOSITING BLOCKING LAYERS ON METAL SURFACES

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6071810A (en) 1996-12-24 2000-06-06 Kabushiki Kaisha Toshiba Method of filling contact holes and wiring grooves of a semiconductor device
US6350687B1 (en) * 1999-03-18 2002-02-26 Advanced Micro Devices, Inc. Method of fabricating improved copper metallization including forming and removing passivation layer before forming capping film
US7429402B2 (en) * 2004-12-10 2008-09-30 Applied Materials, Inc. Ruthenium as an underlayer for tungsten film deposition
CN101511607A (zh) 2005-06-06 2009-08-19 高级技术材料公司 整合的化学机械抛光组合物及单台板处理方法
KR100942106B1 (ko) 2005-06-08 2010-02-12 고쿠리츠다이가쿠호진 도호쿠다이가쿠 플라즈마 질화 처리 방법, 반도체 장치의 제조 방법 및플라즈마 처리 장치
JP2009512195A (ja) 2005-10-05 2009-03-19 アドバンスド テクノロジー マテリアルズ，インコーポレイテッド ゲートスペーサ酸化物材料を選択的にエッチするための組成物および方法
US8013445B2 (en) * 2008-02-29 2011-09-06 Taiwan Semiconductor Manufacturing Co., Ltd. Low resistance high reliability contact via and metal line structure for semiconductor device
US8674127B2 (en) 2008-05-02 2014-03-18 Advanced Technology Materials, Inc. Antimony compounds useful for deposition of antimony-containing materials
US8178439B2 (en) * 2010-03-30 2012-05-15 Tokyo Electron Limited Surface cleaning and selective deposition of metal-containing cap layers for semiconductor devices
US8945305B2 (en) * 2010-08-31 2015-02-03 Micron Technology, Inc. Methods of selectively forming a material using parylene coating
US8778797B2 (en) 2010-09-27 2014-07-15 Novellus Systems, Inc. Systems and methods for selective tungsten deposition in vias
CN105556644B (zh) * 2013-09-27 2019-04-19 英特尔公司 通过包括限制材料层在相邻区域上方的侵蚀的选择性的化学反应来在小区域上方形成材料层
US9601431B2 (en) * 2014-02-05 2017-03-21 Applied Materials, Inc. Dielectric/metal barrier integration to prevent copper diffusion
US9117914B1 (en) 2014-03-06 2015-08-25 Eastman Kodak Company VTFT with polymer core
JP6317232B2 (ja) 2014-10-29 2018-04-25 東京エレクトロン株式会社 選択成長方法および基板処理装置
WO2016175782A1 (en) 2015-04-29 2016-11-03 Intel Corporation Microelectronic conductive routes and methods of making the same
TWI725182B (zh) * 2016-05-06 2021-04-21 美商應用材料股份有限公司 透過自組裝單層形成而成的選擇性沉積
US10037884B2 (en) * 2016-08-31 2018-07-31 Lam Research Corporation Selective atomic layer deposition for gapfill using sacrificial underlayer
JP7169072B2 (ja) * 2017-02-14 2022-11-10 エーエスエム アイピー ホールディング ビー．ブイ． 選択的パッシベーションおよび選択的堆積
TWI729285B (zh) * 2017-06-14 2021-06-01 荷蘭商Ａｓｍ Ｉｐ控股公司 金屬薄膜的選擇性沈積
CN111108232A (zh) 2017-09-19 2020-05-05 应用材料公司 用于在二氧化硅上选择性沉积电介质的方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120037653A (ko) * 2010-10-12 2012-04-20 한국표준과학연구원 코발트 박막의 선택적 증착방법
WO2019018379A1 (en) * 2017-07-18 2019-01-24 Applied Materials, Inc. METHODS OF DEPOSITING BLOCKING LAYERS ON METAL SURFACES

Also Published As

Publication number Publication date
KR20210148444A (ko) 2021-12-07
WO2020227274A1 (en) 2020-11-12
US20200347493A1 (en) 2020-11-05
TWI791985B (zh) 2023-02-11
KR102677926B1 (ko) 2024-06-21
TW202107623A (zh) 2021-02-16
JP2022531455A (ja) 2022-07-06
JP7326475B2 (ja) 2023-08-15
CN113795609A (zh) 2021-12-14
US20200350204A1 (en) 2020-11-05
US11680313B2 (en) 2023-06-20

Similar Documents

Publication Publication Date Title
CN113795609B (zh) 非金属表面上的选择性沉积
US11621226B2 (en) Graphene diffusion barrier
US12094766B2 (en) Selective blocking of metal surfaces using bifunctional self-assembled monolayers
US11955382B2 (en) Reverse selective etch stop layer
US20220275501A1 (en) Surface treatment for selective deposition
CN113939896A (zh) 具有自成型阻挡层的低k电介质
US20230115211A1 (en) Self-assembled monolayer for selective deposition
US20230197508A1 (en) Self-assembled monolayer for selective deposition
CN118676052A (zh) 用于选择性沉积的自组装单层
KR20220045912A (ko) 저저항 및 고신뢰성의 금속화 모듈
WO2023191837A1 (en) Metal surface blocking molecules for selective deposition
JP2024539912A (ja) 二官能性自己組織化単分子膜を用いた金属表面の選択的ブロッキング
JP2024539913A (ja) 二官能性自己組織化単分子膜を用いた金属表面の選択的ブロッキング

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant