CN113783562A - 恒定导通电阻开关电路以及模拟开关 - Google Patents

恒定导通电阻开关电路以及模拟开关 Download PDF

Info

Publication number
CN113783562A
CN113783562A CN202111091216.XA CN202111091216A CN113783562A CN 113783562 A CN113783562 A CN 113783562A CN 202111091216 A CN202111091216 A CN 202111091216A CN 113783562 A CN113783562 A CN 113783562A
Authority
CN
China
Prior art keywords
voltage
tube
electrically connected
main
switching tube
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202111091216.XA
Other languages
English (en)
Inventor
虞志雄
戴忠伟
张阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Broadchip Technology Group Corp ltd
Original Assignee
Broadchip Technology Group Corp ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Broadchip Technology Group Corp ltd filed Critical Broadchip Technology Group Corp ltd
Priority to CN202111091216.XA priority Critical patent/CN113783562A/zh
Publication of CN113783562A publication Critical patent/CN113783562A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor

Landscapes

  • Electronic Switches (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开了一种恒定导通电阻开关电路以及模拟开关，该电路包括高压驱动模块、稳压模块和主开关管；主开关管的宽长比大于预设阈值；高压驱动模块的输出端与主开关管的栅极电连接，稳压模块的输入端与主开关管的栅极电连接，稳压模块的输出端与主开关管的衬底电连接；主开关管的源极与衬底之间设有第一分压电路，漏极与衬底之间设有第二分压电路，以使主开关管的衬底电压为主开关管的源极电压与漏极电压之和的一半。本发明通过高压驱动模块将高电平信号输入主开关管的栅极，导通主开关管，基于稳压模块、第一分压电路和第二分压电路使主开关管的栅极与衬底之间的电压差满足预设电压阈值，以使主开关管达到恒定导通电阻，提高了模拟开关的线性度。

Description

恒定导通电阻开关电路以及模拟开关
技术领域
本发明涉及模拟电路技术领域，特别涉及一种恒定导通电阻开关电路以及模拟开关。
背景技术
模拟开关的应用比较广泛，对于用作传输音频信号的模拟开关，需要在各种信号范围内保证恒定导通电阻，而模拟开关的导通电阻变化会影响音频信号的传输质量，例如，在音频信号传输的过程中，模拟开关的导通电阻发生变化时通常会出现数据传输错误、音频的音质变差等现象，从而导致模拟开关的线性度较低。
发明内容
本发明要解决的技术问题是为了克服现有技术中的模拟开关的导通电阻发生变化会影响音频信号的传输质量，导致模拟开关的线性度较低的缺陷，提供一种恒定导通电阻开关电路以及模拟开关。
本发明是通过下述技术方案来解决上述技术问题：
本发明提供了一种恒定导通电阻开关电路，包括高压驱动模块、稳压模块和主开关管；
所述主开关管的宽长比大于预设阈值；
所述高压驱动模块的输出端与所述主开关管的栅极电连接，所述稳压模块的输入端与所述主开关管的栅极电连接，所述稳压模块的输出端与所述主开关管的衬底电连接；
所述主开关管的源极与衬底之间设有第一分压电路，所述主开关管的漏极与衬底之间设有第二分压电路，以使所述主开关管的衬底电压为所述主开关管的源极电压与漏极电压之和的一半。
较佳地，所述稳压模块包括齐纳二极管；
所述齐纳二极管的负极端与所述主开关管的栅极电连接，所述齐纳二极管的正极端与所述主开关管的衬底电连接。
较佳地，所述稳压模块还包括限流电阻；
所述限流电阻的一端与所述主开关管的栅极电连接，所述限流电阻的另一端与所述齐纳二极管的负极端电连接。
较佳地，所述第一分压电路包括第一开关管；
所述第一开关管的栅极与所述主开关管的栅极电连接，所述第一开关管的衬底以及漏极均与所述主开关管的衬底电连接，所述第一开关管的源极与所述主开关管的源极电连接。
较佳地，所述第二分压电路包括第二开关管；
所述第二开关管的栅极与所述主开关管的栅极电连接，所述第二开关管的衬底以及源极均与所述主开关管的衬底电连接，所述第二开关管的漏极与所述主开关管的漏极电连接。
较佳地，所述主开关管和所述第一开关管均为NMOS管。
较佳地，所述第二开关管为NMOS管。
较佳地，所述限流电阻的阻值大于1KΩ且小于20KΩ。
较佳地，所述高压驱动模块为电荷泵。
本发明还提供了一种模拟开关，包括如上述任一项所述的恒定导通电阻开关电路。
本发明的积极进步效果在于：
本发明通过高压驱动模块的输出端将高电平信号输入主开关管的栅极，以使主开关管导通，再通过稳压模块以及第一分压电路和第二分压电路确保主开关管的栅极与衬底之间的电压差满足预设电压阈值，从而使主开关管的导通电阻保持恒定不变，同时也提高了模拟开关的线性度。
附图说明
图1为本发明一示例性实施例提供的恒定导通电阻开关电路的电路图。
具体实施方式
下面通过实施例的方式进一步说明本发明，但并不因此将本发明限制在所述的实施例范围之中。
如图1所示，本实施例提供的一种恒定导通电阻开关电路1包括高压驱动模块11、稳压模块12和主开关管N1；其中：
主开关管N1的宽长比大于预设阈值；
高压驱动模块11的输出端与主开关管N1的栅极电连接，稳压模块12的输入端与主开关管N1的栅极电连接，稳压模块12的输出端与主开关管N1的衬底电连接；
主开关管N1的源极与衬底之间设有第一分压电路13，主开关管N1的漏极与衬底之间设有第二分压电路14，以使主开关管N1的衬底电压为主开关管N1的源极电压与漏极电压之和的一半。
本实施例中，高压驱动模块11为电荷泵，主开关管N1为NMOS管，预设阈值可以设置为10000:1(即主开关管的宽长比大于10000:1)，也可以根据实际情况设置为其他数值，此处不做具体限定。
下面详细描述本实施能够通过上述结构实现恒定导通电阻的工作原理：
本实施例中，主开关管的电流公式为：
Figure BDA0003267536700000031
其中，ID为主开关管的源漏电流，
Figure BDA0003267536700000032
为主开关管的制造工艺参数或自身常数，VGS为主开关管的栅源电压，VT为主开关管的阈值电压，VDS为主开关管的漏源电压。
本实施例中，阈值电压VT的取值满足0.6V-0.8V，通常阈值电压VT的取值为0.7V。
主开关管的导通电阻ron的计算公式为：
Figure BDA0003267536700000041
需要说明的是，同一工艺下
Figure BDA0003267536700000042
保持恒定，如果要使ron恒定，则需要保证
Figure BDA0003267536700000043
与VT恒定。而由于衬偏效应，VT将受VSBULK的变化影响，具体地，VT随着VSBULK的增加而略有增加，但是变化很小，VSBULK表示主开关管的源衬电压。
本实施例中，主开关管N1为宽长比很大的NMOS管，由于主开关管N1工作时导通电阻很小，所以主开关管N1的源漏压差很小。
通过采用图1中的第一分压电路13和第二分压电路14对主开关管N1的源漏电压进行分压，则有：
Figure BDA0003267536700000044
Figure BDA0003267536700000045
其中，A、B、C分别表示主开关管N1的源极(S)、漏极(D)以及衬底(BULK)，即VA以及VS均表示主开关管N1的源极电压，VB以及VD均表示主开关管N1的漏极电压，VSBULK以及VC均表示主开关管N1的衬底电压。
可见，VSBULK为主开关管N1漏源压差的一半，而主开关管N1较小的导通电阻保证了源漏压差很小，因而在不同工作电流范围内VSBULK的漂移很小，进而使得VT随输入信号的变化很小，即VT基本保持不变。
此外，由于稳压模块12的输入端与主开关管N1的栅极电连接，稳压模块12的输出端与主开关管N1的衬底电连接，因而可以稳定N1栅极G1与C点的压差(如稳定在5.5V左右)。所以，在主开关管N1导通期间，即使输入信号改变，上述
Figure BDA0003267536700000046
项始终等于5.5V。
综上可知，采用本发明的电路结构能够保证
Figure BDA0003267536700000047
与VT恒定，因而可以保持导通电阻恒定。
在一可实施的方案中，如图1所示，第一分压电路13包括第一开关管N2；
第一开关管N2的栅极与主开关管N1的栅极电连接，第一开关管N2的衬底以及漏极均与主开关管N1的衬底电连接，第一开关管N2的源极与主开关管N1的源极电连接。
在一可实施的方案中，如图1所示，第二分压电路14包括第二开关管N3；
第二开关管N3的栅极与主开关管N1的栅极电连接，第二开关管N3的衬底以及源极均与主开关管N1的衬底电连接，第二开关管N3的漏极与主开关管N1的漏极电连接。
需要说明的是，第一开关管N2和第二开关管N3均为NMOS管。
在一可实施的方案中，如图1所示，稳压模块12包括齐纳二极管Z1；
齐纳二极管Z1的负极端与主开关管N1的栅极电连接，齐纳二极管Z1的正极端与主开关管N1的衬底电连接。
在一可实施的方案中，如图1所示，稳压模块12还包括限流电阻R1；
限流电阻R1的一端与主开关管N1的栅极电连接，限流电阻R1的另一端与齐纳二极管Z1的负极端电连接。
本实施例中，限流电阻R1的阻值大于1KΩ且小于20KΩ。
本实施例中，齐纳二极管Z1与限流电阻R1串联，连入主开关管N1的C点(衬底)与主开关管N1的栅极G1。工作时，高压驱动模块11输出高电平信号给主开关管N1的栅极G1，主开关管N1打开，此时齐纳二极管Z1击穿，稳定主开关管N1的栅极G1与C点(衬底)的电压差满足预设电压阈值，需要说明的是，预设电压阈值为5.5V左右，优选5.5V。所以，在主开关管N1导通期间输入信号改变的情况下，上述
Figure BDA0003267536700000051
项始终等于5.5V。
本实施例通过稳定主开关管阈值电压VT以及使主开关管的栅极电压VG时刻追踪主开关管漏源电压平均值来达到主开关管的恒定导通电阻。
本发明还提供一种模拟开关，该模拟开关包括上述任一实施例提供的恒定导通电阻开关电路。
本发明通过高压驱动模块的输出端将高电平信号输入主开关管的栅极，以使主开关管导通，再通过稳压模块以及第一分压电路和第二分压电路确保主开关管的栅极与衬底之间的电压差满足预设电压阈值，从而使主开关管的导通电阻保持恒定不变，同时也提高了模拟开关的线性度。
虽然以上描述了本发明的具体实施方式，但是本领域的技术人员应当理解，这仅是举例说明，本发明的保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本发明的原理和实质的前提下，可以对这些实施方式做出多种变更或修改，但这些变更和修改均落入本发明的保护范围。

Claims (10)

1.一种恒定导通电阻开关电路，其特征在于，包括高压驱动模块、稳压模块和主开关管；
所述主开关管的宽长比大于预设阈值；
所述高压驱动模块的输出端与所述主开关管的栅极电连接，所述稳压模块的输入端与所述主开关管的栅极电连接，所述稳压模块的输出端与所述主开关管的衬底电连接；
所述主开关管的源极与衬底之间设有第一分压电路，所述主开关管的漏极与衬底之间设有第二分压电路，以使所述主开关管的衬底电压为所述主开关管的源极电压与漏极电压之和的一半。
2.如权利要求1所述的恒定导通电阻开关电路，其特征在于，所述稳压模块包括齐纳二极管；
所述齐纳二极管的负极端与所述主开关管的栅极电连接，所述齐纳二极管的正极端与所述主开关管的衬底电连接。
3.如权利要求2所述的恒定导通电阻开关电路，其特征在于，所述稳压模块还包括限流电阻；
所述限流电阻的一端与所述主开关管的栅极电连接，所述限流电阻的另一端与所述齐纳二极管的负极端电连接。
4.如权利要求1所述的恒定导通电阻开关电路，其特征在于，所述第一分压电路包括第一开关管；
所述第一开关管的栅极与所述主开关管的栅极电连接，所述第一开关管的衬底以及漏极均与所述主开关管的衬底电连接，所述第一开关管的源极与所述主开关管的源极电连接。
5.如权利要求1所述的恒定导通电阻开关电路，其特征在于，所述第二分压电路包括第二开关管；
所述第二开关管的栅极与所述主开关管的栅极电连接，所述第二开关管的衬底以及源极均与所述主开关管的衬底电连接，所述第二开关管的漏极与所述主开关管的漏极电连接。
6.如权利要求4所述的恒定导通电阻开关电路，其特征在于，所述主开关管和所述第一开关管均为NMOS管。
7.如权利要求5所述的恒定导通电阻开关电路，其特征在于，所述第二开关管为NMOS管。
8.如权利要求3所述的恒定导通电阻开关电路，其特征在于，所述限流电阻的阻值大于1KΩ且小于20KΩ。
9.如权利要求1所述的恒定导通电阻开关电路，其特征在于，所述高压驱动模块为电荷泵。
10.一种模拟开关，其特征在于，包括如上述权利要求1-9中任一项所述的恒定导通电阻开关电路。
CN202111091216.XA 2021-09-17 2021-09-17 恒定导通电阻开关电路以及模拟开关 Withdrawn CN113783562A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111091216.XA CN113783562A (zh) 2021-09-17 2021-09-17 恒定导通电阻开关电路以及模拟开关

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111091216.XA CN113783562A (zh) 2021-09-17 2021-09-17 恒定导通电阻开关电路以及模拟开关

Publications (1)

Publication Number Publication Date
CN113783562A true CN113783562A (zh) 2021-12-10

Family

ID=78851650

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111091216.XA Withdrawn CN113783562A (zh) 2021-09-17 2021-09-17 恒定导通电阻开关电路以及模拟开关

Country Status (1)

Country Link
CN (1) CN113783562A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116707505A (zh) * 2023-08-07 2023-09-05 灵矽微电子(深圳)有限责任公司 一种开关器件及开关放大电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6154085A (en) * 1998-09-08 2000-11-28 Maxim Integrated Products, Inc. Constant gate drive MOS analog switch
US20030016072A1 (en) * 2001-07-18 2003-01-23 Shankar Ramakrishnan Mosfet-based analog switches
CN108199703A (zh) * 2017-12-29 2018-06-22 上海艾为电子技术股份有限公司 导通阻抗控制电路、控制方法以及高线性度的模拟开关
CN109361384A (zh) * 2018-12-20 2019-02-19 上海艾为电子技术股份有限公司 一种模拟开关电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6154085A (en) * 1998-09-08 2000-11-28 Maxim Integrated Products, Inc. Constant gate drive MOS analog switch
US20030016072A1 (en) * 2001-07-18 2003-01-23 Shankar Ramakrishnan Mosfet-based analog switches
CN108199703A (zh) * 2017-12-29 2018-06-22 上海艾为电子技术股份有限公司 导通阻抗控制电路、控制方法以及高线性度的模拟开关
CN109361384A (zh) * 2018-12-20 2019-02-19 上海艾为电子技术股份有限公司 一种模拟开关电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
艾伯特.马尔维诺等: "《电子电路原理》", 30 June 2019 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116707505A (zh) * 2023-08-07 2023-09-05 灵矽微电子(深圳)有限责任公司 一种开关器件及开关放大电路
CN116707505B (zh) * 2023-08-07 2024-04-02 灵矽微电子(深圳)有限责任公司 一种开关器件及开关放大电路

Similar Documents

Publication Publication Date Title
US8947008B2 (en) Driver circuit and related error detection circuit and method
US10204552B2 (en) Light-emitting diode device control method
CN112331245B (zh) 适用于非易失性存储器的电压选择电路
US8456227B2 (en) Current mirror circuit
US6750701B2 (en) Current mirror circuit and current source circuit
US20070103207A1 (en) Source follower capable of increasing a voltage swing of an input terminal
CN113783562A (zh) 恒定导通电阻开关电路以及模拟开关
US9479172B2 (en) Differential output buffer
WO2021172001A1 (ja) 定電圧生成回路
CN111435144A (zh) 电流检测电路
US11695406B2 (en) Overcurrent protection circuit and load driving device
JP2003283321A (ja) 内部電源電位発生回路
CN111026219B (zh) 一种共源共栅结构的基准源
US10498313B1 (en) Level shift circuit
US8148961B2 (en) Low-dropout regulator
CN113835461A (zh) 低压降稳压器及其控制方法
CN113839652A (zh) 双向耐压开关电路以及模拟开关
US6051993A (en) Level shift circuit compensating for circuit element characteristic variations
US10663996B2 (en) Constant current circuit
US10965283B2 (en) Floating switch and drive circuit thereof
US20100033260A1 (en) Oscillation circuit
US7532068B2 (en) Differential amplifier circuit
CN220271787U (zh) 高电源抑制比的耗尽基准电压源和电源管理芯片
CN112737553B (zh) 靴带式开关
JP7267518B2 (ja) 温度補償回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20211210