CN220271787U - 高电源抑制比的耗尽基准电压源和电源管理芯片 - Google Patents
高电源抑制比的耗尽基准电压源和电源管理芯片 Download PDFInfo
- Publication number
- CN220271787U CN220271787U CN202321348086.8U CN202321348086U CN220271787U CN 220271787 U CN220271787 U CN 220271787U CN 202321348086 U CN202321348086 U CN 202321348086U CN 220271787 U CN220271787 U CN 220271787U
- Authority
- CN
- China
- Prior art keywords
- reference voltage
- module
- depletion
- voltage source
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000003044 adaptive effect Effects 0.000 claims abstract description 34
- 238000009499 grossing Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 4
- 230000001629 suppression Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000000779 depleting effect Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Landscapes
- Control Of Electrical Variables (AREA)
Abstract
本申请公开了一种高电源抑制比的耗尽基准电压源和电源管理芯片。耗尽基准电压源包括基准模块和高抑制比模块,基准模块与高抑制比模块连接。基准模块用于提供基准电压,基准模块包括电流偏置单元,电流偏置单元用于提供电流偏置。高抑制比模块用于提高耗尽基准电压源的电源抑制比,高抑制比模块包括自适应偏置单元,自适应偏置单元与电流偏置单元连接,自适应偏置单元用于提供自适应的电流偏置。本申请的耗尽基准电压源包括基准模块和高抑制比模块,基准模块中设有电流偏置单元,高抑制比模块中的自适应偏置单元与电流偏置单元连接,能够提供自适应的电流偏置,形成一个与电源无关的电压,从而实现耗尽基准电压源具有较高的电源抑制比。
Description
技术领域
本申请涉及集成电路电源技术领域,特别涉及一种高电源抑制比的耗尽基准电压源和电源管理芯片。
背景技术
电压基准是模拟电路中的重要部分,很多电源管理芯片为了使得输出信号获得较高的电源抑制比,其内部的基准电路也需要具有较高的电源抑制比。
目前的耗尽基准电压源中的电源的高噪声或纹波会使得耗尽基准电压源具有较低的电源抑制比。如何在耗尽基准电压源中提高电源抑制比是目前亟待解决的问题。
实用新型内容
有鉴于此,本实用新型至少在一定程度上解决相关技术中的问题之一。为此,本申请的目的在于提供一种高电源抑制比的耗尽基准电压源和电源管理芯片。
本申请实施方式提供一种高电源抑制比的耗尽基准电压源。所述耗尽基准电压源包括基准模块和高抑制比模块,所述基准模块与所述高抑制比模块连接,所述基准模块用于提供基准电压,所述基准模块包括电流偏置单元;所述高抑制比模块用于提高所述耗尽基准电压源的电源抑制比,所述高抑制比模块包括自适应偏置单元,所述自适应偏置单元与所述电流偏置单元连接,所述自适应偏置单元用于提供自适应的电流偏置。
如此,本申请的耗尽基准电压源包括基准模块和高抑制比模块,基准模块中设有电流偏置单元,高抑制比模块中的自适应偏置单元与电流偏置单元连接,能够提供自适应的电流偏置,形成一个与电源无关的电压,从而实现耗尽基准电压源具有较高的电源抑制比。
在某些实施方式中,所述基准模块包括第一负载,所述第一负载与所述电流偏置单元串联连接。
如此,本申请的基准模块可以通过第一负载提供基准电压。
在某些实施方式中,所述电流偏置单元包括耗尽型的第一晶体管。
如此,本申请的基准模块中通过耗尽型的第一晶体管提供电流偏置。
在某些实施方式中,所述第一晶体管包括N沟道耗尽型晶体管。
如此,本申请的基准模块中通过N沟道耗尽型晶体管提供电流偏置。
在某些实施方式中,所述自适应偏置单元包括耗尽型的第二晶体管和耗尽型的第三晶体管,所述第二晶体管和所述第三晶体管并联连接,所述第三晶体管与所述基准模块连接。
如此,本申请的自适应偏置单元包括耗尽型的第二晶体管和耗尽型的第三晶体管,为基准模块提供自适应的电流偏置,从而实现基准模块得到较高的电源抑制比。
在某些实施方式中,所述第二晶体管包括N沟道耗尽型晶体管,所述第三晶体管包括N沟道耗尽型晶体管。
如此,本申请的自适应偏置单元包括两个N沟道耗尽型晶体管,为基准模块提供自适应的电流偏置,从而实现基准模块得到较高的电源抑制比。
在某些实施方式中,所述高抑制比模块包括第二负载和第三负载,所述第二负载、所述第三负载和所述自适应偏置单元串联连接。
如此,本申请的高抑制比模块的第二负载、第三负载和自适应偏置单元串联连接,可以起到提高输出阻抗进而提高电源抑制比的作用。
在某些实施方式中,所述耗尽基准电压源还包括软起模块。所述软起模块分别与所述基准模块和所述高抑制比模块连接,所述软起模块用于使所述基准电压平缓输出,以为所述高抑制比模块提供小于预设阈值的静态电流。
如此,本申请的耗尽基准电压源可以通过软起模块使基准模块输出的第一基准电压平缓输出,为高抑制比模块提供超低的静态电流,从而减小自适应偏置单元所占用的面积。
在某些实施方式中,所述软起模块包括使能开关和与所述使能开关连接的软起单元,所述使能开关用于根据使能信号导通或关断;所述软起单元用于根据所述使能信号和所述基准电压实现所述耗尽基准电压源的软起功能。
如此,本申请的软起模块通过软起单元实现软起功能,以使基准模块的基准电压平缓输出,为高抑制比模块提供超低的静态电流,从而减小自适应偏置单元所占用的面积。
本申请还提供一种电源管理芯片。电源管理芯片包括上述实施方式中任一项所述的耗尽基准电压源。
如此,本申请的电源管理芯片的耗尽基准电压源包括基准模块和高抑制比模块,基准模块中设有电流偏置单元,高抑制比模块中的自适应偏置单元与电流偏置单元连接,能够提供自适应的电流偏置,形成一个与电源无关的电压,从而实现耗尽基准电压源具有较高的电源抑制比。
本申请的附加方面和优点将在下面的描述中部分给出,部分将从下面的描述中变得明显,或通过本申请的实践了解到。
附图说明
本申请上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解,其中:
图1是相关技术中的耗尽基准电压源的结构示意图;
图2是本申请某些实施方式中的耗尽基准电压源的结构示意图;
图3是本申请某些实施方式中的耗尽基准电压源中具有软起模块时的结构示意图。
具体实施方式
下面详细描述本申请的实施方式,所述实施方式的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施方式是示例性的,仅用于解释本申请,而不能理解为对本申请的限制。
在本申请的描述中,需要理解的是,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中,“多个”的含义是两个或两个以上,除非另有明确具体地限定。
在本申请的描述中,需要说明的是,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接或可以相互通信;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本申请中的具体含义。
下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开,下文中对特定例子的部件和设置进行描述。当然,它们仅仅为示例,并且目的不在于限制本申请。此外,本申请可以在不同例子中重复参考数字和/或参考字母,这种重复是为了简化和清楚的目的,其本身不指示所讨论各种实施方式和/或设置之间的关系。
下面详细描述本申请的实施方式,所述实施方式的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施方式是示例性的,仅用于解释本申请,而不能理解为对本申请的限制。
请参阅图1,图1为目前的耗尽基准电压源的基本结构框图。图1中的耗尽基准电压源包含N0和Np0两个器件,其中,N0为NMOS器件,Np0为NMOS耗尽管。在不考虑沟道长度调制效应时,有其中,unCox为晶圆片的参数,WN0、LN0、WNp0和LNp0为沟道尺寸,vgsN0为N0器件输出的电压,vthN0为N0器件输出的电压阈值,vgsNp0为Np0器件输出的电压,vthNp0为Np0器件输出的电压阈值。由于IN0=INp0,因此可以得到:/> 可以理解地,由于vthN0的阈值呈负温度特性,vthNp0的阈值呈正温度特性,所以图1中的耗尽基准电压源可以得到呈零温度特性的vbg基准电压。然而,由于耗尽管相当于电阻,虽然耗尽管Np0器件起到了提供电流的作用,但是电源的高噪声或纹波会使得耗尽基准电压源具有低的电源抑制比。
有鉴于此,请参阅图2,本申请提供一种高电源抑制比的耗尽基准电压源100。耗尽基准电压源100包括基准模块10和高抑制比模块20。基准模块10与高抑制比模块20连接。
基准模块10用于提供基准电压,基准模块10包括电流偏置单元11。电流偏置单元11用于提供电流偏置。也即是,本申请的基准模块10可以通过电流偏置单元11输出更稳定且更小的静态电流,从而可以得到与温度特性无关的第一基准电压vbg1。
高抑制比模块20用于提高耗尽基准电压源100的电源抑制比,高抑制比模块20包括自适应偏置单元21,自适应偏置单元21与电流偏置单元11连接,自适应偏置单元21用于提供自适应的电流偏置。也即是,本申请的高抑制比模块20可以通过自适应偏置单元21输出更稳定且更小的静态电流以形成一个与电源无关的第二基准电压vbg2,根据该第二基准电压vbg2可以得到高电源抑制比的第三基准电压vbg3。
可以理解地,由于第二基准电压vbg2与电源无关,可以避免电源的高噪声或纹波影响基准模块10,从而得到高抑制比的第三基准电压vbg3。
如此,本申请的耗尽基准电压源100包括基准模块10和高抑制比模块20,基准模块10中设有电流偏置单元11,高抑制比模块20中的自适应偏置单元21与电流偏置单元11连接,能够提供自适应的电流偏置,形成一个与电源无关的第三基准电压vbg3,使得基准模块10得到较高的电源抑制比,从而实现耗尽基准电压源具有较高的电源抑制比。
基准模块10包括第一负载N0。第一负载N0与电流偏置单元11串联连接,从而可以提供电流偏置。其中,第一负载N0为有源负载。
电流偏置单元11包括耗尽型的第一晶体管Np0。第一晶体管Np0包括N沟道耗尽型晶体管。第一负载N0与第一晶体管Np0串联连接得到与温度特性无关的第一基准电压vbg1。可以理解地,由于N沟道晶体管的导通电阻小可以减小导通损耗,且N沟道晶体管容易制造。另外,耗尽型MOS管的栅极电压可以用正、零负电压控制导通,相较于增强型的MOS管必须使得栅极电压大于栅极阈值电压才能导通,能够更加灵活地控制电路的导通情况。
高抑制比模块20包括第二负载N1和第三负载N2。第二负载N1、第三负载N2和自适应偏置单元11串联连接,可以起到提高输出阻抗进而提高电源抑制比的作用。也即是,本申请的高抑制比模块20可以通过第二负载N1和第三负载N2提供自适应的电压,以为基准模块10提供自适应的电流偏置,从而实现基准模块10得到较高的电源抑制比。其中,第二负载N1和第三负载N2均为有源负载。
自适应偏置单元11包括耗尽型的第二晶体管Np1和耗尽型的第三晶体管Np2。第二晶体管Np1和第三晶体管Np2并联连接,第二晶体管Np1与基准模块10连接。也即是,第二晶体管Np1包括N沟道耗尽型晶体管和第三晶体管Np2包括N沟道耗尽型晶体管。
其中,第三晶体管Np2提供的自适应电流偏置和第二负载N1、第三负载N2形成了第二个基准电压vbg2,该第二基准电压vbg2作为输入级给第二晶体管Np1的栅极供电。如前文所述,由于第二基准电压vbg2是一个与电源无关的电压,所以第二基准电压vbg2通过第二晶体管Np1可以获得高电源抑制比的第三基准电压vbg3。
请参阅图3,在本申请的另一个实施方式中,耗尽基准电压源100还包括软起模块30,软起模块30分别与基准模块10和高抑制比模块20连接。软起模块20用于使基准电压平缓输出,以为高抑制比模块20提供小于预设阈值的静态电流,预设阈值例如可以为4uA、4.2uA、5uA或其他数值,在此不作限制。也即是,本申请的耗尽基准电压源100可以通过增加软起模块30实现软启动功能。
如此,本申请的耗尽基准电压源100可以通过软起模块30使基准模块10输出的与温度特性无关的第一基准电压vbg1平缓输出,为高抑制比模块20提供超低的静态电流,从而减小自适应偏置单元21所占用的面积。其中,减小自适应偏置单元21所占用的面积可以指的是仅减小第三晶体管Np2的占用面积,也可以指的是同时减小第二晶体管Np1和第三晶体管Np2所占用的面积。
软起模块30包括使能开关和与使能开关连接的软起单元31。使能开关用于根据使能信号EN导通或关断。软起单元31用于根据使能信号EN和基准模块10输出基准电压实现耗尽基准电压源100的软起功能。软起单元31可以包括串联连接的多个耗尽型晶体管和多个有源负载,还可以设置有电容以稳定输出的第二基准电压vbg2。
具体地,在图3中,使能开关包括第四晶体管P0和第五晶体管P1。第四晶体管P0的第一极与电源V1连接,第四晶体管P0的第二极与第二晶体管Np1连接,第四晶体管P0的栅极与使能信号端连接。第五晶体管P1的第一极与电源V1连接,第五晶体管P1的第二极与第三晶体管Np2连接,第五晶体管P1的栅极与使能信号端连接。第四晶体管P0和第五晶体管P1均在栅极为低电平时导通,进而开启软起功能。
其中,第四晶体管P0可以为P沟道晶体管,第五晶体管P1也可以为P沟道晶体管。可以理解地,在电路中,N沟道晶体管与P沟道晶体管成对出现,只要其中一个导通,另一个则不导通,不导通的意思指的是截止或关闭,从而可以控制耗尽基准电压源在软起功能完成且基准电压建立后可关断第四晶体管P0和第五晶体管P1,使得软起模块30在软起功能完成后关断不再继续工作,提高软起模块30的工作效率。
耗尽基准电压源100还包括预基准模块40。软起单元31的一端通过预基准模块40与基准模块10的输出端连接,软起单元31的另一端与第五晶体管P1和电压调节模块40连接。预基准模块40可以为可调节电阻。
预基准模块40也即是图3中的vref&iref模块,根据公式Vref=Iref*Rref,因此,调节Rref的大小就可以得到需要的电压值,从而控制输入至软起模块30中的偏置电流ibias较低,使得软起模块30两端的预基准电压Vrefok也较小。
也即是说,基准模块10中得到的第一基准电压Vbg1可以通过预基准模块40得到较低的基准电流输入至软起单元31中,软起单元31在接收到使能信号EN后,开始工作。此时,使能信号EN还可以同时控制第四晶体管P0和第五晶体管P1导通,从而为第二负载N1和第三负载N2提供超低的静态电流,即可以为高抑制比模块20提供小于预设阈值的静态电流。
需要说明的是,在软起模块30与预基准模块40之间还可以设置有一个开关,通过该开关的导通与断开以控制耗尽基准电源100是否启动软起功能。即如图3中所示,可以设置有第六晶体管P2,第六晶体管P2可以为P沟道晶体管。
本申请还提供一种电源管理芯片,包括上述实施方式中所述的耗尽基准电压源100。
如此,本申请的电源管理芯片的耗尽基准电压源100包括基准模块10和高抑制比模块20,基准模块10中设有电流偏置单元11,高抑制比模块20中的自适应偏置单元21与电流偏置单元11连接,能够提供自适应的电流偏置,形成一个与电源无关的第三基准电压vbg3,使得基准模块10得到较高的电源抑制比,从而实现耗尽基准电压源具有较高的电源抑制比。
以上实施例仅表达了本申请的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对本申请专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本申请构思的前提下,还可以做出若干变形和改进,这些都属于本申请的保护范围。因此,本申请专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种高电源抑制比的耗尽基准电压源,其特征在于,所述耗尽基准电压源包括基准模块和高抑制比模块,所述基准模块与所述高抑制比模块连接,
所述基准模块用于提供基准电压,所述基准模块包括电流偏置单元,所述电流偏置单元用于提供电流偏置;
所述高抑制比模块用于提高所述耗尽基准电压源的电源抑制比,所述高抑制比模块包括自适应偏置单元,所述自适应偏置单元与所述电流偏置单元连接,所述自适应偏置单元用于提供自适应的电流偏置。
2.根据权利要求1所述的耗尽基准电压源,其特征在于,所述基准模块包括第一负载,所述第一负载与所述电流偏置单元串联连接。
3.根据权利要求1所述的耗尽基准电压源,其特征在于,所述电流偏置单元包括耗尽型的第一晶体管。
4.根据权利要求3所述的耗尽基准电压源,其特征在于,所述第一晶体管包括N沟道耗尽型晶体管。
5.根据权利要求1所述的耗尽基准电压源,其特征在于,所述自适应偏置单元包括耗尽型的第二晶体管和耗尽型的第三晶体管,所述第二晶体管和所述第三晶体管并联连接,所述第二晶体管与所述基准模块连接。
6.根据权利要求5所述的耗尽基准电压源,其特征在于,所述第二晶体管包括N沟道耗尽型晶体管,所述第三晶体管包括N沟道耗尽型晶体管。
7.根据权利要求1所述的耗尽基准电压源,其特征在于,所述高抑制比模块包括第二负载和第三负载,所述第二负载、所述第三负载和所述自适应偏置单元串联连接。
8.根据权利要求1所述的耗尽基准电压源,其特征在于,所述耗尽基准电压源还包括软起模块,所述软起模块分别与所述基准模块和所述高抑制比模块连接,所述软起模块用于使所述基准电压平缓输出,以为所述高抑制比模块提供小于预设阈值的静态电流。
9.根据权利要求8所述的耗尽基准电压源,其特征在于,所述软起模块包括使能开关和与所述使能开关连接的软起单元,所述使能开关用于根据使能信号导通或关断;所述软起单元用于根据所述使能信号和所述基准电压实现所述耗尽基准电压源的软起功能。
10.一种电源管理芯片,其特征在于,包括权利要求1至9任一项所述的耗尽基准电压源。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202321348086.8U CN220271787U (zh) | 2023-05-30 | 2023-05-30 | 高电源抑制比的耗尽基准电压源和电源管理芯片 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202321348086.8U CN220271787U (zh) | 2023-05-30 | 2023-05-30 | 高电源抑制比的耗尽基准电压源和电源管理芯片 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN220271787U true CN220271787U (zh) | 2023-12-29 |
Family
ID=89301055
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202321348086.8U Active CN220271787U (zh) | 2023-05-30 | 2023-05-30 | 高电源抑制比的耗尽基准电压源和电源管理芯片 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN220271787U (zh) |
-
2023
- 2023-05-30 CN CN202321348086.8U patent/CN220271787U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109088532B (zh) | 一种带有源钳位的电流型分段栅极驱动电路 | |
US7737674B2 (en) | Voltage regulator | |
KR940007298B1 (ko) | Cmos트랜지스터를 사용한 기준전압 발생회로 | |
US7928708B2 (en) | Constant-voltage power circuit | |
US20230122458A1 (en) | Low dropout linear regulator and control circuit thereof | |
US20100117609A1 (en) | Low dropout (ldo) voltage regulator and method therefor | |
CN111817554B (zh) | 电源电路、电源装置以及车辆 | |
US10700604B2 (en) | High performance switch devices and methods for operating the same | |
CN210691138U (zh) | 线性稳压器电路 | |
US20060152284A1 (en) | Semiconductor device with high-breakdown-voltage regulator | |
US9575498B2 (en) | Low dropout regulator bleeding current circuits and methods | |
JP2020030737A (ja) | 定電圧回路 | |
CN115903985A (zh) | 适用于宽输入电压范围ldo电路的限流电路 | |
CN220271787U (zh) | 高电源抑制比的耗尽基准电压源和电源管理芯片 | |
CN110825153B (zh) | 高psrr的低压差线性稳压器 | |
KR20000056021A (ko) | 전압 강압 회로 | |
JP2003078361A (ja) | 電源回路及び半導体装置 | |
CN113031694B (zh) | 一种低功耗的低压差线性稳压器及其控制电路 | |
CN210297253U (zh) | 一种提高芯片输入耐压的保护电路 | |
CN114326908B (zh) | 内置自动温度补偿功能的ldo电路、工作方法及电源 | |
US11507123B2 (en) | Constant voltage circuit | |
CN117930930B (zh) | Ldo应用电路 | |
CN115129102B (zh) | 低压差线性稳压器电路及电源管理芯片 | |
US11320851B1 (en) | All-MOSFET voltage reference circuit with stable bias current and reduced error | |
US9035629B2 (en) | Voltage regulator with different inverting gain stages |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |