CN109361384A - 一种模拟开关电路 - Google Patents

一种模拟开关电路 Download PDF

Info

Publication number
CN109361384A
CN109361384A CN201811561447.0A CN201811561447A CN109361384A CN 109361384 A CN109361384 A CN 109361384A CN 201811561447 A CN201811561447 A CN 201811561447A CN 109361384 A CN109361384 A CN 109361384A
Authority
CN
China
Prior art keywords
transistor
switch
electrically connected
voltage
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811561447.0A
Other languages
English (en)
Other versions
CN109361384B (zh
Inventor
何均
张启帆
张海军
邵派
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Awinic Technology Co Ltd
Original Assignee
Shanghai Awinic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Awinic Technology Co Ltd filed Critical Shanghai Awinic Technology Co Ltd
Priority to CN201811561447.0A priority Critical patent/CN109361384B/zh
Publication of CN109361384A publication Critical patent/CN109361384A/zh
Application granted granted Critical
Publication of CN109361384B publication Critical patent/CN109361384B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0081—Power supply means, e.g. to the switch driver

Landscapes

  • Electronic Switches (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本发明提供了一种模拟开关电路，电荷泵根据第一开关的衬底的电压产生控制电压，并通过控制电压控制第一开关导通，停止输出该控制电压，控制第一开关断开；第一分压电路用于在第一开关导通时，向第一开关的衬底提供第一电压，第一电压等于第一开关的源极的电压与第一电压差之和，第一电压差等于第一开关的源极和第一开关的漏极之间的电压差的一半；第一电压选择电路用于在下拉电路将第一开关的漏极的电压下拉到地后，将第一开关的源极的电压和第一开关的漏极的电压中的最小者传输给第一开关的衬底。本发明中通过电荷泵替代了齐纳二极管，由于电荷泵对制作工艺的要求比齐纳二极管低，因此，可以降低模拟开关电路对制作工艺的要求。

Description

一种模拟开关电路
技术领域
本发明涉及模拟开关技术领域，更具体地说，涉及一种模拟开关电路。
背景技术
模拟开关起着将输入端的输入信号传导到输出端的作用。图1是现有的一种单N管模拟开关电路的结构示意图，这种单N管模拟开关电路的工作原理是：升压电路产生高电压，电流源I用以偏置齐纳二极管Z，在齐纳二极管Z的击穿稳压作用下，模拟开关M1的栅极G0与源极S0之间的压差稳定在齐纳二极管Z的稳压值，从而可以将模拟开关M0打开，将输入端VIN0的输入信号传导到输出端VOUT0。但是，由于齐纳二极管对制作工艺有一定要求，因此，极大地限制了模拟开关电路的实现。
发明内容
有鉴于此，本发明提供了一种模拟开关电路，以避免采用齐纳二极管而导致模拟开关电路对制作工艺要求较高的问题。
为实现上述目的，本发明提供如下技术方案：
一种模拟开关电路，包括电荷泵、第一开关、第一分压电路、第一电压选择电路和下拉电路；
所述电荷泵的输入端与所述第一开关的衬底电连接；所述电荷泵的第一输出端与所述第一开关的栅极电连接；所述电荷泵用于在接收到控制端输出的第一控制信号后，根据所述第一开关的衬底的电压产生控制电压，并通过所述控制电压控制所述第一开关导通，在接收到所述控制端输出的第二控制信号后，停止输出所述控制电压，以控制所述第一开关断开；
所述第一分压电路用于在所述第一开关导通时，向所述第一开关的衬底提供第一电压，所述第一电压等于所述第一开关的源极的电压与第一电压差之和，所述第一电压差等于所述第一开关的源极和所述第一开关的漏极之间的电压差的一半；
所述下拉电路用于在接收到所述控制端输出的第二控制信号后，将所述第一开关的漏极的电压下拉到地；
所述第一电压选择电路用于在所述下拉电路将所述第一开关的漏极的电压下拉到地后，将所述第一开关的源极的电压和所述第一开关的漏极的电压中的最小者传输给所述第一开关的衬底。
可选地，还包括第二开关、第二分压电路和第二电压选择电路；所述第二开关的源极与所述第一开关的漏极电连接；
所述电荷泵的第一输出端与所述第二开关的栅极电连接；所述电荷泵用于在接收到所述控制端输出的第一控制信号后，通过所述控制电压控制所述第二开关导通，在接收到所述控制端输出的第二控制信号后，停止输出所述控制电压，以控制所述第二开关断开；
所述第二分压电路用于在所述第二开关导通时，向所述第二开关的衬底提供第三电压，所述第三电压等于所述第二开关的源极的电压与第二电压差之和，所述第二电压差等于所述第二开关的源极和所述第二开关的漏极之间的电压差的一半；
所述下拉电路还用于在接收到所述控制端输出的第二控制信号后，将所述第二开关的源极的电压下拉到地；
所述第二电压选择电路用于在所述下拉电路将所述第二开关的源极的电压下拉到地后，将所述第二开关的源极的电压和所述第二开关的漏极的电压中的最小者传输给所述第二开关的衬底。
可选地，第一分压电路包括第一晶体管和第二晶体管；
所述第一晶体管的衬底与所述第一开关的衬底电连接，所述第一晶体管的栅极与所述第一开关的栅极电连接，所述第一晶体管的漏极与所述第一开关的源极电连接，所述第一晶体管的源极与所述第一晶体管的衬底电连接；
所述第二晶体管的衬底与所述第一开关的衬底电连接，所述第二晶体管的栅极与所述第一开关的栅极电连接，所述第二晶体管的漏极与所述第一开关的漏极电连接，所述第二晶体管的源极与所述第二晶体管的衬底电连接。
可选地，所述第一电压选择电路包括第三晶体管和第四晶体管；
所述第三晶体管的衬底与所述第一开关的衬底电连接，所述第三晶体管的栅极与所述第一开关的漏极电连接，所述第三晶体管的漏极与所述第一开关的源极电连接，所述第三晶体管的源极与所述第三晶体管的衬底电连接；
所述第四晶体管的衬底与所述第一开关的衬底电连接，所述第四晶体管的栅极与所述第一开关的源极电连接，所述第四晶体管的漏极与所述第一开关的漏极电连接，所述第四晶体管的源极与所述第四晶体管的衬底电连接。
可选地，第二分压电路包括第五晶体管和第六晶体管；
所述第五晶体管的衬底与所述第二开关的衬底电连接，所述第五晶体管的栅极与所述第二开关的栅极电连接，所述第五晶体管的漏极与所述第二开关的源极电连接，所述第五晶体管的源极与所述第五晶体管的衬底电连接；
所述第六晶体管的衬底与所述第二开关的衬底电连接，所述第六晶体管的栅极与所述第二开关的栅极电连接，所述第六晶体管的漏极与所述第二开关的漏极电连接，所述第六晶体管的源极与所述第六晶体管的衬底电连接。
可选地，所述第二电压选择电路包括第七晶体管和第八晶体管；
所述第七晶体管的衬底与所述第二开关的衬底电连接，所述第七晶体管的栅极与所述第二开关的漏极电连接，所述第七晶体管的漏极与所述第二开关的源极电连接，所述第七晶体管的源极与所述第七晶体管的衬底电连接；
所述第八晶体管的衬底与所述第二开关的衬底电连接，所述第八晶体管的栅极与所述第二开关的源极电连接，所述第八晶体管的漏极与所述第二开关的漏极电连接，所述第八晶体管的源极与所述第八晶体管的衬底电连接。
可选地，所述下拉电路包括第九晶体管；所述第九晶体管的栅极与所述控制端电连接，所述第九晶体管的源极与所述第一开关的漏极和第二开关的源极电连接，所述第九晶体管的漏极与接地端电连接，所述第九晶体管的衬底与所述电荷泵的第二输出端电连接。
可选地，所述电荷泵包括第十晶体管至第二十晶体管、第一电容和第二电容；
所述第十晶体管的栅极与所述第十一晶体管的漏极电连接，所述第十晶体管的源极与所述电荷泵的输入端电连接，所述第十晶体管的漏极与所述第十一晶体管的栅极电连接，所述第十一晶体管的源极与所述电荷泵的输入端电连接；
所述第十晶体管的漏极还与所述第一电容的第一端电连接，所述第一电容的第二端与第一信号端电连接；所述第十一晶体管的漏极与第二电容的第一端电连接，所述第二电容的第二端与第二信号端电连接；
所述第十二晶体管的源极与所述第十晶体管的漏极电连接，所述第十二晶体管的漏极与所述电荷泵的输出端电连接，所述第十二晶体管的栅极与所述第十三晶体管的源极电连接，所述第十三晶体管的栅极与所述第十二晶体管的源极电连接，所述第十三晶体管的漏极与所述电荷泵的输出端电连接，所述第十三晶体管的衬底和所述第十二晶体管的衬底与第十四晶体管的源极电连接；
所述第十四晶体管的漏极与所述电荷泵的输出端电连接，所述第十四晶体管的栅极与所述第十五晶体管的漏极电连接，所述第十五晶体管的源极与所述第十四晶体管的源极电连接，所述第十五晶体管的栅极与所述第十四晶体管的漏极电连接；
所述第十六晶体管的栅极与所述第十七晶体管的漏极电连接，所述第十七晶体管的栅极与所述第十六晶体管的漏极电连接，所述第十六晶体管的漏极与所述电荷泵的输入端电连接，所述第十七晶体管的漏极与接地端电连接，所述第十六晶体管和所述第十七晶体管的源极与所述第十八晶体管的源极电连接；
所述第十九晶体管和所述第二十晶体管的源极与所述第十九晶体管的源极电连接，所述第十八晶体管、所述第十九晶体管和所述第二十晶体管的栅极与所述控制端电连接，所述第十八晶体管的漏极与所述第一电容的第一端电连接，所述第十九晶体管的漏极与所述第二电容的第一端电连接，所述第二十晶体管的漏极与所述电荷泵的输出端电连接。
可选地，所述第十二晶体管至所述第十五晶体管为PMOS晶体管，所述第十晶体管、第十一晶体管、第十六晶体管至第二十晶体管为NMOS晶体管。
可选地，所述第一开关和所述第二开关为NMOS晶体管。
与现有技术相比，本发明所提供的技术方案具有以下优点：
本发明所提供的模拟开关电路，通过电荷泵控制第一开关的导通和断开，在第一开关导通时，通过第一分压电路向第一开关的衬底提供第一电压，由于第一电压等于第一开关的源极的电压与第一电压差之和，而第一电压差可以忽略不计，因此，第一电压等于第一开关的源极的电压，从而可以将第一开关的栅极和第一开关的源极的电压差稳定在电荷泵的升压值；而第一电压选择电路在下拉电路将第一开关的漏极的电压下拉到地后，将第一开关的源极的电压和第一开关的漏极的电压中的最小者传输给第一开关的衬底，从而可以使得第一开关始终保持断开。本发明中通过电荷泵替代了齐纳二极管，由于电荷泵由电容和开关组成，而电容和开关对制作工艺的要求比齐纳二极管低，因此，可以降低模拟开关电路对制作工艺的要求，利于模拟开关电路的实现。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为现有的一种模拟开关电路的结构示意图；
图2为本发明实施例提供的一种模拟开关电路的结构示意图；
图3为本发明实施例提供的另一种模拟开关电路的结构示意图；
图4为本发明实施例提供的另一种模拟开关电路的结构示意图；
图5为本发明实施例提供的另一种模拟开关电路的结构示意图；
图6为本发明实施例提供的电荷泵的一种结构示意图。
具体实施方式
以上是本发明的核心思想，为使本发明的上述目的、特征和优点能够更加明显易懂，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供了一种模拟开关电路，如图2所示，包括电荷泵20、第一开关M1、第一分压电路21、第一电压选择电路22和下拉电路23。需要说明的是，本发明实施例中的第一开关M1为模拟开关。当第一开关M1导通时，其将源极S1的输入信号Vin传导至漏极D1即输出端Vout。
如图2所示，电荷泵20的输入端与第一开关M1的衬底PW1电连接；电荷泵20的第一输出端与第一开关M1的栅极G1电连接。电荷泵20用于在接收到控制端PD输出的第一控制信号后，根据第一开关M1的衬底PW1的电压产生控制电压，并通过控制电压控制第一开关M1导通，在接收到控制端PD输出的第二控制信号后，停止输出该控制电压，以控制第一开关M1断开。
第一分压电路21的第一输入端与第一开关M1的源极S1电连接，第一分压电路21的第二输入端与第一开关M1的漏极D1电连接，第一分压电路21的输出端与第一开关M1的衬底PW1电连接，第一分压电路21用于在第一开关M1导通时，向第一开关M1的衬底PW1提供第一电压，第一电压等于第一开关M1的源极S1的电压与第一电压差之和，第一电压差等于第一开关M1的源极S1和第一开关M1的漏极D1之间的电压差的一半。
下拉电路23的输入端与第一开关M1的漏极D1电连接，下拉电路23的输出端与接地端GND电连接，下拉电路23用于在接收到控制端PD输出的第二控制信号后，将第一开关M1的漏极D1的电压下拉到地。
第一电压选择电路22的第一输入端与第一开关M1的源极S1电连接，第一电压选择电路22的第二输入端与第一开关M1的漏极D1电连接，第一电压选择电路22的输出端与第一开关M1的衬底PW1电连接，第一电压选择电路22用于在下拉电路23将第一开关M1的漏极D1的电压下拉到地后，将第一开关M1的源极S1的电压和第一开关M1的漏极D1的电压中的最小者传输给第一开关M1的衬底PW1。
由于电荷泵20可以根据较小的输入电压VPW产生较大的控制电压VG，如控制电压VG＝VPW+VDD，VDD为电荷泵20提供的恒定值，因此，可以通过控制电压VG控制第一开关M1导通和断开，进而可以通过电荷泵20替代齐纳二极管。由于电荷泵20由电容和开关构成，而电容和开关的制作工艺比齐纳二极管简单，因此，可以降低模拟开关电路对制作工艺的要求。
并且，由于在第一开关M1导通的过程中，第一分压电路21提供的第一电压等于第一开关M1的源极S1的电压VIN与第一电压差之和，即VPW等于VIN和VDS/2之和，由于模拟开关即第一开关M1的导通阻抗较小，因此，第一电压差VDS/2可以忽略不计，因此，第一电压等于第一开关M1的源极S1的电压VIN，此时，VPW＝VIN+VDD，从而可以将第一开关M1的栅极G1和第一开关M1的源极S1的电压差稳定在电荷泵20的升压值VDD，进而可以保证第一开关M1稳定开启。
而第一电压选择电路22在下拉电路23将第一开关M1的漏极D1的电压下拉到地VGND后，将第一开关M1的源极S1的电压和第一开关M1的漏极D1的电压中的最小者传输给第一开关M1的衬底PW1，即当源极S1的电压如大于接地电压VGND时，第一电压选择电路22会将VGND传输至衬底PW1，当源极S1的电压如负电压小于接地电压VGND时，第一电压选择电路22会将源极S1的电压传输至衬底PW1，从而可以使得第一开关M1始终保持断开。
本发明实施例中，为了提高模拟开关电路的隔离度，避免输入信号Vin对输出端Vout的干扰，如图3所示，模拟开关电路还包括第二开关M2、第二分压电路24和第二电压选择电路25。其中，第二开关M2为模拟开关，第二开关M2的源极S2与第一开关M1的漏极D1电连接，第二开关M2的漏极D2为模拟开关电路的输出端Vout。
如图3所示，电荷泵20的第一输出端与第二开关M2的栅极G2电连接；电荷泵20用于在接收到控制端PD输出的第一控制信号后，通过控制电压控制第二开关M2导通，在接收到控制端PD输出的第二控制信号后，停止输出控制电压，控制第二开关M2断开。
第二分压电路24用于在第二开关M2导通时，向第二开关M2的衬底PW2提供第三电压，第三电压等于第二开关M2的源极S2的电压与第二电压差之和，第二电压差等于第二开关M2的源极S2和第二开关M2的漏极D2之间的电压差的一半。
下拉电路23还用于在接收到控制端PD输出的第二控制信号后，将第二开关M2的源极S2的电压下拉到地。第二电压选择电路25用于在下拉电路23将第二开关M2的源极S2的电压下拉到地后，将第二开关M2的源极S2的电压和第二开关M2的漏极D2的电压中的最小者传输给第二开关M2的衬底PW2。
可选地，如图4所示，第一分压电路21包括第一晶体管M3和第二晶体管M4；第一电压选择电路22包括第三晶体管M5和第四晶体管M6。
第一晶体管M3的衬底与第一开关M1的衬底PW1电连接，第一晶体管M3的栅极与第一开关M1的栅极G1电连接，第一晶体管M3的漏极与第一开关M1的源极S2电连接，第一晶体管M3的源极与第一晶体管M3的衬底电连接。第二晶体管M4的衬底与第一开关M1的衬底PW1电连接，第二晶体管M4的栅极与第一开关M1的栅极G1电连接，第二晶体管M4的漏极与第一开关M1的漏极D1电连接，第二晶体管M4的源极与第二晶体管M4的衬底电连接。
第三晶体管M5的衬底与第一开关M1的衬底PW1电连接，第三晶体管M5的栅极与第一开关M1的漏极D1电连接，第三晶体管M5的漏极与第一开关M1的源极S1电连接，第三晶体管M5的源极与第三晶体管M5的衬底电连接；第四晶体管M6的衬底与第一开关M1的衬底PW1电连接，第四晶体管M6的栅极与第一开关M1的源极S1电连接，第四晶体管M6的漏极与第一开关M1的漏极D1电连接，第四晶体管M6的源极与第四晶体管M6的衬底电连接。
当第一开关M1导通时，第一晶体管M3和第二晶体管M4也会导通，此时，第一晶体管M3和第二晶体管M4起到分压作用，使得衬底PW1的电压VPW＝VIN+VDS/2，由于第一电压差VDS/2可以忽略不计，因此，第一电压等于第一开关M1的源极S1的电压VIN，此时，VPW＝VIN+VDD，从而可以将第一开关M1的栅极G1和第一开关M1的源极S1的电压差稳定在电荷泵20的升压值VDD，进而可以保证第一开关M1稳定开启。
当漏极D1的电压被下拉到地即VGND后，当源极S1的电压为正电压时，源极S1的电压大于漏极D1的电压，此时，第四晶体管M6导通，衬底PW1的电压VPW＝VGND。由于漏极D1的电压被下拉到地的同时，电荷泵20不再工作，即停止输出该控制电压，因此，VG＝VGND，此时，第一开关M1会持续保持断开。当源极S1的电压为负电压时，源极S1的电压小于漏极D1的电压，此时，第三晶体管M5导通，衬底PW1的电压VPW＝VIN。由于漏极D1的电压被下拉到地的同时，电荷泵20不再工作，即停止输出该控制电压，因此，VG＝VIN，由于VIN为负电压，因此，第一开关M1会持续保持断开。
同样，如图5所示，第二分压电路24包括第五晶体管M7和第六晶体管M8；第二电压选择电路25包括第七晶体管M9和第八晶体管M10。
第五晶体管M7的衬底与第二开关M2的衬底PW2电连接，第五晶体管M7的栅极与第二开关M2的栅极G2电连接，第五晶体管M7的漏极与第二开关M2的源极S2电连接，第五晶体管M7的源极与第五晶体管M7的衬底电连接；
第六晶体管M8的衬底与第二开关M2的衬底PW2电连接，第六晶体管M8的栅极与第二开关M2的栅极G2电连接，第六晶体管M8的漏极与第二开关M2的漏极D2电连接，第六晶体管M8的源极与第六晶体管M8的衬底电连接。
第七晶体管M9的衬底与第二开关M2的衬底PW2电连接，第七晶体管M9的栅极与第二开关M2的漏极D2电连接，第七晶体管M9的漏极与第二开关M2的源极S2电连接，第七晶体管M9的源极与第七晶体管M9的衬底电连接；
第八晶体管M10的衬底与第二开关M2的衬底PW2电连接，第八晶体管M10的栅极与第二开关M2的源极S2电连接，第八晶体管M10的漏极与第二开关M2的漏极D2电连接，第八晶体管M10的源极与第八晶体管M10的衬底电连接。
其中，第二分压电路24的工作过程与第一分压电路21的工作过程相同，第二电压选择电路25与第一电压选择电路22的工作过程相同，在此不再赘述。
在上述任一实施例中，如图4和图5所示，下拉电路23包括第九晶体管M11；所述第九晶体管M11的栅极与所述控制端PD电连接，所述第九晶体管M11的源极与所述第一开关M1的漏极D1和第二开关M2的源极S2电连接，所述第九晶体管M11的漏极与接地端GND电连接，所述第九晶体管M11的衬底与所述电荷泵20的第二输出端GS电连接。
如图6所示，本发明实施例中的电荷泵20包括第十晶体管M12至第二十晶体管M22、第一电容C1和第二电容C2。
第十晶体管M12的栅极与第十一晶体管M13的漏极电连接，第十晶体管M12的源极与电荷泵的输入端电连接，第十晶体管M12的漏极与第十一晶体管M13的栅极电连接，第十一晶体管M13的源极与电荷泵的输入端电连接；
第十晶体管M12的漏极还与第一电容的第一端电连接，第一电容的第二端与第一信号端电连接；第十一晶体管M13的漏极与第二电容的第一端电连接，第二电容的第二端与第二信号端电连接；
第十二晶体管M14的源极与第十晶体管M12的漏极电连接，第十二晶体管M14的漏极与电荷泵的输出端电连接，第十二晶体管M14的栅极与第十三晶体管M15的源极电连接，第十三晶体管M15的栅极与第十二晶体管M14的源极电连接，第十三晶体管M15的漏极与电荷泵的输出端电连接，第十三晶体管M15的衬底和第十二晶体管M14的衬底与第十四晶体管M16的源极电连接；
第十四晶体管M16的漏极与电荷泵的输出端电连接，第十四晶体管M16的栅极与第十五晶体管M17的漏极电连接，第十五晶体管M17的源极与第十四晶体管M16的源极电连接，第十五晶体管M17的栅极与第十四晶体管M16的漏极电连接；
第十六晶体管M18的栅极与第十七晶体管M19的漏极电连接，第十七晶体管M19的栅极与第十六晶体管M18的漏极电连接，第十六晶体管M18的漏极与电荷泵的输入端电连接，第十七晶体管M19的漏极与接地端电连接，第十六晶体管M18和第十七晶体管M19的源极与第十八晶体管M20的源极电连接；
第十九晶体管M21和第二十晶体管M22的源极与第十九晶体管M21的源极电连接，第十八晶体管M20、第十九晶体管M21和第二十晶体管M22的栅极与控制端电连接，第十八晶体管M20的漏极与第一电容的第一端电连接，第十九晶体管M21的漏极与第二电容的第一端电连接，第二十晶体管M22的漏极与电荷泵的输出端电连接。
需要说明的是，第十二晶体管M14至第十五晶体管M17为PMOS晶体管，第一开关M1至第十一晶体管M13以及第十六晶体管M18至第二十晶体管M22为NMOS晶体管。
当控制端PD输出低电平后，第十八晶体管M20、第十九晶体管M21和第二十晶体管M22断开，电荷泵20处于工作状态。在此过程中，若CLK＝0、CLKN＝VDD，则第十一晶体管M13和第十二晶体管M14导通，B点被充电到VPW，A点被充电到VPW+VDD，电荷泵20的控制电压VG＝VPW+VDD；若CLK＝VDD、CLKN＝0，第十晶体管M12和第十三晶体管M15导通，B点被充电到VPW+VDD，A点被充电到VPW，电荷泵20的控制电压VG＝VPW+VDD。电荷泵20将该控制电压VG传输至第一开关M1和第二开关M2的栅极后，控制第一开关M1和第二开关M2导通。
在第一开关M1和第二开关M2导通的过程中，第一晶体管M3和第二晶体管M4导通，第五晶体管M7和第六晶体管M8导通，以将第一开关M1栅极G1和源极S1之间的电压差稳定在VDD，将第二开关M2的栅极G2和源极S2之间的电压差稳定在VDD。
当控制端PD输出高电平后，第十八晶体管M20、第十九晶体管M21和第二十晶体管M22导通，将A点、B点和G点的电位下拉到地，使得第一十二开关M12至第十三晶体管M15断开，使得电荷泵20处于不工作状态，进而使得第一开关M1和第二开关M2断开。同时，控制端PD输出的高电平会使得第九晶体管M11导通，从而将第一开关M1的漏极和第二开关M2的源极S2的电压下拉到地。
需要说明的是，当衬底PW1的电压VPW大于VGND时，第十七晶体管M19导通，将VGND传递至GS端，使得第十八晶体管M20、第十九晶体管M21和第二十晶体管M22可以将A点、B点和G点的电位下拉到地VGND。同样，当VPW小于VGND时，第十六晶体管M181导通，将VPW传递至GS端，使得第十八晶体管M20、第十九晶体管M21和第二十晶体管M22可以将A点、B点和G点的电位下拉到比地VGND更低电位。
还需要说明的是，当VG大于VGND时，第十四晶体管M16导通，将VG传递至第十二晶体管M14和第十三晶体管M15的衬底，当VG小于VGND时，第十五晶体管M17导通，将VGND传递至第十二晶体管M14和第十三晶体管M15的衬底，即第十二晶体管M14和第十三晶体管M15的衬底电压始终等于max(VG，VGND)，从而可以保证在任何情况下，第十二晶体管M14和第十三晶体管M15的寄生体二极管都不会正向导通，进而避免了漏电甚至烧毁MOS管的风险。
本发明提供的模拟开关电路，通过电荷泵替代了齐纳二极管，由于电荷泵由电容和开关组成，而电容和开关对制作工艺的要求比齐纳二极管低，因此，可以降低模拟开关电路对制作工艺的要求。并且，本发明中通过串联的第一开关M1和第二开关M2使得输入信号Vin不容易被耦合到输出端Vout，从而提高了模拟开关电路的隔离度，使得模拟开关电路可以应用到某些对隔离度要求较高的场合。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种模拟开关电路，其特征在于，包括电荷泵、第一开关、第一分压电路、第一电压选择电路和下拉电路；
所述电荷泵的输入端与所述第一开关的衬底电连接；所述电荷泵的第一输出端与所述第一开关的栅极电连接；所述电荷泵用于在接收到控制端输出的第一控制信号后，根据所述第一开关的衬底的电压产生控制电压，并通过所述控制电压控制所述第一开关导通，在接收到所述控制端输出的第二控制信号后，停止输出所述控制电压，以控制所述第一开关断开；
所述第一分压电路用于在所述第一开关导通时，向所述第一开关的衬底提供第一电压，所述第一电压等于所述第一开关的源极的电压与第一电压差之和，所述第一电压差等于所述第一开关的源极和所述第一开关的漏极之间的电压差的一半；
所述下拉电路用于在接收到所述控制端输出的第二控制信号后，将所述第一开关的漏极的电压下拉到地；
所述第一电压选择电路用于在所述下拉电路将所述第一开关的漏极的电压下拉到地后，将所述第一开关的源极的电压和所述第一开关的漏极的电压中的最小者传输给所述第一开关的衬底。
2.根据权利要求1所述的电路，其特征在于，还包括第二开关、第二分压电路和第二电压选择电路；所述第二开关的源极与所述第一开关的漏极电连接；
所述电荷泵的第一输出端与所述第二开关的栅极电连接；所述电荷泵用于在接收到所述控制端输出的第一控制信号后，通过所述控制电压控制所述第二开关导通，在接收到所述控制端输出的第二控制信号后，停止输出所述控制电压，以控制所述第二开关断开；
所述第二分压电路用于在所述第二开关导通时，向所述第二开关的衬底提供第三电压，所述第三电压等于所述第二开关的源极的电压与第二电压差之和，所述第二电压差等于所述第二开关的源极和所述第二开关的漏极之间的电压差的一半；
所述下拉电路还用于在接收到所述控制端输出的第二控制信号后，将所述第二开关的源极的电压下拉到地；
所述第二电压选择电路用于在所述下拉电路将所述第二开关的源极的电压下拉到地后，将所述第二开关的源极的电压和所述第二开关的漏极的电压中的最小者传输给所述第二开关的衬底。
3.根据权利要求1或2所述的电路，其特征在于，第一分压电路包括第一晶体管和第二晶体管；
所述第一晶体管的衬底与所述第一开关的衬底电连接，所述第一晶体管的栅极与所述第一开关的栅极电连接，所述第一晶体管的漏极与所述第一开关的源极电连接，所述第一晶体管的源极与所述第一晶体管的衬底电连接；
所述第二晶体管的衬底与所述第一开关的衬底电连接，所述第二晶体管的栅极与所述第一开关的栅极电连接，所述第二晶体管的漏极与所述第一开关的漏极电连接，所述第二晶体管的源极与所述第二晶体管的衬底电连接。
4.根据权利要求1或2所述的电路，其特征在于，所述第一电压选择电路包括第三晶体管和第四晶体管；
所述第三晶体管的衬底与所述第一开关的衬底电连接，所述第三晶体管的栅极与所述第一开关的漏极电连接，所述第三晶体管的漏极与所述第一开关的源极电连接，所述第三晶体管的源极与所述第三晶体管的衬底电连接；
所述第四晶体管的衬底与所述第一开关的衬底电连接，所述第四晶体管的栅极与所述第一开关的源极电连接，所述第四晶体管的漏极与所述第一开关的漏极电连接，所述第四晶体管的源极与所述第四晶体管的衬底电连接。
5.根据权利要求2所述的电路，其特征在于，第二分压电路包括第五晶体管和第六晶体管；
所述第五晶体管的衬底与所述第二开关的衬底电连接，所述第五晶体管的栅极与所述第二开关的栅极电连接，所述第五晶体管的漏极与所述第二开关的源极电连接，所述第五晶体管的源极与所述第五晶体管的衬底电连接；
所述第六晶体管的衬底与所述第二开关的衬底电连接，所述第六晶体管的栅极与所述第二开关的栅极电连接，所述第六晶体管的漏极与所述第二开关的漏极电连接，所述第六晶体管的源极与所述第六晶体管的衬底电连接。
6.根据权利要求2所述的电路，其特征在于，所述第二电压选择电路包括第七晶体管和第八晶体管；
所述第七晶体管的衬底与所述第二开关的衬底电连接，所述第七晶体管的栅极与所述第二开关的漏极电连接，所述第七晶体管的漏极与所述第二开关的源极电连接，所述第七晶体管的源极与所述第七晶体管的衬底电连接；
所述第八晶体管的衬底与所述第二开关的衬底电连接，所述第八晶体管的栅极与所述第二开关的源极电连接，所述第八晶体管的漏极与所述第二开关的漏极电连接，所述第八晶体管的源极与所述第八晶体管的衬底电连接。
7.根据权利要求1所述的电路，其特征在于，所述下拉电路包括第九晶体管；所述第九晶体管的栅极与所述控制端电连接，所述第九晶体管的源极与所述第一开关的漏极和第二开关的源极电连接，所述第九晶体管的漏极与接地端电连接，所述第九晶体管的衬底与所述电荷泵的第二输出端电连接。
8.根据权利要求1所述的电路，其特征在于，所述电荷泵包括第十晶体管至第二十晶体管、第一电容和第二电容；
所述第十晶体管的栅极与所述第十一晶体管的漏极电连接，所述第十晶体管的源极与所述电荷泵的输入端电连接，所述第十晶体管的漏极与所述第十一晶体管的栅极电连接，所述第十一晶体管的源极与所述电荷泵的输入端电连接；
所述第十晶体管的漏极还与所述第一电容的第一端电连接，所述第一电容的第二端与第一信号端电连接；所述第十一晶体管的漏极与第二电容的第一端电连接，所述第二电容的第二端与第二信号端电连接；
所述第十二晶体管的源极与所述第十晶体管的漏极电连接，所述第十二晶体管的漏极与所述电荷泵的输出端电连接，所述第十二晶体管的栅极与所述第十三晶体管的源极电连接，所述第十三晶体管的栅极与所述第十二晶体管的源极电连接，所述第十三晶体管的漏极与所述电荷泵的输出端电连接，所述第十三晶体管的衬底和所述第十二晶体管的衬底与第十四晶体管的源极电连接；
所述第十四晶体管的漏极与所述电荷泵的输出端电连接，所述第十四晶体管的栅极与所述第十五晶体管的漏极电连接，所述第十五晶体管的源极与所述第十四晶体管的源极电连接，所述第十五晶体管的栅极与所述第十四晶体管的漏极电连接；
所述第十六晶体管的栅极与所述第十七晶体管的漏极电连接，所述第十七晶体管的栅极与所述第十六晶体管的漏极电连接，所述第十六晶体管的漏极与所述电荷泵的输入端电连接，所述第十七晶体管的漏极与接地端电连接，所述第十六晶体管和所述第十七晶体管的源极与所述第十八晶体管的源极电连接；
所述第十九晶体管和所述第二十晶体管的源极与所述第十九晶体管的源极电连接，所述第十八晶体管、所述第十九晶体管和所述第二十晶体管的栅极与所述控制端电连接，所述第十八晶体管的漏极与所述第一电容的第一端电连接，所述第十九晶体管的漏极与所述第二电容的第一端电连接，所述第二十晶体管的漏极与所述电荷泵的输出端电连接。
9.根据权利要求8所述的电路，其特征在于，所述第十二晶体管至所述第十五晶体管为PMOS晶体管，所述第十晶体管、第十一晶体管、第十六晶体管至第二十晶体管为NMOS晶体管。
10.根据权利要求1所述的电路，其特征在于，所述第一开关和所述第二开关为NMOS晶体管。
CN201811561447.0A 2018-12-20 2018-12-20 一种模拟开关电路 Active CN109361384B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811561447.0A CN109361384B (zh) 2018-12-20 2018-12-20 一种模拟开关电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811561447.0A CN109361384B (zh) 2018-12-20 2018-12-20 一种模拟开关电路

Publications (2)

Publication Number Publication Date
CN109361384A true CN109361384A (zh) 2019-02-19
CN109361384B CN109361384B (zh) 2023-09-19

Family

ID=65329228

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811561447.0A Active CN109361384B (zh) 2018-12-20 2018-12-20 一种模拟开关电路

Country Status (1)

Country Link
CN (1) CN109361384B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113783562A (zh) * 2021-09-17 2021-12-10 广芯电子技术（上海）股份有限公司 恒定导通电阻开关电路以及模拟开关
CN113839652A (zh) * 2021-09-17 2021-12-24 广芯电子技术（上海）股份有限公司 双向耐压开关电路以及模拟开关

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000134916A (ja) * 1998-10-29 2000-05-12 Denso Corp スイッチング電源回路
US6114876A (en) * 1999-05-20 2000-09-05 Pericom Semiconductor Corp. Translator switch transistor with output voltage adjusted to match a reference by controlling gate and substrate charge pumps
US6670829B1 (en) * 2002-07-19 2003-12-30 Pericom Semiconductor Corp. Isolating circuit for P/N transmission gate during hot-plug insertion
US20050231501A1 (en) * 2004-04-19 2005-10-20 Oki Electric Industry Co., Ltd. Power-down circuit for a display device
CN1739230A (zh) * 2003-01-17 2006-02-22 皇家飞利浦电子股份有限公司 电荷泵电路
CN101247076A (zh) * 2008-03-01 2008-08-20 炬力集成电路设计有限公司 信号输出设备、电荷泵、倍压器及一种输出电流的方法
CN103532375A (zh) * 2013-09-22 2014-01-22 江苏芯创意电子科技有限公司 升压式电荷泵
KR20150006537A (ko) * 2013-07-08 2015-01-19 매그나칩 반도체 유한회사 씨모스 아날로그 스위치 회로
CN105896959A (zh) * 2015-02-15 2016-08-24 天工方案公司 交错的双输出电荷泵
CN108199703A (zh) * 2017-12-29 2018-06-22 上海艾为电子技术股份有限公司 导通阻抗控制电路、控制方法以及高线性度的模拟开关
CN108880233A (zh) * 2018-08-03 2018-11-23 上海艾为电子技术股份有限公司 一种电荷泵电路
CN209184579U (zh) * 2018-12-20 2019-07-30 上海艾为电子技术股份有限公司 一种模拟开关电路

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000134916A (ja) * 1998-10-29 2000-05-12 Denso Corp スイッチング電源回路
US6114876A (en) * 1999-05-20 2000-09-05 Pericom Semiconductor Corp. Translator switch transistor with output voltage adjusted to match a reference by controlling gate and substrate charge pumps
US6670829B1 (en) * 2002-07-19 2003-12-30 Pericom Semiconductor Corp. Isolating circuit for P/N transmission gate during hot-plug insertion
CN1739230A (zh) * 2003-01-17 2006-02-22 皇家飞利浦电子股份有限公司 电荷泵电路
US20050231501A1 (en) * 2004-04-19 2005-10-20 Oki Electric Industry Co., Ltd. Power-down circuit for a display device
CN1691125A (zh) * 2004-04-19 2005-11-02 冲电气工业株式会社 用于显示设备的断电电路
CN101247076A (zh) * 2008-03-01 2008-08-20 炬力集成电路设计有限公司 信号输出设备、电荷泵、倍压器及一种输出电流的方法
KR20150006537A (ko) * 2013-07-08 2015-01-19 매그나칩 반도체 유한회사 씨모스 아날로그 스위치 회로
CN103532375A (zh) * 2013-09-22 2014-01-22 江苏芯创意电子科技有限公司 升压式电荷泵
CN105896959A (zh) * 2015-02-15 2016-08-24 天工方案公司 交错的双输出电荷泵
CN108199703A (zh) * 2017-12-29 2018-06-22 上海艾为电子技术股份有限公司 导通阻抗控制电路、控制方法以及高线性度的模拟开关
CN108880233A (zh) * 2018-08-03 2018-11-23 上海艾为电子技术股份有限公司 一种电荷泵电路
CN209184579U (zh) * 2018-12-20 2019-07-30 上海艾为电子技术股份有限公司 一种模拟开关电路

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
S. ALENIN等: "A low ripple on-chip charge pump for bootstrapping of the noise-sensitive nodes", 《2006 IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS (ISCAS)》, pages 5319 - 5322 *
耿元婧等: "一种高性能电荷泵电压转换器设计", 《微处理机》, vol. 34, no. 3, pages 5 - 6 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113783562A (zh) * 2021-09-17 2021-12-10 广芯电子技术（上海）股份有限公司 恒定导通电阻开关电路以及模拟开关
CN113839652A (zh) * 2021-09-17 2021-12-24 广芯电子技术（上海）股份有限公司 双向耐压开关电路以及模拟开关

Also Published As

Publication number Publication date
CN109361384B (zh) 2023-09-19

Similar Documents

Publication Publication Date Title
CN100483290C (zh) Cmos基准源电路
CN103580655B (zh) 比较器和采用比较器的张弛振荡器
WO2020125669A1 (zh) 一种模拟开关电路及电荷泵电路
CN101013331A (zh) 输出电压可调式cmos基准电压源
CN101533285B (zh) 一种基准电压缓冲电路
CN2884287Y (zh) 一种电流源或电压源的启动电路
CN109361384A (zh) 一种模拟开关电路
CN103684379A (zh) 低电源电压的开关架构
CN100589324C (zh) 电压选择电路
CN105099173A (zh) 充电泵
CN209184579U (zh) 一种模拟开关电路
CN103929055A (zh) 一种供电电路和开关电源
CN207382188U (zh) Dc-dc芯片输出电压延时缓升电路
CN206472021U (zh) 具有多路输出的电压变换装置
CN201000586Y (zh) Cmos基准源电路
CN110417243A (zh) 一种高压mosfet驱动电路
CN103973227A (zh) 一种低压振荡器
CN208623548U (zh) 一种电荷泵电路
CN206850681U (zh) 纹波抑制电路和包括该纹波抑制电路的电压转换器
CN203929860U (zh) 高压压差检测电路
CN208971372U (zh) 应用于dc-dc变换器的驱动电路
CN108880233A (zh) 一种电荷泵电路
CN103954824A (zh) 高压压差检测电路
CN205544931U (zh) 衬底偏置电路、倍压器以及包含所述倍压器的系统
CN208673174U (zh) 一种应用于ac-dc系统的恒流装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant