CN113782491A - 接触孔的制作方法和结构 - Google Patents

接触孔的制作方法和结构 Download PDF

Info

Publication number
CN113782491A
CN113782491A CN202111011356.1A CN202111011356A CN113782491A CN 113782491 A CN113782491 A CN 113782491A CN 202111011356 A CN202111011356 A CN 202111011356A CN 113782491 A CN113782491 A CN 113782491A
Authority
CN
China
Prior art keywords
metal layer
layer
diffusion barrier
barrier metal
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111011356.1A
Other languages
English (en)
Other versions
CN113782491B (zh
Inventor
陈曦
黄景丰
杨继业
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202111011356.1A priority Critical patent/CN113782491B/zh
Publication of CN113782491A publication Critical patent/CN113782491A/zh
Application granted granted Critical
Publication of CN113782491B publication Critical patent/CN113782491B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本申请涉及半导体集成电路制造技术领域，具体涉及一种接触孔的制作方法和结构。该接触孔的制作方法包括以下步骤：提供形成有通孔的半导体器件；通过离子化金属等离子制程，使得所述通孔的内表面上溅射沉积第一接触金属层；经过第一热退火处理后，通过自离子化等离子制程，使得在所述第一接触金属层的内表面上溅射沉积第一扩散阻挡金属层；通过化学气相沉积制程，使得所述第一扩散阻挡金属层的内表面上沉积形成第二扩散阻挡金属层；通过物理气相制程，使得所述第二扩散阻挡金属层的内表面上形成第三扩散阻挡金属层；位于所述通孔中的三扩散阻挡层的内表面包围形成金属填充空间；经过第二热退火处理后，向所述金属填充空间中填充金属。

Description

接触孔的制作方法和结构
技术领域
本申请涉及半导体集成电路制造技术领域，具体涉及一种接触孔的制作方法和结构。
背景技术
为了实现半导体器件的多层金属化，通常需要在在半导体器件中设置用金属填充塞填充的通孔，以便通过带有金属填充塞的通孔连接各层，形成电通路。由于钨具有均匀填充高深宽比通孔的能力，因此相关技术通常选用金属钨作为高深宽比通孔的填充材料。
若钨和半导体器件的硅直接接触，在接触面处的硅会不均匀地溶解在钨中，并向钨中扩散，因此通孔的内壁上需要先形成扩散阻挡层，然后再填充金属钨，以阻挡该扩散。
但是，对于高深宽比的通孔，由于该通孔较深，传统制程形成的扩散阻挡层容易出现裂缝，扩散阻挡效果较差，硅仍会通过该裂缝扩散入钨中从而对金属钨塞造成侵蚀，对通过金属钨塞形成的电通路造成不利影响。
发明内容
本申请提供了一种接触孔的制作方法和结构，可以解决相关技术中扩散阻挡层容易出现裂缝，扩散阻挡效果较差的问题。
为了解决背景技术中所述的技术问题，本申请的第一方面，提供一种接触孔的制作方法，所述接触孔的制作方法包括以下步骤：
提供形成有通孔的半导体器件；
通过离子化金属等离子制程，使得所述通孔的内表面上溅射沉积第一接触金属层；
经过第一热退火处理后，通过自离子化等离子制程，使得在所述第一接触金属层的内表面上溅射沉积第一扩散阻挡金属层；
通过化学气相沉积制程，使得所述第一扩散阻挡金属层的内表面上沉积形成第二扩散阻挡金属层；
通过物理气相制程，使得所述第二扩散阻挡金属层的内表面上形成第三扩散阻挡金属层；位于所述通孔中的三扩散阻挡层的内表面包围形成金属填充空间；
经过第二热退火处理后，向所述金属填充空间中填充金属。
可选地，所述通过离子化金属等离子制程，使得所述通孔的内表面上溅射沉积第一接触金属层的步骤包括：
所述通过离子化金属等离子制程，使得所述通孔的内表面上溅射沉积钛层，使得所述钛层作为所述第一接触金属层。
可选地，所述经过第一热退火处理后，通过自离子化等离子制程，使得在所述第一接触金属层的内表面上溅射沉积第一扩散阻挡金属层的步骤，包括：
经过第一热退火处理后，通过自离子化等离子制程，使得在所述第一接触金属层的内表面上溅射形成黏附层；
通过自离子化等离子制程，使得在所述黏附层的内表面上溅射形成阻挡层；包括所述阻挡层和所述黏附层的复合层为所述第一扩散阻挡金属层。
可选地，所述经过第一热退火处理后，通过自离子化等离子制程，使得在所述第一接触金属层的内表面上溅射形成黏附层的步骤，包括：
通过自离子化等离子制程，使得在所述第一接触金属层的内表面上溅射形成钛层，使得所述钛层作为所述黏附层。
可选地，所述通过自离子化等离子制程，使得在所述黏附层的内表面上溅射形成阻挡层的步骤，包括：
通过自离子化等离子制程，使得在所述黏附层的内表面上溅射形成氮化钛层，使得所述氮化钛层作为所述阻挡层。
可选地，所述通过化学气相沉积制程，使得所述第一扩散阻挡金属层的内表面上沉积形成第二扩散阻挡金属层的步骤，包括：
通过化学气相沉积制程，使得所述第一扩散阻挡金属层的内表面上沉积形成氮化钛层，使得所述氮化钛层作为所述第二扩散阻挡金属层。
可选地，所述通过物理气相制程，使得所述第二扩散阻挡金属层的内表面上形成第三扩散阻挡金属层的步骤，包括：
通过物理气相制程，使得所述第二扩散阻挡金属层的内表面上形成氮化钛，使得所述氮化钛作为所述第三扩散阻挡金属层。
为了解决背景技术中所述的技术问题，本申请还提供一种接触孔的制作结构，所述接触孔的制作结构由本申请第一方面所述的接触孔的制作方法制作而成。
本申请技术方案，至少包括如下优点：通过多种制作工艺制作出了接触孔结构的各个膜层，从而提高该接触孔结构中金属的黏附性和扩散阻挡能力，防止硅扩散进入填充金属中侵蚀该填充金属的问题。且不同膜层之间增加的热处理过程，能够提高所形成膜层的稳定性。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1示出了本申请一实施例提供一种接触孔的制作方法流程图；
图2a示出了形成有通孔的部分半导体器件结构剖视示意图；
图2b示出了对图1进行步骤S2后的器件结构剖视示意图；
图2c示出了对图2b所示器件结构进行步骤S3后形成的器件结构剖视示意图；
图2d示出了对图2c所示器件结构进行步骤S4完成后的器件结构剖视示意图；
图2e示出了对图2d所示器件结构进行步骤S5后的器件结构剖视示意图；
图2f示出了本申请提供一种带有接触孔结构的器件剖视结构示意图。
具体实施方式
下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
图1示出了本申请一实施例提供一种接触孔的制作方法流程图，该接触孔的制作方法适用于制作包括具有高深宽比的接触孔。
参照图1，该接触孔的制作方法包括依次执行的以下步骤：
步骤S1：提供形成有通孔的半导体器件。
参照图2a，其示出了形成有通孔的部分半导体器件结构剖视示意图，从图2a中可以看出，该通孔210在半导体器件200的纵向上延伸，该通孔210具有高深宽比。
步骤S2：通过离子化金属等离子制程，使得所述通孔的内表面上溅射沉积第一接触金属层。
其中，在离子化金属等离子(Ionized Metal Plasma，IMP)制程中，通过电极激发出的二次电子碰撞目标气体，使得目标气体离子化，并形成等离子体，通过所形成的等离子体轰击靶材，使得靶材原子溅射，溅射出的靶材原子至少沉积在通孔内表面。
参照图2b，其示出了对图1进行步骤S2后的器件结构剖视示意图，从图2b中可以看出，步骤S2完成后，至少通孔210的内表面上，通过离子化金属等离子制程形成第一接触金属层210。通过离子化金属等离子制程形成的第一接触金属层210，其晶粒生长方向趋于一致，晶粒交界处缝隙小，表面更光滑，利于后续工艺制作的薄膜层结构。且所形成的第一接触金属层210，在与通孔210表面接触位置处具有较低的接触电阻，且具有较高的黏附性。
可选地，可以以金属钛作为进行该离子化金属等离子的靶材，从而通过离子化金属等离子制程，使得通孔210的内表面上溅射沉积钛层，使得所述钛层作为第一接触金属层220。该第一接触金属层220的厚度范围可以为400埃至600埃。
步骤S3：经过第一热退火处理后，通过自离子化等离子制程(Self IonizedPlasma，SIP)，使得在所述第一接触金属层的内表面上溅射沉积第一扩散阻挡金属层。
参照图2c，其示出了对图2b所示器件结构进行步骤S3后形成的器件结构剖视示意图，从图2c中可以看出，在步骤S3完成后，至少在该通孔210中的第一接触金属层220内表面上，通过自离子化等离子制程形成第一扩散阻挡金属层230。该第一扩散阻挡金属层230与第一接触金属层220之间的黏附性较高，且该第一扩散阻挡金属层230还用于阻挡半导体器件中硅向填充金属层中扩散。
可选地，该第一扩散阻挡金属层230可以为复合层结构，该复合层包括层叠的黏附层和阻挡层。
即可以先经过第一热退火处理后，通过自离子化等离子制程，使得在所述第一接触金属层的内表面上溅射形成黏附层。
再通过自离子化等离子制程，使得在所述黏附层的内表面上溅射形成阻挡层；包括所述阻挡层和所述黏附层的复合层为所述第一扩散阻挡金属层。
其中，该黏附层的材质可以为钛层，该阻挡层的材质可以为氮化钛层。从而，先形成的材质为钛的黏附层与第一接触金属层直接接触，能够进一步提高薄膜层的黏附性，然后采用与该黏附层同种工艺制作阻挡层，保证阻挡层的扩散阻挡效果的同时提高阻挡层的黏附性。
可选地，该第一扩散阻挡金属层的厚度范围可以为600埃至1000埃，其中钛层的黏附层厚度范围可以为400埃至600埃，为氮化钛层的阻挡层的厚度可以为200埃至400埃。
步骤S4：通过化学气相沉积制程，使得所述第一扩散阻挡金属层的内表面上沉积形成第二扩散阻挡金属层。
参照图2d，其示出了对图2c所示器件结构进行步骤S4完成后的器件结构剖视示意图。从图2d中可以看出，通过化学气相沉积制程，至少在第一扩散阻挡金属层230的内表面上沉积形成第二扩散阻挡金属层240。第二扩散阻挡金属层240起到扩散阻挡作用，防止半导体器件中的硅扩散进入金属填充材料中。
可选地，可以通过化学气相沉积制程，使得所述第一扩散阻挡金属层230的内表面上沉积形成氮化钛层，使得所述氮化钛层作为所述第二扩散阻挡金属层240。该第二扩散阻挡金属层240的厚度范围可以为300埃至500埃。
步骤S5：通过物理气相制程，使得所述第二扩散阻挡金属层的内表面上形成第三扩散阻挡金属层。
参照图2e，其示出了对图2d所示器件结构进行步骤S5后的器件结构剖视示意图，从图2e中可以看出，该通过物理气相制程形成的第三扩散阻挡金属层250至少覆盖在该第二扩散阻挡金属层240的内表面上，第三扩散阻挡金属层250也起到扩散阻挡作用，防止半导体器件中的硅扩散进入金属填充材料中。
可选地，可以通过物理气相制程，使得所述第二扩散阻挡金属层240的内表面上形成氮化钛，使得所述氮化钛作为所述第三扩散阻挡金属层250。该第三扩散阻挡金属层250的厚度可以为200埃至400埃。
步骤S6：经过第二热退火处理后，向所述金属填充空间中填充金属。
如图2e所示，经过以上步骤，通孔210的内表面上形成依次层叠的第一接触金属层220、第一扩散阻挡金属层230、第二扩散阻挡金属层240和第三扩散阻挡金属层250，该第三扩散阻挡金属层250的内表面包围，使得该通孔210中形成金属填充空间。可选地，可以向该金属填充空间中填充满金属钨，从而形成图2f所示的器件结构剖视结构示意图。
本实施例通过多种制作工艺制作出了接触孔结构的各个膜层，从而提高该接触孔结构中金属的黏附性和扩散阻挡能力，防止硅扩散进入填充金属中侵蚀该填充金属的问题。且不同膜层之间增加的热处理过程，能够提高所形成膜层的稳定性。
图2f示出了本申请提供一种带有接触孔结构的器件剖视结构示意图，该图2f中的接触孔结构300依照以上步骤S1至步骤S6制作而成。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。

Claims (8)

1.一种接触孔的制作方法，其特征在于，所述接触孔的制作方法包括以下步骤：
提供形成有通孔的半导体器件；
通过离子化金属等离子制程，使得所述通孔的内表面上溅射沉积第一接触金属层；
经过第一热退火处理后，通过自离子化等离子制程，使得在所述第一接触金属层的内表面上溅射沉积第一扩散阻挡金属层；
通过化学气相沉积制程，使得所述第一扩散阻挡金属层的内表面上沉积形成第二扩散阻挡金属层；
通过物理气相制程，使得所述第二扩散阻挡金属层的内表面上形成第三扩散阻挡金属层；位于所述通孔中的三扩散阻挡层的内表面包围形成金属填充空间；
经过第二热退火处理后，向所述金属填充空间中填充金属。
2.如权利要求1所述的接触孔的制作方法，其特征在于，所述通过离子化金属等离子制程，使得所述通孔的内表面上溅射沉积第一接触金属层的步骤包括：
所述通过离子化金属等离子制程，使得所述通孔的内表面上溅射沉积钛层，使得所述钛层作为所述第一接触金属层。
3.如权利要求1所述的接触孔的制作方法，其特征在于，所述经过第一热退火处理后，通过自离子化等离子制程，使得在所述第一接触金属层的内表面上溅射沉积第一扩散阻挡金属层的步骤，包括：
经过第一热退火处理后，通过自离子化等离子制程，使得在所述第一接触金属层的内表面上溅射形成黏附层；
通过自离子化等离子制程，使得在所述黏附层的内表面上溅射形成阻挡层；包括所述阻挡层和所述黏附层的复合层为所述第一扩散阻挡金属层。
4.如权利要求3所述的接触孔的制作方法，其特征在于，所述经过第一热退火处理后，通过自离子化等离子制程，使得在所述第一接触金属层的内表面上溅射形成黏附层的步骤，包括：
通过自离子化等离子制程，使得在所述第一接触金属层的内表面上溅射形成钛层，使得所述钛层作为所述黏附层。
5.如权利要求3所述的接触孔的制作方法，其特征在于，所述通过自离子化等离子制程，使得在所述黏附层的内表面上溅射形成阻挡层的步骤，包括：
通过自离子化等离子制程，使得在所述黏附层的内表面上溅射形成氮化钛层，使得所述氮化钛层作为所述阻挡层。
6.如权利要求1所述的接触孔的制作方法，其特征在于，所述通过化学气相沉积制程，使得所述第一扩散阻挡金属层的内表面上沉积形成第二扩散阻挡金属层的步骤，包括：
通过化学气相沉积制程，使得所述第一扩散阻挡金属层的内表面上沉积形成氮化钛层，使得所述氮化钛层作为所述第二扩散阻挡金属层。
7.所述如权利要求1所述的接触孔的制作方法，其特征在于，所述通过物理气相制程，使得所述第二扩散阻挡金属层的内表面上形成第三扩散阻挡金属层的步骤，包括：
通过物理气相制程，使得所述第二扩散阻挡金属层的内表面上形成氮化钛，使得所述氮化钛作为所述第三扩散阻挡金属层。
8.一种接触孔的制作结构，其特征在于，所述接触孔的制作结构由所述权利要求1至7中任一项权利要求所述的接触孔的制作方法制作而成。
CN202111011356.1A 2021-08-31 2021-08-31 接触孔的制作方法和结构 Active CN113782491B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111011356.1A CN113782491B (zh) 2021-08-31 2021-08-31 接触孔的制作方法和结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111011356.1A CN113782491B (zh) 2021-08-31 2021-08-31 接触孔的制作方法和结构

Publications (2)

Publication Number Publication Date
CN113782491A true CN113782491A (zh) 2021-12-10
CN113782491B CN113782491B (zh) 2024-01-23

Family

ID=78840231

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111011356.1A Active CN113782491B (zh) 2021-08-31 2021-08-31 接触孔的制作方法和结构

Country Status (1)

Country Link
CN (1) CN113782491B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6271136B1 (en) * 2000-04-04 2001-08-07 Taiwan Semiconductor Manufacturing Company Multi-step plasma process for forming TiSiN barrier
KR20050045380A (ko) * 2003-11-11 2005-05-17 주식회사 하이닉스반도체 반도체 소자의 비트라인 콘택 플러그 형성방법
CN1761047A (zh) * 2004-10-12 2006-04-19 台湾积体电路制造股份有限公司 使用化学机械研磨法制造半导体元件的内连线结构的方法
CN102263031A (zh) * 2010-05-26 2011-11-30 上海宏力半导体制造有限公司 沟槽型vmos晶体管制作方法
CN103545292A (zh) * 2013-11-11 2014-01-29 华进半导体封装先导技术研发中心有限公司 穿硅通孔（tsv）结构及其制造方法
CN104064511A (zh) * 2013-03-19 2014-09-24 上海华虹宏力半导体制造有限公司 硅片接触孔工艺方法
CN106206406A (zh) * 2015-04-30 2016-12-07 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法和电子装置
CN106486416A (zh) * 2015-09-02 2017-03-08 中芯国际集成电路制造(北京)有限公司 金属互联结构的形成方法
CN108615705A (zh) * 2018-04-25 2018-10-02 武汉新芯集成电路制造有限公司 接触插塞的制造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6271136B1 (en) * 2000-04-04 2001-08-07 Taiwan Semiconductor Manufacturing Company Multi-step plasma process for forming TiSiN barrier
KR20050045380A (ko) * 2003-11-11 2005-05-17 주식회사 하이닉스반도체 반도체 소자의 비트라인 콘택 플러그 형성방법
CN1761047A (zh) * 2004-10-12 2006-04-19 台湾积体电路制造股份有限公司 使用化学机械研磨法制造半导体元件的内连线结构的方法
CN102263031A (zh) * 2010-05-26 2011-11-30 上海宏力半导体制造有限公司 沟槽型vmos晶体管制作方法
CN104064511A (zh) * 2013-03-19 2014-09-24 上海华虹宏力半导体制造有限公司 硅片接触孔工艺方法
CN103545292A (zh) * 2013-11-11 2014-01-29 华进半导体封装先导技术研发中心有限公司 穿硅通孔（tsv）结构及其制造方法
CN106206406A (zh) * 2015-04-30 2016-12-07 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法和电子装置
CN106486416A (zh) * 2015-09-02 2017-03-08 中芯国际集成电路制造(北京)有限公司 金属互联结构的形成方法
CN108615705A (zh) * 2018-04-25 2018-10-02 武汉新芯集成电路制造有限公司 接触插塞的制造方法

Also Published As

Publication number Publication date
CN113782491B (zh) 2024-01-23

Similar Documents

Publication Publication Date Title
US10056328B2 (en) Ruthenium metal feature fill for interconnects
KR100291284B1 (ko) 알루미늄금속층배선방법
US5885896A (en) Using implants to lower anneal temperatures
US6436817B2 (en) Method for manufacturing a copper interconnection with an aluminum oxide-conductive layer stack barrier layer in semiconductor memory device
US20040018722A1 (en) Method for manufacturing semiconductor device
US6566258B1 (en) Bi-layer etch stop for inter-level via
US7615489B1 (en) Method for forming metal interconnects and reducing metal seed layer overhang
US5677238A (en) Semiconductor contact metallization
US6410986B1 (en) Multi-layered titanium nitride barrier structure
JP2002075994A (ja) 半導体装置及びその製造方法
US20030054628A1 (en) Method of forming a low resistance multi-layered TiN film with superior barrier property using poison mode cycling
TWI239554B (en) Semiconductor device and method of manufacturing the same
CN113782491B (zh) 接触孔的制作方法和结构
JP2005228818A (ja) 半導体装置の製造方法
JP2006165378A (ja) 半導体装置の製造方法
JPH07115073A (ja) 半導体装置の製造方法
US20080003816A1 (en) Method for forming metal contact in semiconductor device
US20030214039A1 (en) Method for fabricating semiconductor device having tertiary diffusion barrier layer for copper line
US7524749B2 (en) Metallization method of semiconductor device
US9754879B2 (en) Integrated circuitry
CN111769072A (zh) 半导体互连结构及其制造方法
JP2001135721A (ja) 半導体装置およびその製造方法
JPH1041386A (ja) 半導体装置の製造方法
KR100268950B1 (ko) 반도체소자의콘택배선형성방법
JP3950889B2 (ja) コンタクトホール充填方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant