CN113764467A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN113764467A
CN113764467A CN202110354372.4A CN202110354372A CN113764467A CN 113764467 A CN113764467 A CN 113764467A CN 202110354372 A CN202110354372 A CN 202110354372A CN 113764467 A CN113764467 A CN 113764467A
Authority
CN
China
Prior art keywords
disposed
low
active layer
resistance portion
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110354372.4A
Other languages
English (en)
Inventor
田中哲弘
金荣奎
徐基盛
尹锺现
李承炫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN113764467A publication Critical patent/CN113764467A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

提供了显示装置。显示装置可包括布置在衬底上的第一有源层、布置在第一有源层上的扫描线、布置在扫描线上的下栅极信号线、布置在下栅极信号线上并且包括与下栅极信号线重叠的沟道部和形成在沟道部的侧部上的低电阻部的氧化物半导体图案、布置在低电阻部的至少一个表面上的金属图案以及在氧化物半导体图案上布置成与沟道部重叠的上栅极信号线。

Description

显示装置
技术领域
实施方式涉及显示装置。
背景技术
显示装置是显示用于向用户提供视觉信息的图像的装置。显示装置可包括多个像素。每个像素可包括配置成生成光的发光元件和配置成向发光元件提供驱动电流的像素电路。像素电路可包括用于形成多个晶体管的多个有源层。
有源层可包括第一有源层、氧化物半导体图案和类似物。与此同时，当氧化物半导体图案的电阻增加时，可减小包括氧化物半导体图案的晶体管的导通状态电流。
发明内容
实施方式提供了使氧化物半导体图案的电阻减小的显示装置。
根据一个实施方式的显示装置可包括布置在衬底上的第一有源层、布置在第一有源层上的扫描线、布置在扫描线上的下栅极信号线、布置在下栅极信号线上的第二有源层、金属图案以及上栅极信号线，第二有源层包括氧化物半导体图案，氧化物半导体图案包括与下栅极信号线重叠的沟道和形成在沟道的侧部上的低电阻部，金属图案布置在低电阻部的至少一个表面上，上栅极信号线在第二有源层上布置成与沟道重叠。
在一个实施方式中，金属图案可与低电阻部的至少一个表面直接接触。
在一个实施方式中，扫描线和低电阻部可形成升压电容器。
在一个实施方式中，金属图案可包括钨(W)、钛(Ti)、钼(Mo)、铝(Al)、钽(Ta)和其氮化物中的至少一种。
在一个实施方式中，金属图案可包括从氧化物半导体图案扩散的氧原子或氧离子。
在一个实施方式中，低电阻部的氧含量可小于沟道的氧含量。
在一个实施方式中，金属图案的厚度可为约
Figure BDA0003003126540000021
或更大且约
Figure BDA0003003126540000022
或更小。
在一个实施方式中，金属图案可布置在低电阻部的顶表面上。
在一个实施方式中，金属图案可布置在低电阻部的底表面上。
在一个实施方式中，沟道的侧部包括第一侧部和第二侧部，低电阻部可包括形成在沟道的第一侧部上的第一低电阻部和形成在沟道的第二侧部上并且在沟道介于其间的情况下与第一低电阻部间隔开的第二低电阻部，并且金属图案可包括布置在第一低电阻部的至少一个表面上的第一金属图案和布置在第二低电阻部的至少一个表面上的第二金属图案。
在一个实施方式中，显示装置还可包括布置在与扫描线相同的层上以与第一有源层一起形成驱动晶体管的第一导电图案。
在一个实施方式中，第一低电阻部可电连接到第一导电图案。
在一个实施方式中，显示装置还可包括布置在与下栅极信号线相同的层上以与第一导电图案一起形成存储电容器的第二导电图案。
在一个实施方式中，第一低电阻部可延伸以与第二导电图案重叠，并且第二导电图案和第一低电阻部可形成存储电容器。
在一个实施方式中，第二低电阻部可电连接到第一有源层。
在一个实施方式中，第一金属图案与第二金属图案之间的间隙可小于上栅极信号线的宽度。
在一个实施方式中，第一金属图案与第二金属图案之间的间隙可大于约0.1μm。
根据一个实施方式的显示装置可包括驱动晶体管、扫描线和补偿晶体管，其中，驱动晶体管包括布置在衬底上的第一有源层和布置在第一有源层上的栅电极，扫描线布置在与栅电极相同的层上，并且补偿晶体管包括布置在扫描线上的下栅电极、包括在下栅电极上布置成与下电极重叠的沟道和形成在沟道的侧部上的低电阻部的第二有源层、布置在低电阻部的至少一个表面上的金属图案以及在第二有源层上布置成与沟道重叠的上栅电极。
在一个实施方式中，金属图案可与低电阻部的至少一个表面直接接触。
在一个实施方式中，扫描线和低电阻部可形成升压电容器。
根据实施方式的显示装置可包括布置在氧化物半导体图案的低电阻部的至少一个表面上的金属图案，以使得低电阻部可包括相对大量的氧空位，并且使得低电阻部的电阻可减小。相应地，可防止包括氧化物半导体图案的补偿晶体管的导通状态电流的减小。
附图说明
通过结合附图进行的以下详细描述，将更清楚地理解说明性、非限制性的实施方式。
图1是示出根据本发明概念的一个实施方式的显示装置的平面视图。
图2是示出根据本发明概念的一个实施方式的像素的电路图。
图3、图4、图5、图6、图7、图8、图9、图10、图11、图12、图13、图14和图15是示出图2的像素的布局视图。
图16是沿图13的线I-I'截取的剖面视图。
图17是示出图16的“A”区的剖面视图。
图18是示出根据本发明概念的一个实施方式的显示装置的剖面视图。
图19和图20是示出根据本发明概念的一个实施方式的像素的布局视图。
图21是示出根据本发明概念的一个实施方式的显示装置的剖面视图。
具体实施方式
在下文中，将参照附图对根据实施方式的显示装置进行详细解释。
图1是示出根据本发明概念的一个实施方式的显示装置的平面视图。
参照图1，根据本发明概念的一个实施方式，显示装置可包括多个像素PX。多个像素PX中的每个是指显示原色中的一个的最小的可寻址成像元件。换言之，一个像素PX可为能够独立于其它像素PX显示颜色的最小单位。多个像素PX可在第一方向DR1和与第一方向DR1相交的第二方向DR2上排列。
图2是示出根据本发明概念的一个实施方式的像素PX的电路图。
参照图2，根据本发明概念的一个实施方式，像素PX可包括像素电路PC和发光元件EL。像素电路PC可向发光元件EL提供驱动电流。发光元件EL可基于从像素电路PC提供的驱动电流来发射光。像素电路PC可包括至少一个晶体管和至少一个电容器以生成驱动电流。
在一个实施方式中，像素电路PC可包括驱动晶体管T1、开关晶体管T2、补偿晶体管T3、第一初始化晶体管T4、第一发射控制晶体管T5、第二发射控制晶体管T6、第二初始化晶体管T7、存储电容器C1和升压电容器C2，但是本发明概念不限于此。在另一实施方式中，像素电路PC可包括：两个到六个晶体管或八个或更多个晶体管，和/或一个电容器或三个或更多个电容器。
驱动晶体管T1可连接在第一节点N1与第二节点N2之间。驱动晶体管T1的栅电极可连接到第三节点N3。驱动晶体管T1可生成与第一节点N1和第三节点N3之间的电压差成比例的驱动电流。
开关晶体管T2可连接在数据线171与第一节点N1之间。开关晶体管T2的栅电极可从扫描线121接收第一栅极信号GS1。开关晶体管T2可响应于第一栅极信号GS1而从数据线171接收数据电压DV并且将数据电压DV传输到第一节点N1。
补偿晶体管T3可连接在第二节点N2与第三节点N3之间。补偿晶体管T3的栅电极可接收第二栅极信号GS2。补偿晶体管T3可响应于第二栅极信号GS2而将第二节点N2连接到第三节点N3以补偿驱动晶体管T1的阈值电压。
第一初始化晶体管T4可连接在第一初始化电压线133与第三节点N3之间。第一初始化晶体管T4的栅电极可接收第三栅极信号GS3。在一个实施方式中，当像素PX被包括在第N像素行中时，第三栅极信号GS3可为施加到第(N-1)像素行的第一栅极信号。第一初始化晶体管T4可响应于第三栅极信号GS3而从第一初始化电压线133接收第一初始化电压IV1并且将第一初始化电压IV1传输到第三节点N3以初始化第三节点N3。
第一发射控制晶体管T5可连接在电源电压线172与第一节点N1之间。第一发射控制晶体管T5的栅电极可接收发射控制信号EM。电源电压线172可传输来自第一电源的第一电源电压VDD。
第二发射控制晶体管T6可连接在第二节点N2与第四节点N4之间。第二发射控制晶体管T6的栅电极可接收发射控制信号EM。第一发射控制晶体管T5和第二发射控制晶体管T6可响应于发射控制信号EM而将从驱动晶体管T1生成的驱动电流传输到发光元件EL。
第二初始化晶体管T7可连接在第二初始化电压线161与第四节点N4之间。第二初始化晶体管T7的栅电极可接收第四栅极信号GS4。在一个实施方式中，当像素PX被包括在第N像素行中时，第四栅极信号GS4可为施加到第(N+1)像素行的栅极信号。第二初始化晶体管T7可响应于第四栅极信号GS4而从第二初始化电压线161接收第二初始化电压IV2并且将第二初始化电压IV2传输到第四节点N4以初始化第四节点N4。
在一个实施方式中，驱动晶体管T1、开关晶体管T2、第一发射控制晶体管T5、第二发射控制晶体管T6和第二初始化晶体管T7中的每个可为具有单栅极结构的晶体管，并且补偿晶体管T3和第一初始化晶体管T4中的每个可为具有双栅极结构的晶体管。在这种情况下，补偿晶体管T3和第一初始化晶体管T4中的每个的栅电极可为包括下栅电极和上栅电极的双栅电极，并且下栅电极和上栅电极可彼此电连接。
在一个实施方式中，驱动晶体管T1、开关晶体管T2、第一发射控制晶体管T5、第二发射控制晶体管T6和第二初始化晶体管T7中的每个可包括第一有源层，并且补偿晶体管T3和第一初始化晶体管T4中的每个可包括氧化物半导体图案。在一个实施方式中，驱动晶体管T1、开关晶体管T2、第一发射控制晶体管T5、第二发射控制晶体管T6和第二初始化晶体管T7中的每个可为PMOS，并且补偿晶体管T3和第一初始化晶体管T4中的每个可为NMOS。
存储电容器C1可连接在电源电压线172与第三节点N3之间。即使当开关晶体管T2关断时，存储电容器C1也可保持第一节点N1与第三节点N3之间的电压，以使得发光元件EL可发射光。
升压电容器C2可连接在扫描线121与第三节点N3之间。升压电容器C2可使驱动晶体管T1的栅电极的电压电平升压。
发光元件EL可连接在第四节点N4与第二电源之间。第二电源可提供第二电源电压VSS。在一个实施方式中，第二电源电压VSS可低于第一电源电压VDD。发光元件EL可响应于从像素电路PC传输的驱动电流而发射光。
图3、图4、图5、图6、图7、图8、图9、图10、图11、图12、图13、图14和图15是示出图2的像素PX的布局视图。图16是沿图13的线I-I'截取的剖面视图。图17是示出图16的“A”区的剖面视图。
参照图2至图17，像素PX可包括布置在衬底100上的第一有源层110、第一导电层120、第二导电层130、第二有源层140、第三导电层150、第四导电层160、第五导电层170、第一电极180、发光层190和第二电极200。
衬底100可为包括玻璃、石英、塑料或类似物的绝缘衬底。在一个实施方式中，衬底100可包括第一柔性层、布置在第一柔性层上的第一阻挡层、布置在第一阻挡层上的第二柔性层以及布置在第二柔性层上的第二阻挡层。第一柔性层和第二柔性层可包括诸如聚酰亚胺(Polyimide，PI)的有机绝缘材料，并且第一阻挡层和第二阻挡层可包括诸如氧化硅、氮化硅和非晶硅的无机绝缘材料。
第一有源层110可布置在衬底100上。第一有源层110可包括图案化的多晶硅。图案化的多晶硅可由半导体材料(例如，多晶硅)形成。
衬底100与第一有源层110之间可布置有缓冲层。缓冲层可防止诸如氧和湿气的杂质通过衬底100扩散到衬底100的上部中。另外，缓冲层可在衬底100的上部上提供平坦的顶表面。缓冲层可包括无机绝缘材料，诸如氧化硅、氮化硅和氮氧化硅。缓冲层可被省略。
第一导电层120可布置在第一有源层110上。第一导电层120可包括诸如钼(Mo)和铜(Cu)的导电材料。
第一有源层110与第一导电层120之间可布置有第一绝缘层101。第一绝缘层101可包括诸如氧化硅、氮化硅和氮氧化硅的无机绝缘材料。
第一导电层120可包括扫描线121、发射控制信号线122和第一导电图案123。扫描线121可在第一方向DR1上延伸。发射控制信号线122可在与扫描线121间隔开的同时在第一方向DR1上延伸。第一导电图案123可定位在扫描线121与发射控制信号线122之间。
扫描线121的与第一有源层110重叠的第一部分可形成开关晶体管T2的栅电极G2，并且扫描线121的与第一有源层110重叠的第二部分可形成第二初始化晶体管T7的栅电极G7。与此同时，第一有源层110的与开关晶体管T2的栅电极G2重叠的第一部分可为开关晶体管T2的沟道，并且第一有源层110的与第二初始化晶体管T7的栅电极G7重叠的第二部分可为第二初始化晶体管T7的沟道。相应地，第一有源层110和栅电极G2可形成开关晶体管T2，并且第一有源层110和栅电极G7可形成第二初始化晶体管T7。
发射控制信号线122的与第一有源层110重叠的第一部分可形成第一发射控制晶体管T5的栅电极G5，并且发射控制信号线122的与第一有源层110重叠的第二部分可形成第二发射控制晶体管T6的栅电极G6。与此同时，第一有源层110的与第一发射控制晶体管T5的栅电极G5重叠的第三部分可为第一发射控制晶体管T5的沟道，并且第一有源层110的与第二发射控制晶体管T6的栅电极G6重叠的第四部分可为第二发射控制晶体管T6的沟道。相应地，第一有源层110和栅电极G5可形成第一发射控制晶体管T5，并且第一有源层110和栅电极G6可形成第二发射控制晶体管T6。
第一导电图案123的与第一有源层110重叠的部分可形成驱动晶体管T1的栅电极G1。与此同时，第一有源层110的与驱动晶体管T1的栅电极G1重叠的第五部分可为驱动晶体管T1的沟道。相应地，第一有源层110和栅电极G1可形成驱动晶体管T1。
第二导电层130可布置在第一导电层120上。第二导电层130可包括诸如钼(Mo)和铜(Cu)的导电材料。
第一导电层120与第二导电层130之间可布置有第二绝缘层102。第二绝缘层102可包括诸如氧化硅、氮化硅和氮氧化硅的无机绝缘材料。
第二导电层130可包括第一下栅极信号线131、第二下栅极信号线132、第一初始化电压线133和第二导电图案134。第一下栅极信号线131可在第一方向DR1上延伸。第二下栅极信号线132可在与第一下栅极信号线131间隔开的同时在第一方向DR1上延伸。第一初始化电压线133可在与第二下栅极信号线132间隔开的同时在第一方向DR1上延伸。第二导电图案134可在与第一下栅极信号线131间隔开的同时在第一方向DR1上延伸。
第二导电图案134可与第一导电图案123重叠。第一导电图案123和第二导电图案134可形成存储电容器C1。
第二有源层140可布置在第二导电层130上。
第二导电层130与第二有源层140之间可布置有第三绝缘层103。第三绝缘层103可包括诸如氧化硅、氮化硅和氮氧化硅的无机绝缘材料。
第二有源层140可包括氧化物半导体图案141。氧化物半导体图案141可由包括铟(In)、锌(Zn)、镓(Ga)、锡(Sn)、钛(Ti)、铝(Al)、铪(Hf)、锆(Zr)、镁(Mg)和类似物的氧化物半导体形成。例如，氧化物半导体图案141可包括铟镓锌氧化物(Indium GalliumZincOxide，IGZO)、铟锡锌氧化物(Indium Tin Zinc Oxide，ITZO)、铟锌氧化物(IndiumZinc Oxide，IZO)、锌镁氧化物、锌锡氧化物(Zinc TinOxide，ZTO)、锌锆氧化物、锌氧化物、镓氧化物、锡氧化物、铟氧化物、铟镓铪氧化物、锡铝锌氧化物、铟锡镓氧化物(Indium TinGalliumOxide，ITGO)和类似物。
氧化物半导体图案141可包括沟道142以及形成在沟道142的侧部上的多个低电阻部143和144。在一个实施方式中，多个低电阻部143和144可包括：形成在沟道142的第一侧部上的第一低电阻部143，以及形成在沟道142的第二侧部上的第二低电阻部144，并且第二低电阻部144在沟道142介于其间的情况下与第一低电阻部143间隔开。
第一低电阻部143可与扫描线121重叠。扫描线121和第一低电阻部143可形成升压电容器C2。
在一个实施方式中，多个低电阻部143和144的氧含量可小于沟道142的氧含量。另外，多个低电阻部143和144可包括比沟道142的氧空位率大的氧空位率。由于氧空位可用作载体，而电荷通过该载体移动，因此多个低电阻部143和144可具有相对低的电阻。
多个金属图案145和146可分别布置在多个低电阻部143和144的至少一个表面上。在一个实施方式中，多个金属图案145和146可包括布置在第一低电阻部143的至少一个表面上的第一金属图案145和布置在第二低电阻部144的至少一个表面上的第二金属图案146。
在一个实施方式中，多个金属图案145和146可分别布置在多个低电阻部143和144的顶表面上。例如，多个低电阻部143和144可布置在第三绝缘层103的顶表面上，并且多个金属图案145和146可分别布置在多个低电阻部143和144的顶表面上。在这种情况下，多个金属图案145和146可不布置在沟道142的顶表面上。
多个金属图案145和146可分别与多个低电阻部143和144的至少一个表面直接接触。换言之，多个金属图案145和146可分别直接布置在多个低电阻部143和144的至少一个表面上。
氧原子或氧离子可从第二有源层140移动到多个金属图案145和146。随着氧原子或氧离子从第二有源层140中的氧化物半导体图案141移动到多个金属图案145和146，多个低电阻部143和144的氧空位率可增加，并且多个低电阻部143和144可包括比沟道142的氧空位率大的氧空位率。
多个金属图案145和146中的每个可包括钨(W)、钛(Ti)、钼(Mo)、铝(Al)、钽(Ta)和其氮化物中的至少一种。由于多个金属图案145和146中的每个包括上述材料，因此氧原子或氧离子可从氧化物半导体图案141移动到多个金属图案145和146。
在第二有源层不包括金属图案的比较性实例中，由于氧化物半导体图案可包括相对少的氧空位率，因此氧化物半导体图案可具有相对高的电阻。相应地，包括氧化物半导体图案的补偿晶体管的导通状态电流可减小。然而，在本发明概念的实施方式中，由于多个金属图案145和146分别布置在氧化物半导体图案141的多个低电阻部143和144上，因此多个低电阻部143和144可包括相对大的氧空位率，并且多个低电阻部143和144可具有相对低的电阻。相应地，可防止包括氧化物半导体图案141的补偿晶体管T3的导通状态电流减小。
在一个实施方式中，如图17中所公开的，第一金属图案145与第二金属图案146之间的间隙GP可小于上栅电极GU3的宽度GU3W。由于布置在第一低电阻部143的至少一个表面上的第一金属图案145与布置在第二低电阻部144的至少一个表面上的第二金属图案146之间的间隙GP小于上栅电极GU3的宽度GU3W，因此定位在第一低电阻部143与第二低电阻部144之间的沟道142的长度可小于上栅电极GU3的宽度GU3W。
在一个实施方式中，第一金属图案145与第二金属图案146之间的间隙GP可大于约0.1μm。由于氧原子或氧离子通过多个低电阻部143和144与多个金属图案145和146之间的界面从多个低电阻部143和144移动到多个金属图案145和146，因此氧空位可从多个低电阻部143和144与多个金属图案145和146之间的界面扩展到多个低电阻部143和144。与此同时，由于氧空位从彼此面对的第一金属图案145的端部和第二金属图案146的端部在水平方向上朝向沟道142扩张了约0.05μm，因此沟道142的宽度可为比第一金属图案145与第二金属图案146之间的间隙GP小约0.1μm。由于第一金属图案145与第二金属图案146之间的间隙GP大于约0.1μm，因此沟道142可形成在第一低电阻部143与第二低电阻部144之间。
在一个实施方式中，多个金属图案145和146中的每个的厚度145T可为约
Figure BDA0003003126540000091
或更大且约
Figure BDA0003003126540000092
或更小。当多个金属图案145和146中的每个的厚度145T小于约
Figure BDA0003003126540000101
时，氧原子或氧离子可能无法从多个低电阻部143和144充分扩散到多个金属图案145和146，以使得多个低电阻部143和144可能不包括足够的氧空位。另外，当多个金属图案145和146中的每个的厚度145T大于约
Figure BDA0003003126540000102
时，在通过干蚀刻形成多个金属图案145和146的工艺中，可能增加第一金属图案145与第二金属图案146之间的间隙GP的分散。
第三导电层150可布置在第二有源层140上。第三导电层150可包括诸如钼(Mo)和铜(Cu)的导电材料。
第二有源层140与第三导电层150之间可布置有第四绝缘层104。第四绝缘层104可包括诸如氧化硅、氮化硅和氮氧化硅的无机绝缘材料。
第三导电层150可包括第一上栅极信号线151和第二上栅极信号线152。第一上栅极信号线151可在第一方向DR1上延伸。第二上栅极信号线152可在与第一上栅极信号线151间隔开的同时在第一方向DR1上延伸。
第一下栅极信号线131的与第二有源层140重叠的部分可形成补偿晶体管T3的下栅电极GL3，并且第一上栅极信号线151的与第二有源层140重叠的部分可形成补偿晶体管T3的上栅电极GU3。与此同时，第二有源层140的与补偿晶体管T3的下栅电极GL3和上栅电极GU3重叠的第一部分可为补偿晶体管T3的沟道142。相应地，下栅电极GL3、氧化物半导体图案141、多个金属图案145和146以及上栅电极GU3可形成补偿晶体管T3。补偿晶体管T3可为具有双栅极结构的晶体管。
第二下栅极信号线132的与第二有源层140重叠的部分可形成第一初始化晶体管T4的下栅极电极GL4，并且第二上栅极信号线152的与第二有源层140重叠的部分可形成第一初始化晶体管T4的上栅电极GU4。与此同时，第二有源层140的与第一初始化晶体管T4的下栅电极GL4和上栅电极GU4重叠的第二部分可为第一初始化晶体管T4的沟道。相应地，下栅电极GL4、氧化物半导体图案141、多个金属图案145和146以及上栅电极GLU4可形成第一初始化晶体管T4。第一初始化晶体管T4可为具有双栅极结构的晶体管。
第四导电层160可布置在第三导电层150上。第四导电层160可包括诸如铝(Al)、钛(Ti)和铜(Cu)的导电材料。在一个实施方式中，第四导电层160可具有包括堆叠的钛层、铝层和钛层的多层结构。
第三导电层150与第四导电层160之间可布置有第五绝缘层105。第五绝缘层105可包括：诸如氧化硅、氮化硅和氮氧化硅的无机绝缘材料，和/或诸如聚酰亚胺(PI)的有机绝缘材料。
第四导电层160可包括第二初始化电压线161、第一连接图案162、第二连接图案163、第三连接图案164、第一接触图案165、第二接触图案166和第三接触图案167。第二初始化电压线161可在第一方向DR1上延伸。第二初始化电压线161可通过第一接触孔CH1连接到第一有源层110。相应地，第二初始化电压线161可连接到第二初始化晶体管T7。
第一连接图案162可与第二初始化电压线161间隔开。第一连接图案162可通过第二接触孔CH2连接到第一导电图案123，并且可通过第三接触孔CH3连接到第二有源层140。详细地，第一连接图案162可将第一导电图案123电连接到氧化物半导体图案141的第一低电阻部143。相应地，第一低电阻部143可通过第一连接图案162电连接到第一导电图案123。
第二连接图案163可与第一连接图案162间隔开。第二连接图案163可通过第四接触孔CH4连接到第一有源层110，并且可通过第五接触孔CH5连接到第二有源层140。详细地，第二连接图案163可将第一有源层110电连接到氧化物半导体图案141的第二低电阻部144。相应地，第二低电阻部144可通过第二连接图案163电连接到第一有源层110。
第三连接图案164可与第二连接图案163间隔开。第三连接图案164可通过第六接触孔CH6连接到第一初始化电压线133，并且可通过第七接触孔CH7连接到第二有源层140。相应地，第三连接图案164可将第一初始化电压线133连接到第二有源层140。第一初始化电压线133可通过第三连接图案164电连接到第一初始化晶体管T4。
第一接触图案165可与第三连接图案164间隔开。第一接触图案165可通过第八接触孔CH8连接到第一有源层110。相应地，第一接触图案165可电连接到开关晶体管T2。
第二接触图案166可与第一接触图案165间隔开。第二接触图案166可通过第九接触孔CH9连接到第一有源层110，并且可通过第十接触孔CH10连接到第二导电图案134。相应地，第二接触图案166可电连接到第一发射控制晶体管T5和存储电容器C1。
第三接触图案167可与第二接触图案166间隔开。第三接触图案167可通过第十一接触孔CH11连接到第一有源层110。相应地，第三接触图案167可电连接到第二发射控制晶体管T6。
第五导电层170可布置在第四导电层160上。第六绝缘层106可布置在第四导电层160与第五导电层170之间。第五导电层170可包括数据线171、电源电压线172和第四接触图案173。数据线171可在第二方向DR2上延伸。数据线171可通过第十二接触孔CH12连接到第一接触图案165。相应地，数据线171可通过第一接触图案165电连接到开关晶体管T2。
电源电压线172可在与数据线171间隔开的同时在第二方向DR2上延伸。电源电压线172可通过第十三接触孔CH13连接到第二接触图案166。相应地，电源电压线172可通过第二接触图案166电连接到第一发射控制晶体管T5和存储电容器C1。
第四接触图案173可与电源电压线172间隔开。第四接触图案173可通过第十四接触孔CH14电连接到第三接触图案167。
第一电极180可布置在第五导电层170上。第一电极180可包括诸如金属、合金和透明导电氧化物的导电材料。例如，第一电极180可包括银(Ag)、铟锡氧化物(Indium TinOxide，ITO)和类似物。在一个实施方式中，第一电极180可具有包括堆叠的铟锡氧化物层、银层和铟锡氧化物层的多层结构。
第五导电层170与第一电极180之间可布置有第七绝缘层107。第七绝缘层107可包括：诸如氧化硅、氮化硅和氮氧化硅的无机绝缘材料，和/或诸如聚酰亚胺(PI)的有机绝缘材料。
第一电极180可通过接触孔连接到第四接触图案173。相应地，第一电极180可通过第三接触图案167和第四接触图案173电连接到第二发射控制晶体管T6。
第一电极180上可布置有第八绝缘层108。第八绝缘层108可布置在第七绝缘层107上以覆盖第一电极180。第八绝缘层108可具有暴露第一电极180的至少一部分的像素开口。在一个实施方式中，像素开口可暴露第一电极180的中心部分，并且第八绝缘层108可覆盖第一电极180的外围部分。第八绝缘层108可包括诸如聚酰亚胺(PI)的有机绝缘材料。
发光层190可布置在第一电极180上。发光层190可布置在通过像素开口暴露的第一电极180上。发光层190可包括有机发光材料和量子点中的至少一种。
在一个实施方式中，有机发光材料可包括低分子量有机化合物或高分子量有机化合物。例如，低分子量有机化合物可包括铜酞菁、N,N'-二苯联苯胺、三-(8-羟基喹啉)铝和/或类似物，并且高分子量有机化合物可包括聚(3,4-乙烯二氧噻吩)、聚苯胺、聚对苯乙炔、聚芴和/或类似物。
在一个实施方式中，量子点可包括核，而该核包含II-VI族化合物、III-V族化合物、IV-VI族化合物、IV族元素、IV族化合物及其组合物。在一个实施方式中，量子点可具有包括核和围绕核的壳的核-壳结构。壳可用作通过防止核的化学变性来保持半导体特性的保护层，并且可用作用于向量子点赋予电泳特性的充电层。
第二电极200可布置在发光层190上。在一个实施方式中，第二电极200也可布置在第八绝缘层108上。第二电极200可包括诸如金属、合金和透明导电氧化物的导电材料。例如，第二电极200可包括铝(Al)、铂(Pt)、银(Ag)、镁(Mg)、金(Au)、铬(Cr)、钨(W)、钛(Ti)和类似物。第一电极180、发光层190和第二电极200可形成发光元件EL。
图18是示出根据本发明概念的一个实施方式的显示装置的剖面视图。
除了多个金属图案145和146的位置以外，将参照图18描述的显示装置可与参照图1至图17描述的显示装置基本上一致或相似。相应地，冗余部件的描述将被省略。
参照图18，在一个实施方式中，多个金属图案145和146可分别布置在多个低电阻部143和144的底表面上。例如，多个金属图案145和146可布置在第三绝缘层103的顶表面上，并且多个低电阻部143和144可分别布置在多个金属图案145和146的顶表面上。在这种情况下，多个金属图案145和146可不布置在沟道142的底表面上。
图19和图20是示出根据本发明概念的一个实施方式的像素的布局视图。例如，图19和图20可为分别详细示出图8和图9的视图。
参照图19和图20，第二有源层140可包括：与第一下栅极信号线131和第二下栅极信号线132重叠的沟道142；以及与第一下栅极信号线131和第二下栅极信号线132不重叠的第一低电阻部143、第二低电阻部144、第一金属图案145和第二金属图案146。当在平面视图中观察时，第一低电阻部143和第一金属图案145可布置在第一初始化晶体管T4的沟道142与补偿晶体管T3的沟道142之间。当在平面视图中观察时，第二低电阻部144和第二金属图案146可在沟道142介于其间的情况下与第一低电阻部143和第一金属图案145间隔开。如图16中所示，第一金属图案145和第二金属图案146可分别布置在第一低电阻部143的顶表面和第二低电阻部144的顶表面上。替代性地，如图18中所示，第一金属图案145和第二金属图案146可分别布置在第一低电阻部143的底表面和第二低电阻部144的底表面上。
图21是示出根据本发明概念的一个实施方式的显示装置的剖面视图。
除了第一低电阻部143和第一金属图案145的形状以外，将参照图21描述的显示装置可与参照图18描述的显示装置基本上一致或相似。相应地，冗余部件的描述将被省略。
参照图21，在一个实施方式中，第一低电阻部143和第一金属图案145可延伸以与第二导电图案134重叠。由于第一低电阻部143通过第一连接图案162电连接到第一导电图案123，因此第二导电图案134和第一低电阻部143可形成存储电容器C1。相应地，可增加存储电容器C1的电容。
根据实施方式的显示装置可应用于电脑、笔记本电脑、移动电话、智能电话、智能平板、PMP、PDA、MP3播放器或类似物中包括的显示装置。
尽管已参照附图描述了根据实施方式的显示装置，但是所示的实施方式为实例，并且可在不背离随附的权利要求书中描述的技术精神的情况下，由相关技术领域中的普通技术人员进行修改和改变。

Claims (10)

1.一种显示装置，包括：
第一有源层，所述第一有源层布置在衬底上；
扫描线，所述扫描线布置在所述第一有源层上；
下栅极信号线，所述下栅极信号线布置在所述扫描线上；
第二有源层，所述第二有源层布置在所述下栅极信号线上，所述第二有源层包括氧化物半导体图案，所述氧化物半导体图案包括与所述下栅极信号线重叠的沟道和形成在所述沟道的侧部上的低电阻部；
金属图案，所述金属图案布置在所述低电阻部的至少一个表面上；以及
上栅极信号线，所述上栅极信号线在所述第二有源层上布置成与所述沟道重叠。
2.如权利要求1所述的显示装置，其中，所述金属图案与所述低电阻部的所述至少一个表面直接接触。
3.如权利要求1所述的显示装置，其中，所述低电阻部的氧含量小于所述沟道的氧含量。
4.如权利要求1所述的显示装置，其中，所述金属图案布置在所述低电阻部的顶表面上。
5.如权利要求1所述的显示装置，其中，所述金属图案布置在所述低电阻部的底表面上。
6.如权利要求1所述的显示装置，其中，所述沟道的所述侧部包括第一侧部和第二侧部，所述低电阻部包括：
第一低电阻部，所述第一低电阻部形成在所述沟道的所述第一侧部上；以及
第二低电阻部，所述第二低电阻部形成在所述沟道的所述第二侧部上，并且在所述沟道介于所述第一低电阻部和所述第二低电阻部之间的情况下与所述第一低电阻部间隔开，并且
其中，所述金属图案包括：
第一金属图案，所述第一金属图案布置在所述第一低电阻部的至少一个表面上；以及
第二金属图案，所述第二金属图案布置在所述第二低电阻部的至少一个表面上。
7.如权利要求6所述的显示装置，其中，所述第二低电阻部电连接到所述第一有源层。
8.如权利要求6所述的显示装置，其中，所述第一金属图案与所述第二金属图案之间的间隙小于所述上栅极信号线的宽度。
9.一种显示装置，包括：
驱动晶体管，所述驱动晶体管包括布置在衬底上的第一有源层和布置在所述第一有源层上的栅电极；
扫描线，所述扫描线布置在与所述栅电极相同的层上；以及
补偿晶体管，所述补偿晶体管包括：
下栅电极，所述下栅电极布置在所述扫描线上，
第二有源层，所述第二有源层包括在所述下栅电极上布置成与所述下栅电极重叠的沟道和形成在所述沟道的侧部上的低电阻部；
金属图案，所述金属图案布置在所述低电阻部的至少一个表面上；以及
上栅电极，所述上栅电极在所述第二有源层上布置成与所述沟道重叠。
10.如权利要求9所述的显示装置，其中，所述金属图案与所述低电阻部的所述至少一个表面直接接触。
CN202110354372.4A 2020-06-05 2021-04-01 显示装置 Pending CN113764467A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200068417A KR20210152083A (ko) 2020-06-05 2020-06-05 표시 장치
KR10-2020-0068417 2020-06-05

Publications (1)

Publication Number Publication Date
CN113764467A true CN113764467A (zh) 2021-12-07

Family

ID=78786839

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110354372.4A Pending CN113764467A (zh) 2020-06-05 2021-04-01 显示装置

Country Status (3)

Country Link
US (1) US11856826B2 (zh)
KR (1) KR20210152083A (zh)
CN (1) CN113764467A (zh)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100731739B1 (ko) * 2005-04-28 2007-06-22 삼성에스디아이 주식회사 유기전계발광소자 및 그의 제조 방법
KR100858088B1 (ko) 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
WO2010038419A1 (ja) * 2008-09-30 2010-04-08 シャープ株式会社 半導体装置およびその製造方法ならびに表示装置
TWI634642B (zh) * 2009-08-07 2018-09-01 半導體能源研究所股份有限公司 半導體裝置和其製造方法
KR102131195B1 (ko) * 2013-07-16 2020-07-08 삼성디스플레이 주식회사 박막 트랜지스터를 포함하는 표시 기판 및 이의 제조 방법
KR102281300B1 (ko) * 2013-09-11 2021-07-26 삼성디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터의 제조 방법 및 박막 트랜지스터를 포함하는 표시장치
KR102434908B1 (ko) * 2017-10-20 2022-08-19 엘지디스플레이 주식회사 산화물 반도체층을 포함하는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
JP6935055B2 (ja) * 2017-07-21 2021-09-15 天馬微電子有限公司 Ｏｌｅｄ表示装置、その回路、及びその製造方法
JP7085352B2 (ja) * 2018-01-15 2022-06-16 株式会社ジャパンディスプレイ 表示装置
KR102637791B1 (ko) * 2018-02-13 2024-02-19 삼성디스플레이 주식회사 디스플레이 장치

Also Published As

Publication number Publication date
US11856826B2 (en) 2023-12-26
US20210384282A1 (en) 2021-12-09
KR20210152083A (ko) 2021-12-15

Similar Documents

Publication Publication Date Title
KR102503052B1 (ko) 유기 발광 표시 장치
KR102535800B1 (ko) 유기 발광 표시 장치
US9818814B2 (en) Organic light emitting display devices and methods of manufacturing organic light emitting display devices
KR102692578B1 (ko) 박막트랜지스터 기판 및 이를 구비한 표시 장치
US20210359066A1 (en) Display apparatus
US11011597B2 (en) Display device having a compensation transistor with a second region having greater electrical resistance than a first region
KR20210134171A (ko) 화소 및 이를 구비하는 유기발광 디스플레이 장치
KR20210056479A (ko) 표시 장치 및 표시 장치의 제조 방법
US11417686B2 (en) Display substrate and display device including the same
US20220310733A1 (en) Display device
US20220190165A1 (en) Display device
CN113764467A (zh) 显示装置
US11455955B2 (en) Display device
US20230006022A1 (en) Display device
US11711945B2 (en) Display device
US20220415986A1 (en) Transistor and display device including the same
US12127448B2 (en) Display device
US20220181421A1 (en) Display device
US20220231258A1 (en) Display device
KR20240040176A (ko) 표시 장치 및 그 제조 방법
KR20220088596A (ko) 표시 장치
KR20240077528A (ko) 표시 장치
KR20240067187A (ko) 표시 장치
KR20240025132A (ko) 표시 장치
KR20230000487A (ko) 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination