CN113764438A - 显示面板及显示装置 - Google Patents

显示面板及显示装置 Download PDF

Info

Publication number
CN113764438A
CN113764438A CN202111045950.2A CN202111045950A CN113764438A CN 113764438 A CN113764438 A CN 113764438A CN 202111045950 A CN202111045950 A CN 202111045950A CN 113764438 A CN113764438 A CN 113764438A
Authority
CN
China
Prior art keywords
signal line
edge
transistor
display panel
pole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111045950.2A
Other languages
English (en)
Inventor
许玉萍
李杰良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Tianma Display Technology Co Ltd
Original Assignee
Xiamen Tianma Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Tianma Display Technology Co Ltd filed Critical Xiamen Tianma Display Technology Co Ltd
Priority to CN202111045950.2A priority Critical patent/CN113764438A/zh
Priority to US17/456,774 priority patent/US11790830B2/en
Publication of CN113764438A publication Critical patent/CN113764438A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/088—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements using a non-linear two-terminal element
    • G09G2300/0895—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements using a non-linear two-terminal element having more than one selection line for a two-terminal active matrix LCD, e.g. Lechner and D2R circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness

Abstract

本申请提供了一种显示面板及显示装置，在第一边缘和第二边缘之间至少间隔一条信号线，在第一晶体管的第一极和数据写入晶体管的第一极之间产生横向电场之后，该信号线会对电场线进行阻隔，以减弱局部区域的电场，从而减小寄生电容，提高第一晶体管的第一极的电压稳定性，以增强驱动晶体管的栅极电压的稳定性。并且，为了避免第一边缘和第二边缘之间的信号线与第一晶体管的第一极和/或数据写入晶体管的第一极在同一层的情况下，之间再形成横向电场的情况发生，使第一边缘和第二边缘之间的信号线与第一金属层异层设置，以避免位于同一层对第一晶体管的第一极和/或数据写入晶体管的第一极造成不必要的干扰，提高驱动晶体管的栅极电压的稳定性。

Description

显示面板及显示装置
技术领域
本发明涉及显示技术领域，更具体地说，尤其涉及一种显示面板及显示装置。
背景技术
显示面板中，像素电路为显示面板的发光元件提供显示所需的驱动电流，并控制发光元件是否进入发光阶段，因而成为多数自发光显示面板中不可或缺的元件。
然而，在像素电路中，与驱动晶体管栅极连接的布线跟与其位于同一层的布线之间存在寄生电容，而寄生电容的存在会导致流过发光元件的电流发生变化，造成实际显示亮度与理想亮度有差异，影响显示面板的显示效果。
发明内容
有鉴于此，为解决上述问题，本发明提供一种显示面板及显示装置，技术方案如下：
一方面，本申请提供一种显示面板，包括：
像素电路和发光元件，所述像素电路包括驱动晶体管、数据写入晶体管和第一晶体管，所述驱动晶体管用于为所述发光元件提供驱动电流，所述数据写入晶体管用于为所述驱动晶体管提供数据信号；
信号线组，所述信号线组包括为所述像素电路的晶体管提供控制信号或者输入信号的至少一条信号线；其中，
所述数据写入晶体管连接于所述驱动晶体管的第一极和数据信号线之间，所述第一晶体管的第一极连接于所述驱动晶体管的栅极，所述第一晶体管的第一极与所述数据写入晶体管的第一极位于第一金属层；其中，
所述第一晶体管的第一极朝向所述数据写入晶体管的第一极的一侧为第一边缘，所述数据写入晶体管的第一极朝向所述第一晶体管的第一极的一侧为第二边缘；
正投影至平行于所述显示面板表面的平面时，所述信号线组中的至少一条信号线的至少部分区域位于所述第一边缘和第二边缘之间，且所述至少一条信号线的所述至少部分区域与所述第一金属层异层设置。
另一方面，本申请提供一种显示装置，包括上述所述的显示面板。
相较于现有技术，本发明实现的有益效果为：
本发明提供的显示面板在第一边缘和第二边缘之间至少间隔一条信号线，即正投影至平行于所述显示面板表面的平面时，信号线组中的至少一条信号线的至少部分区域位于第一边缘和第二边缘之间；那么在第一晶体管的第一极和数据写入晶体管的第一极之间产生横向电场之后，位于第一边缘和第二边缘之间的信号线会对电场线进行阻隔，以减弱局部区域的电场，从而减小寄生电容，提高第一晶体管的第一极的电压稳定性，以此增强驱动晶体管的栅极电压的稳定性。
并且，为了避免第一边缘和第二边缘之间的信号线与第一晶体管的第一极和/或数据写入晶体管的第一极在同一层的情况下，之间再形成横向电场的情况发生，使第一边缘和第二边缘之间的信号线与第一金属层异层设置，以此避免位于同一层对第一晶体管的第一极和/或数据写入晶体管的第一极造成不必要的干扰，进一步提高驱动晶体管的栅极电压的稳定性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本发明实施例提供的一种显示面板中像素电路的电路结构示意图；
图2为本发明实施例提供的一种显示面板的截面结构示意图；
图3为本发明实施例提供的一种显示面板中像素电路的电路版图示意图；
图4为本发明实施例提供的一种显示面板中像素电路的另一电路版图示意图；
图5为本发明实施例提供的一种显示面板中像素电路的又一电路版图示意图；
图6为本发明实施例提供的一种显示面板中像素电路的又一电路版图示意图；
图7为本发明实施例提供的一种显示面板中像素电路的又一电路版图示意图；
图8为本发明实施例提供的一种显示面板中像素电路的又一电路版图示意图；
图9为本发明实施例提供的一种显示面板中像素电路的又一电路版图示意图；
图10为本发明实施例提供的一种显示面板中像素电路的另一电路结构示意图；
图11为本发明实施例提供的一种显示面板中像素电路的又一电路版图示意图；
图12为本发明实施例提供的一种显示面板中像素电路的又一电路版图示意图；
图13为本发明实施例提供的一种显示装置的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
参考图1，图1为本发明实施例提供的一种显示面板中像素电路的电路结构示意图，其中，显示面板包括：像素电路10和发光元件Q，该像素电路10包括驱动晶体管T0、数据写入晶体管T1和第一晶体管T2，该驱动晶体管T0用于为发光元件Q提供驱动电流，该数据写入晶体管T1用于为驱动晶体管T0提供数据信号Vdata。
其中，数据写入晶体管T1连接于驱动晶体管T0的第一极和数据信号线L1之间，第一晶体管T2的第一极连接于所述驱动晶体管T0的栅极形成第一节点N1。
如图1所示，该数据写入晶体管T1的第一极用于接收数据信号Vdata，数据写入晶体管T1的第二极连接至驱动晶体管T0的第一极形成第二节点N2，数据写入晶体管T1的栅极用于接收控制信号S1。在一些实施方式中，也可以为，数据写入晶体管T1的第一极可以连接至驱动晶体管T0的第一极形成第二节点N2，数据写入晶体管T1的第二极可以用于接收数据信号Vdata。其中，数据写入晶体管T1接收的控制信号S1为脉冲信号，控制信号S1的有效脉冲控制数据写入晶体管T1处于导通状态，以将数据信号Vdata提供给驱动晶体管T0；控制信号S1的无效脉冲控制数据写入晶体管T1处于关断状态。因此，在控制信号S1的控制下，数据写入晶体管T1选择性地为驱动晶体管T0提供数据信号Vdata。
如图1所示，该驱动晶体管T0的第二极与发光元件Q耦接，在驱动晶体管T0以及发光控制晶体管T3和T4导通之后为发光元件Q提供驱动电流。
如图1所示，在本申请实施例中，第一晶体管T2以补偿晶体管为例进行说明，用于补偿驱动晶体管T0的阈值电压；第一晶体管T2的第一极与驱动晶体管T0的栅极连接，第一晶体管T2的第二极与驱动晶体管T0的第二极连接形成第三节点N3，第一晶体管T2的栅极用于接收控制信号S2。其中，第一晶体管T2接收的控制信号S2为脉冲信号，控制信号S2的有效脉冲控制第一晶体管T2处于导通状态，以补偿驱动晶体管T0的阈值电压；控制信号S2的无效脉冲控制第一晶体管T2处于关断状态。因此，在控制信号S2的控制下，第一晶体管T2选择性地补偿驱动晶体管T0的阈值电压。
可选的，如图1所示，该像素电路10还包括第二晶体管T3和第三晶体管T4；第二晶体管T3连接于第一电源信号端PVDD与驱动晶体管T0的第一极之间，第三晶体管T4连接于驱动晶体管T0的第二极与发光元件Q之间，用于控制像素电路10处于发光阶段还是非发光阶段。
第二晶体管T3和第三晶体管T4的栅极同时接收控制信号EM，在控制信号EM的控制下，第三晶体管T4处于导通状态或关断状态；第三晶体管T4的栅极接收的控制信号EM为脉冲信号，在发光阶段，控制信号EM输出有效脉冲控制第三晶体管T4处于导通状态，则驱动晶体管T0提供的驱动电流流入发光元件Q使其发光；在非发光阶段，控制信号EM输出无效脉冲控制第三晶体管T4处于关断状态，则发光元件Q不发光。
可选的，如图1所示，该像素电路10还包括第四晶体管T5；第四晶体管T5的第一极接收复位信号DVINI，第四晶体管T5的第二极与驱动晶体管T0的第二极连接，第四晶体管T5的栅极用于接收控制信号S3。其中，第四晶体管T5接收的控制信号S3为脉冲信号，控制信号S3的有效脉冲控制第四晶体管T5处于导通状态，以对驱动晶体管T0的栅极进行复位；控制信号S3的无效脉冲控制第四晶体管T5处于关断状态。需要说明的是，在像素电路10的复位阶段，第一晶体管T2在控制信号S2的控制下处于导通状态，第四晶体管T5在控制信号S3的控制下处于导通状态，则复位信号DVINI通过第四晶体管T5和第一晶体管T2写入驱动晶体管T0的栅极，以对驱动晶体管T0的栅极进行复位。
可选的，如图1所示，该像素电路10还包括第五晶体管T6；第五晶体管T6的第一极用于接收初始化信号VAR，第五晶体管T6的第二极与发光元件Q的阳极连接，第五晶体管T6的栅极用于接收扫描信号S4。其中，第五晶体管T6接收的控制信号S4为脉冲信号，控制信号S4的有效脉冲控制第五晶体管T6处于导通状态，则初始化信号VAR通过第五晶体管T6写入发光元件Q的阳极，以对发光元件Q进行初始化；控制信号S4的无效脉冲控制第五晶体管T6处于关断状态。
发光元件Q的阴极连接第二电源信号端PVEE。
可选的，如图1所示，该像素电路还包括存储电容C0，该存储电容C0的第一极板与第一电源信号端PVDD连接，该存储电容C0的第二极板与第一节点N1连接。
进一步的，该显示面板还包括信号线组，该信号线组包括为所述像素电路10的晶体管提供控制信号或者输入信号的至少一条信号线，示例性的，如图1所示，该信号线组中可以包括的信号线有提供数据信号Vdata的信号线L1、提供控制信号S1的信号线L2、提供控制信号S2的信号线L3、提供控制信号S3的信号线L4、提供控制信号S4的信号线L5、提供控制信号EM的信号线L6、提供复位信号DVINI的信号线L7、以及提供初始化信号VAR的信号线L8等等。
进一步的，参考图2，图2为本发明实施例提供的一种显示面板的截面结构示意图。
如图2所示，第一晶体管T2的第一极位于第一金属层M1，数据写入晶体管T1的第一极位于第一金属层M1，由此可知，在目前这种显示面板结构的基础上，第一晶体管T2的第一极和数据写入晶体管T1的第一极位于同一层上，即同时位于第一金属层M1上。那么，如果第一晶体管T2的第一极和数据写入晶体管T1的第一极之间距离较近时，或者二者之间没有其它结构，第一晶体管T2的第一极和数据写入晶体管T1的第一极之间会产生横向电场，并产生寄生电容，以此影响驱动晶体管T0栅极电压的稳定性，最终影响显示面板的显示性能。
具体的，由于在数据写入阶段，数据信号线L1上的信号会写入驱动晶体管T0的栅极，驱动晶体管T0的栅极电压是决定驱动电流的重要因素，因此，对于驱动晶体管T0的栅极电压稳定性要求很高；又由于第一晶体管T2的第一极与驱动晶体管T0的栅极连接，因此间接性的对于第一晶体管T2的第一极的电压稳定性要求也需要很高。
那么，在第一晶体管T2的第一极和数据写入晶体管T0的第一极之间产生横向电场，并产生寄生电容的情况下，第一晶体管T2的第一极的电压易受影响而产生变化，随着而来的驱动晶体管T0的栅极电压也会产生变化，以此影响驱动晶体管T0栅极电压的稳定性，最终影响显示面板的显示性能。
参考图3，图3为本发明实施例提供的一种显示面板中像素电路的电路版图示意图。
为了提高驱动晶体管T0栅极电压的稳定性，如图3所示，定义第一晶体管T2的第一极朝向数据写入晶体管T1的第一极的一侧为第一边缘A1，数据写入晶体管T1的第一极朝向第一晶体管T2的第一极的一侧为第二边缘A2。
在第一边缘A1和第二边缘A2之间至少间隔一条信号线的至少部分区域，即正投影至平行于所述显示面板表面的平面时，所述信号线组中的至少一条信号线的至少部分区域位于所述第一边缘A1和第二边缘A2之间，且所述至少一条信号线的所述至少部分区域与所述第一金属层异层设置，那么在第一晶体管T2的第一极和数据写入晶体管T1的第一极之间产生横向电场之后，位于第一边缘A1和第二边缘A2之间的信号线会对电场线进行阻隔，以减弱局部区域的电场，从而减小寄生电容，提高第一晶体管T2的第一极的电压稳定性，以此增强驱动晶体管T0的栅极电压的稳定性。
为了避免第一边缘A1和第二边缘A2之间的信号线与第一晶体管T2的第一极和/或数据写入晶体管T1的第一极在同一层的情况下，之间再形成横向电场的情况发生，使第一边缘A1和第二边缘A2之间的信号线与第一金属层M1异层设置，以此避免位于同一层对第一晶体管T2的第一极和/或数据写入晶体管T1的第一极造成不必要的干扰，进一步提高驱动晶体管T0的栅极电压的稳定性。
需要说明的是，本实施例中，为了较好地说明第一边缘A1、第二边缘A2以及间隔于其间的电场线之间的关系，本申请中，通过正投影至平行于显示面板表面的平面上的投影来说明各个结构在平面上的关系，正投影也可以认为是垂直投影，即当各个本来不位于同一膜层的结构垂直投影至同一个平面上，再说明各个结构之间的关系。
可选的，本实施例中，该驱动晶体管T0的栅极位于第二金属层M1，第一晶体管T2的第一极位于第一金属层M2，驱动晶体管T0的栅极通过过孔连接于第一晶体管T2的第一极。
数据信号线L1位于第三金属层M3，那么为了实现数据信号线L1与数据写入晶体管T1的连接，若在不作特殊设计的情况下，则需要打孔使数据信号线L1直接与数据写入晶体管T1的有源层poly连接，也就是说需要从第三金属层M3一直打孔至数据写入晶体管T1的有源层，而如果数据写入晶体管T1的有源层位置距离第三金属层M3的距离较远，例如，如图2所示，数据写入晶体管T1的有源层为poly层时，其比较贴近衬底基板而设置，若从第三金属层M3一直打孔至数据写入晶体管T1的有源层，其孔的深度会很深，可能会影响数据信号线L1与有源层的连接稳定性。因此，如图2所示，在本申请中先从第三金属层M3通过打孔的方式打到第一金属层M2，再从第一金属通过打孔的方式打到数据写入晶体管T1的有源层，即数据写入晶体管T1的第一极位于第一金属层M1，数据信号线L1通过第三金属层M3和第一金属层M1之间的过孔连接于数据写入晶体管T1的第一极。由此可知，在目前这种显示面板结构的基础上，第一晶体管T2的第一极和数据写入晶体管T1的第一极位于同一层上，即同时位于第一金属层M1上。
可选的，在本发明另一实施例中，该像素电路10中包括硅晶体管和氧化物半导体晶体管，硅晶体管的有源层包括硅，氧化物半导体晶体管的有源层包含氧化物半导体，在垂直于显示面板表面的方向上，氧化物半导体晶体管包括位于有源层两侧的顶栅极和底栅极，顶栅极位于底栅极朝向第一金属层M1的一侧，第一晶体管T2为氧化物半导体晶体管之一。
可选的，本申请中，数据写入晶体管T2可以为前述硅晶体管之一，数据写入晶体管的栅极位于第二金属层M2，有源层包括低温多晶硅。
如图2所示，第一晶体管T2包括位于有源层IGZO两侧的顶栅极G1和底栅极G2，在第二金属层M2和第一金属层M1之间，即如图所示，第二金属层M2位于底栅极G2朝向衬底基板11的一侧。此外，该显示面板还包括除衬底基板11和缓冲层12以外的多层介质层，以起到层间隔离绝缘的作用。
本实施例中，衬底基板11为多膜层结构，可以为柔性的绝缘性材料的衬底基板，具有可伸展、可弯折或可弯曲等特性，其材料包括但不限定于聚酰亚胺材料(简称PI)或聚碳酸酯材料(简称PC)或聚对苯二甲酸乙二醇酯材料(简称PET)等。
可选的，缓冲层12包括但不限定于无机材料层或有机材料层，其中，无机材料层的材料包括但不限定于氧化硅、氮化硅、氮氧化硅、氧化铝或氮化铝等，有机材料层的材料包括但不限定于亚克力或PI等。
本申请中，第一晶体管T2为氧化物半导体晶体管，因为第一晶体管T2的第一极连接于驱动晶体管T0的栅极，而因为驱动晶体管T0的栅极电位对于驱动电流具有重要影响，因此，在发光阶段，对驱动晶体管T0的栅极电位的稳定性要求非常高，这就要求第一晶体管T2为关断状态时，其漏电流足够小，而氧化物半导体晶体管，具有漏电流较小的特性，因此，将第一晶体管T2设置为氧化物半导体晶体管，有利于稳定驱动晶体管T0的栅极电位。
另外，需要说明的是，本实施例中，驱动晶体管可以为氧化物半导体晶体管，也可以为硅晶体管，也即，其有源层可以为图2中所示的硅基有源层poly，也可以为如第一晶体管T2的氧化物半导体有源层IGZO。
此外，还需要说明的是，图1所示的像素电路仅仅为本申请实施例包含的像素电路的一种情形，凡是满足本申请所限定的特征的像素电路版图结构均属于本申请的保护范围之内，本申请中，第一晶体管T2可以为图1所示的补偿晶体管，在本申请的其他实施方式中，像素电路还可以包括连接于驱动晶体管的栅极和复位信号端的复位晶体管，复位晶体管用于为驱动晶体管的栅极提供复位信号，第一晶体管T2可以为复位晶体管。
参考图4，图4为本发明实施例提供的一种显示面板中像素电路的另一电路版图示意图，正投影至平行于所述显示面板表面的平面时，信号线组中的第一信号线L3-1的至少部分区域位于第一边缘A1和第二边缘A2之间，且信号线组中的第二信号线L3-2的至少部分区域也位于第一边缘A1和第二边缘A2之间；其中，第一信号线L3-1与第一晶体管T2的顶栅极G1连接，为第一晶体管T2的顶栅极G1提供控制信号；第二信号线L3-2与第一晶体管T2的底栅极G2连接，为第一晶体管T2的底栅极G2提供控制信号；第一信号线L3-1与第二信号线L3-2沿第一方向X延伸。
也就是说，结合图2，基于第一晶体管T2为氧化物半导体晶体管的结构，第一晶体管T2具有位于不同层的顶栅极G1和底栅极G2，那么为第一晶体管T2的顶栅极G1提供控制信号的第一信号线L3-1，与为第一晶体管T2的底栅极G2提供控制信号的第二信号线L3-2也位于不同层，又由于顶栅极G1和底栅极G2与第一金属层M1位于不同层，那么因为第一信号线L3-1一般设置为与顶栅极G1位于同一层，第二信号线L3-2一般设置为与底栅极G2位于同一层，因此，第一信号线L3-1与第二信号线L3-2与第一金属层M1也位于不同层，即第一信号线L3-1、第二信号线L3-2和第一金属层M1三者异层设置。
首先，利用不同层的第一信号线L3-1和第二信号线L3-2间隔于第一边缘A1和第二边缘A2之间，基于不同层的特点，那么在调整相邻信号线之间的间距，以及信号线自身的宽度时，在版图尺寸受限的情况下，可调整的局限性较小。
其次，利用第一晶体管T2具有顶栅极G1和底栅极G2，从而自然产生位于不同层的第一信号线L3-1和第二信号线L3-2，本实施例中，令第一信号线L3-1和第二信号线L3-2间隔于第一边缘A1和第二边缘A2之间，可以使得同时有两条位于不同层的信号线间隔于第一边缘A1和第二边缘A2之间，从阻挡电场线的角度出发，两条位于不同层的信号线可以阻挡更多的电场线，从而较好的减弱第一边缘A1和第二边缘A2之间的电场，以此减小寄生电容，增强驱动晶体管T0的栅极电压的稳定性。
可选的，在本发明另一实施例中，如图4所示，正投影至平行于所述显示面板表面的平面时，第一边缘A1和第二边缘A2位于第一信号线L3-1沿第一方向X延伸后形成的两侧，第一边缘A1和第二边缘A2位于第二信号线L3-2沿第一方向X延伸后形成的两侧。
也就是说，第一信号线L3-1和第二信号线L3-2本身直接位于第一边缘A1和第二边缘A2之间，实现对第一边缘A1和第二边缘A2之间电场线的阻挡，这是本申请中的一种实现方式。
可选的，在本发明另一实施例中，参考图5，图5为本发明实施例提供的一种显示面板中像素电路的又一电路版图示意图。
如图5所示，第一信号线L3-1包括沿第二方向Y延伸的第一凸起部L3-1-A，第二信号线L3-2包括沿第二方向Y延伸的第二凸起部L3-2-A，第一方向X和第二方向Y相交，特别地，第一方向X可以与第二方向Y垂直。
第一边缘A1和第二边缘A2位于第一凸起部L3-1-A沿第二方向Y延伸后形成的两侧，第一边缘A1和第二边缘A2位于第二凸起部L3-2-A沿第二方向Y延伸后形成的两侧。在一些其他的实施方式中，第一凸起部L3-1-A也可以为折线或者曲线，先沿着第二方向Y延伸，后又可以折向第一方向X延伸，只要第一边缘A1和第二边缘A2位于第一凸起部L3-1-A延伸后形成的两侧，都属于本申请保护的方案；同样地，第二凸起部L3-2-A也可以为折线或者曲线，先沿着第二方向Y延伸，后又可以折向第一方向X延伸，只要第一边缘A1和第二边缘A2位于第二凸起部L3-2-A延伸后形成的两侧，都属于本申请保护的方案。
也就是说，在第一信号线L3-1和第二信号线L3-2自身不位于第一边缘A1和第二边缘A2之间的情况下，无法实现对第一边缘A1和第二边缘A2之间电场线的阻挡时，可以对第一信号线L3-1和第二信号线L3-2的布线形式进行改进，使第一信号线L3-1具有沿第二方向Y延伸的第一凸起部L3-1-A，使第二信号线L3-2具有沿第二方向Y延伸的第二凸起部L3-2-A，并且使第一边缘A1和第二边缘A2位于第一凸起部L3-1-A沿第二方向Y延伸后形成的两侧，第一边缘A1和第二边缘A2位于第二凸起部L3-2-A沿第二方向Y延伸后形成的两侧。
由于第一信号线L3-1和第二信号线L3-2不同层设置，且也与第一金属层M1不同层设置，即第一信号线L3-1、第二信号线L3-2和第一金属层M1三者异层设置，那么第一凸起部L3-1-A和第二凸起部L3-2-A也是位于不同层的，且同时也与第一金属层M1不同层。
在第一凸起部L3-1-A和第二凸起部L3-2-A位于第一边缘A1和第二边缘A2之间的情况下，同样可以实现对第一边缘A1和第二边缘A2之间电场线的阻挡，以减弱局部区域的电场，从而减小寄生电容，增强驱动晶体管T0的栅极电压的稳定性。
可选的，在本发明另一实施例中，参考图6，图6为本发明实施例提供的一种显示面板中像素电路的又一电路版图示意图。
如图6所示，正投影至平行于所述显示面板表面的平面时，第一信号线L3-1间隔于第一边缘A1和第二边缘A2之间的部分与第一边缘A1之间的距离为D11，第二信号线L3-2间隔于第一边缘A1和第二边缘A2之间的部分与第一边缘A1之间的间距为D12。
第一信号线L3-1间隔于第一边缘A1和第二边缘A2之间的部分与第二边缘A2之间的间距为D21，第二信号线L3-2间隔于第一边缘A1和第二边缘A2之间的部分与第二边缘A2之间的间距为D22；其中，
D11＞D21，和/或，D12＞D22。
也就是说，第一信号线L3-1和第二信号线L3-2在可以实现对第一边缘A1和第二边缘A2之间电场线阻挡的前提下，进一步优化第一信号线L3-1和第二信号线L3-2对电场线的阻挡效果。
由于第一边缘A1是第一晶体管T2的第一极朝向数据写入晶体管T1的第一极的一侧，第一晶体管T2的第一极又是与驱动晶体管T0的栅极连接的，那么可以理解为第一边缘A1是与驱动晶体管T0的栅极连接的。
若第一信号线L3-1和/或第二信号线L3-2距离第一边缘A1较近时，则第一信号线L3-1和/或第二信号线L3-2也可能会对第一边缘A1造成干扰，进而会影响驱动晶体管T0的栅极电压的稳定性。
因为，为了降低第一边缘A1受到的干扰现象，充分保证驱动晶体管T0的栅极电压的稳定性，可以使其第一信号线L3-1和/或第二信号线L3-2与第一边缘A1之间的间距足够大，即D11＞D21，和/或，D12＞D22。
需要说明的是，在D11＞D21，和D12＞D22的情况下，理论上第一边缘A1受到的干扰程度最低，这种状态下驱动晶体管T0的栅极电压的稳定性最优。
需要说明的是，图6中关于第一信号线L3-1、第二信号线L3-2、第一边缘A1和第二边缘A2之间间距的双向箭头的长度，并不能表示间距的数值大小，具体的各个间距大小关系以说明书中文字记载的为准。
可选的，在本发明另一实施例中，参考图7，图7为本发明实施例提供的一种显示面板中像素电路的又一电路版图示意图。
正投影至平行于所述显示面板表面的平面时，第一信号线L3-1间隔于第一边缘A1和第二边缘A2之间的部分的宽度为W1，第二信号线L3-2间隔于第一边缘A1和第二边缘A2之间的部分的宽度为W2。
第一信号线L3-1与第二信号线L3-2之间的交叠部分的宽度为W0；其中，0≤W0＜Wx，Wx为W1和W2中的较小值。
需要说明的是，上述宽度值得是第一信号线L3-1和第二信号线L3-2在平行于所述显示面板表面的平面且垂直于其延伸方向上的宽度。
具体的，当W0＝0时，则说明第一信号线L3-1和第二信号线L3-2完全不交叠；当0＜W0＜Wx时，则说明第一信号线L3-1和第二信号线L3-2有交叠，但是第一信号线L3-1和第二信号线L3-2不完全交叠。
由于第一信号线L3-1和第二信号线L3-2不同层设置，若第一信号线L3-1和第二信号线L3-2完全交叠，那么第一信号线L3-1和第二信号线L3-2共同阻隔的电场线是最少的；若第一信号线L3-1和第二信号线L3-2的交叠面积减小，即不交叠的面积增大时，第一信号线L3-1和第二信号线L3-2共同阻隔的电场线也会相应增加。
因此，在本申请实施例中设置0≤W0＜Wx，以最大数量的阻隔第一边缘A1和第二边缘A2之间的电场线，进而最大程度的减弱第一边缘A1和第二边缘A2之间的电场，从而减小寄生电容，增强驱动晶体管T0的栅极电压的稳定性。
并且，由于第一信号线L3-1与第二信号线L3-2不同层设置，且二者与第一金属层M1也不同层设置，在第一信号线L3-1和第二信号线L3-2交叠面积较小，或完全不交叠时，也不会对第一边缘A1和第二边缘A2产生较大的影响。
可选的，在本发明另一实施例中，第一信号线L3-1的宽度W1大于第二信号线L3-2的宽度W2。
具体的，由于顶栅极G1和底栅极G2位于第二金属层M2与第一金属层M1所在膜层之间，且顶栅极G1位于底栅极G2朝向第一金属层M1的一侧；也就间接说明了，在垂直于衬底基板表面的方向上，第一信号线L3-1与第一金属层M1之间的距离小于第二信号线L3-2与第一金属层M1之间的距离，即第一信号线L3-1相比较第二信号线L3-2而言与第一金属层M1距离更近。
基于电场特性可知，第一信号线L3-1所在区域的电场强度大于第二信号线L3-2所在区域的电场强度，第一信号线L3-1所在区域的电场线密度更大，即第一信号线L3-1所在区域的电场线更密集。
因此，在本申请实施例中设置第一信号线L3-1的宽度更大，以最大程度的阻挡更多的电场线，以此充分的减弱第一边缘A1和第二边缘A2之间的电场，从而减小寄生电容，增强驱动晶体管T0的栅极电压的稳定性。
可选的，在本发明另一实施例中，如图3-图7所示，显示面板中信号线组还包括第三信号线L8，正投影至平行于所述显示面板表面的平面时，第三信号线L8位于第一信号线L3-1和第二信号线L3-2远离第一边缘A1的一侧，且第三信号线L8的至少部分区域也位于第一边缘A1和第二边缘A2之间。
具体的，在本申请实施例中结合图1所示的电路图，该第三信号线L8用于传输初始化信号VAR至发光元件Q的阳极，对发光元件Q进行初始化。
可选的，第三信号线L8与第一信号线L3-1同层设置，由于顶栅极G1和底栅极G2位于第二金属层M2与第一金属层M1所在膜层之间，且顶栅极G1位于底栅极G2朝向第一金属层M1的一侧；也就间接说明了第一信号线L3-1与第一金属层M1之间的距离与第三信号线L8与第一金属层M1之间的距离相等，且都小于第二信号线L3-2与第一金属层M1之间的距离，即第一信号线L3-1、第三信号线L8相比较第二信号线L3-2而言与第一金属层M1距离更近。
基于电场特性可知，第一信号线L3-1、第三信号线L8与第一金属层M1距离较近，二者所在区域的电场强度大于第二信号线L3-2所在区域的电场强度，第一信号线L3-1、第三信号线L8所在区域的电场线密度更大，即第一信号线L3-1、第三信号线L8所在区域的电场线更密集。
因此，在本申请实施例中，在电场线密度较大的区域设置更多的信号线，以最大程度的阻挡更多的电场线，并且，在第一边缘A1和第二边缘A2之间间隔三条信号线，通过三条信号线来阻隔第一边缘A1和第二边缘A2之间的电场线，以此充分的减弱第一边缘A1和第二边缘A2之间的电场，从而减小寄生电容，增强驱动晶体管T0的栅极电压的稳定性。
可选的，在本发明另一实施例中，参考图8，图8为本发明实施例提供的一种显示面板中像素电路的又一电路版图示意图。
正投影至平行于所述显示面板表面的平面时，第三信号线L8与第一信号线L3-1之间的间距D31大于第二信号线L3-2与第三信号线L8之间的间距D32。
具体的，由于第三信号线L8与第一信号线L3-1位于同一层，且第三信号线L8也沿第一方向X延伸，为了避免第一信号线L3-1和第三信号线L8之间发生干扰，需增大第一信号线L3-1和第三信号线L8之间的间距。
并且，在增大第一信号线L3-1和第三信号线L8之间间距的情况下，还可以额外的阻隔更多的电场线，以此充分的减弱第一边缘A1和第二边缘A2之间的电场，从而减小寄生电容，增强驱动晶体管T0的栅极电压的稳定性。
需要说明的是，图8中关于第一信号线L3-1、第二信号线L3-2、第三信号线L8之间间距的双向箭头的长度，并不能表示间距的数值大小，具体的各个间距大小关系以说明书中文字记载的为准。
可选的，在本发明另一实施例中，参考图9，图9为本发明实施例提供的一种显示面板中像素电路的又一电路版图示意图。
该显示面板中信号线组包括第六信号线L2，第六信号线L2连接于数据写入晶体管T1的栅极，用于为数据写入晶体管T1提供控制信号，第六信号线L2位于第一信号线L3-1和/或第二信号线L3-2与驱动晶体管T0的栅极之间。
第一晶体管T2的有源层包括第一区B1和第二区B2。
结合图2所示，第一区B1与第六信号线L2相互交叠，形成第一电容C1。
第二区B2与第一信号线L3-1和第二信号线L3-2相互交叠，形成第一晶体管T2的沟道区。
在该实施例中，参考图10，图10为本发明实施例提供的一种显示面板中像素电路的另一电路结构示意图，如图10所示，在驱动晶体管T0的栅极和数据写入晶体管T1的栅极走线第六信号线L2之间形成第一电容C1。
由于第一信号线L3-1和第二信号线L3-2需要设置在第一边缘A1和第二边缘A2之间，实现对第一边缘A1和第二边缘A2之间电场线的阻隔，那么为了保证像素电路10可以正常的运作，并且使电路版图的空间尽可能的紧凑，增大显示面板的分辨率(Pixels PerInch，简称PPI)，在本申请实施例中复用第一晶体管T2的有源层IGZO一方面作为电容极板，使其第一区B1与第六信号线L2相互交叠，形成第一电容C1，另一方面使其第二区B2与第一信号线L3-1和第二信号线L3-2相互交叠，形成第一晶体管T2的沟道区；也就是说，充分利用电路版图有限的空间，在像素电路10可以正常运作的情况下，容纳更多的结构，使电路版图的空间尽可能的紧凑。
可选的，在本发明另一实施例中，参考图11，图11为本发明实施例提供的一种显示面板中像素电路的又一电路版图示意图。
第一晶体管T2的有源区的第一区B1沿第三方向Z延伸，第一晶体管T2的有源区的第二区B2沿第一方向X延伸，第一方向X与第三方向Z相互垂直。
第一电容C1与第一晶体管T2的沟道区之间无交叠。
具体的，为了避免第二边缘A2与驱动晶体管T0的栅极之间的距离较远，导致像素电路占据的空间较大，影响显示面板的分辨率，则设置第一晶体管T2的有源区的第一区B1沿第三方向Z延伸，第一晶体管T2的有源区的第二区B2沿第一方向X延伸，也就是说，避免在第三方向Z上设置的结构过多，即可以使得第一边缘A1和第二边缘A2之间间隔若干条信号线的情况下，又可以避免二者距离太远导致像素电路整体的面积较大。
可选的，在本发明另一实施例中，参考图12，图12为本发明实施例提供的一种显示面板中像素电路的又一电路版图示意图。
第一晶体管T2的有源区的第一区B1沿第一方向X的宽度为H1，沿第三方向Z的长度为K1，其中，H1＞K1。
第一晶体管T2的有源区的第二区B2沿第一方向X的长度为K2，沿第三方向Z的宽度为H2，其中，K2＞H2。
具体的，由于第一晶体管T2的有源层一方面作为电容极板，使其第一区B1与第六信号线L2相互交叠，形成第一电容C1，那么在保证第一电容C1具有一定电容值的情况下，第一晶体管T2的有源层的第一区B1在第一方向X上的宽度需尽可能的大，在第三方向Z上的长度需尽可能的小，从而保证第一电容C1的极板面积较大，同时又可以避免在第三方向Z上第一边缘A1和第二边缘A2距离太远。
又由于第一晶体管T2的有源层的第二区B2与第一信号线L3-1和第二信号线L3-2相互交叠，形成第一晶体管T2的沟道区，因此在第一方向X上可以适当延长沟道区的长度，使其沟道区的长度大于在第三方向Z上的宽度即可。
可选的，在本发明另一实施例中，由于显示面板中该信号线组包括为所述像素电路的晶体管提供控制信号或者输入信号的至少一条信号线，示例性的，该信号线组中可以包括的信号线有提供数据信号Vdata的信号线L1、提供控制信号S1的信号线L2、提供控制信号S2的信号线L3、提供控制信号S3的信号线L4、提供控制信号S4的信号线L5、提供控制信号EM的信号线L6、提供复位信号DVINI的信号线L7、以及提供初始化信号VAR的信号线L8等等。
也就是说，设置在第一边缘A1和第二边缘A2之间的信号线并非只能是第一信号线L3-1、第二信号线L3-1和第三信号线L8，也可以是其它的信号线。
即，正投影至平行于所述显示面板表面的平面时，信号线组中包括第四信号线，第四信号线的至少部分区域位于第一边缘A1和第二边缘A2之间。
第四信号线位于第四金属层，第四金属层与第一金属层M1异层设置。
具体的，任何位于第一边缘A1和第二边缘A2之间的信号线均可以作为第四信号线，以实现对第一边缘A1和第二边缘A2之间电场线的阻隔，减弱第一边缘A1和第二边缘A2之间的电场，从而减小寄生电容，增强驱动晶体管T0的栅极电压的稳定性。
需要说明的是，本申请实施例中，第四信号线的具体功能在本申请实施例中并不作限定。
需要说明的是，在本申请实施例中，第四信号线并没有在说明书附图中体现。
可选的，在本发明另一实施例中，第四金属层位于第二金属层M2和第一金属层M1之间；且
在垂直于显示面板表面的方向上，第一金属层M1与第四金属层之间的间距小于第二金属层M2与第四金属层之间的间距。
具体的，由于越朝向第一金属层M1所在区域，第一边缘A1和第二边缘A2之间的电场线密度越大，电场强度越大。
那么在垂直于显示面板表面的方向上，使第一金属层M1与第四金属层之间的间距小于第二金属层M2与第四金属层之间的间距，由于第四信号线位于第四金属层上，那么第四信号线与第一金属层M1之间的间距同样小于第四信号线与第二金属层M2之间的间距，也就是说，第四信号线更靠近第一金属层M1，以最大程度的阻挡更多的电场线，以此充分的减弱第一边缘A1和第二边缘A2之间的电场，从而减小寄生电容，增强驱动晶体管T0的栅极电压的稳定性。
可选的，在本发明另一实施例中，正投影至平行于所述显示面板表面的平面时，第四信号线与第一边缘A1之间的间距大于第四信号线与第二边缘A2之间的间距。
具体的，在第四信号线可以实现对第一边缘A1和第二边缘A2之间电场线阻挡的前提下，进一步优化第四信号线对电场线的阻挡效果。
由于第一边缘A1是第一晶体管T2的第一极朝向数据写入晶体管T1的第一极的一侧，第一晶体管T2的第一极又是与驱动晶体管T0的栅极连接的，那么可以理解为第一边缘A1是与驱动晶体管T0的栅极连接的。
若第四信号线距离第一边缘A1较近时，则第四信号线也可能会对第一边缘A1造成干扰，进而会影响驱动晶体管T0的栅极电压的稳定性。
因为，为了降低第一边缘A1受到的干扰现象，充分保证驱动晶体管T0的栅极电压的稳定性，可以使其第四信号线与第一边缘A1之间的间距足够大，即第四信号线与第一边缘A1之间的间距大于第四信号线与第二边缘A2之间的间距。
可选的，在本发明另一实施例中，由于显示面板中该信号线组包括为所述像素电路10的晶体管提供控制信号或者输入信号的至少一条信号线，示例性的，该信号线组中可以包括的信号线有提供数据信号Vdata的信号线L1、提供控制信号S1的信号线L2、提供控制信号S2的信号线L3、提供控制信号S3的信号线L4、提供控制信号S4的信号线L5、提供控制信号EM的信号线L6、提供复位信号DVINI的信号线L7、以及提供初始化信号VAR的信号线L8等等。
也就是说，设置在第一边缘A1和第二边缘A2之间的信号线并非只能是第一信号线L3-1、第二信号线L3-2和第三信号线L8，也可以是其它的信号线。
即，正投影至平行于所述显示面板表面的平面时，信号线组中还可以包括第五信号线，第五信号线的至少部分区域也位于第一边缘A1和第二边缘A2之间。
第五信号线位于第五金属层，第五金属层与第一金属层M1异层设置。
具体的，任何位于第一边缘A1和第二边缘A2之间的信号线均可以作为第五信号线，以实现对第一边缘A1和第二边缘A2之间电场线的阻隔，减弱第一边缘A1和第二边缘A2之间的电场，从而减小寄生电容，增强驱动晶体管T0的栅极电压的稳定性。
需要说明的是，本申请实施例中，第五信号线的具体功能在本申请实施例中并不作限定。
进一步的，在本申请实施例中，第一边缘A1和第二边缘A2之间间隔第四信号线和第五信号线的情况下，两条信号线更有利于阻隔第一边缘A1和第二边缘A2之间更多的电场线，以此充分的减弱第一边缘A1和第二边缘A2之间的电场，从而减小寄生电容，增强驱动晶体管T0的栅极电压的稳定性。
需要说明的是，在本申请实施例中，第五信号线并没有在说明书附图中体现。
可选的，在本发明另一实施例中，第四金属层位于第五金属层朝向第一金属层M1的一侧，且
正投影至平行于所述显示面板表面的平面时，第四信号线位于第五信号线朝向第二边缘A2的一侧。
具体的，由于第一边缘A1是第一晶体管T2的第一极朝向数据写入晶体管T1的第一极的一侧，第一晶体管T2的第一极又是与驱动晶体管T0的栅极连接的，那么可以理解为第一边缘A1是与驱动晶体管T0的栅极连接的。
第四金属层位于第五金属层朝向第一金属层M1的一侧也就说明，第四金属层相比较第五金属层而言，与第一金属层M1之间的距离更近，若第四信号线距离第一边缘A1较近时，则第四信号线也可能会对第一边缘A1造成干扰，进而会影响驱动晶体管T0的栅极电压的稳定性。
因此将第四信号线设置于靠近第二边缘A2的一侧，能够有利于减轻第四信号线对第一边缘A1的影响，充分保证驱动晶体管T0的栅极电压的稳定性。
可选的，基于本发明上述全部实施例，在本发明另一实施例中还提供了一种显示装置，参考图13，图13为本发明实施例提供的一种显示装置的结构示意图。
该显示装置13包括上述实施例提供的任意一种显示面板。
由于本发明实施例提供的显示面板13包括上述实施例提供的任意一种显示面板，具有与上述实施例提供的显示面板相同或相应的技术效果。
该显示装置13具体可以为手机、电脑以及其它电子设备等。
以上对本发明所提供的一种显示面板及显示装置进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。
需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备所固有的要素，或者是还包括为这些过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (19)

1.一种显示面板，其特征在于，包括：
像素电路和发光元件，所述像素电路包括驱动晶体管、数据写入晶体管和第一晶体管，所述驱动晶体管用于为所述发光元件提供驱动电流，所述数据写入晶体管用于为所述驱动晶体管提供数据信号；
信号线组，所述信号线组包括为所述像素电路的晶体管提供控制信号或者输入信号的至少一条信号线；其中，
所述数据写入晶体管连接于所述驱动晶体管的第一极和数据信号线之间，所述第一晶体管的第一极连接于所述驱动晶体管的栅极，所述第一晶体管的第一极与所述数据写入晶体管的第一极位于第一金属层；其中，
所述第一晶体管的第一极朝向所述数据写入晶体管的第一极的一侧为第一边缘，所述数据写入晶体管的第一极朝向所述第一晶体管的第一极的一侧为第二边缘；
正投影至平行于所述显示面板表面的平面时，所述信号线组中的至少一条信号线的至少部分区域位于所述第一边缘和第二边缘之间，且所述至少一条信号线的所述至少部分区域与所述第一金属层异层设置。
2.根据权利要求1所述的显示面板，其特征在于，
所述驱动晶体管的栅极位于第二金属层，所述驱动晶体管的栅极通过过孔连接于所述第一晶体管的第一极；
所述数据信号线位于第三金属层，所述数据信号线通过过孔连接于所述数据写入晶体管的第一极，或者，所述数据写入晶体管的第一极与所述驱动晶体管的第一极连接。
3.根据权利要求1所述的显示面板，其特征在于，
所述像素电路包括硅晶体管和氧化物半导体晶体管；
所述硅晶体管的有源层包括硅，所述氧化物半导体晶体管的有源层包含氧化物半导体；
在垂直于所述显示面板表面的方向上，所述氧化物半导体晶体管包括位于有源层两侧的顶栅极和底栅极，所述顶栅极位于所述底栅极朝向所述第一金属层的一侧；
所述第一晶体管为氧化物半导体晶体管之一。
4.根据权利要求3所述的显示面板，其特征在于，
正投影至平行于所述显示面板表面的平面时，所述信号线组中的第一信号线的至少部分区域位于所述第一边缘和所述第二边缘之间，且所述信号线组中的第二信号线的至少部分区域也位于所述第一边缘和所述第二边缘之间；其中，
所述第一信号线与所述第一晶体管的顶栅极连接，为所述第一晶体管的顶栅极提供控制信号；
所述第二信号线与所述第一晶体管的底栅极连接，为所述第一晶体管的底栅极提供控制信号；
所述第一信号线与所述第二信号线沿第一方向延伸。
5.根据权利要求4所述的显示面板，其特征在于，
正投影至平行于所述显示面板表面的平面时，所述第一边缘和所述第二边缘位于所述第一信号线沿所述第一方向延伸后形成的两侧，且所述第一边缘和所述第二边缘位于所述第二信号线沿所述第一方向延伸后形成的两侧。
6.根据权利要求4所述的显示面板，其特征在于，
所述第一信号线包括沿第二方向延伸的第一凸起部，所述第二信号线包括沿第二方向延伸的第二凸起部，所述第一方向和所述第二方向相交；
所述第一边缘和所述第二边缘位于所述第一凸起部沿所述第二方向延伸后形成的两侧，且所述第一边缘和所述第二边缘位于所述第二凸起部沿所述第二方向延伸后形成的两侧。
7.根据权利要求4所述的显示面板，其特征在于，
正投影至平行于所述显示面板表面的平面时，所述第一信号线间隔于所述第一边缘和所述第二边缘之间的部分与所述第一边缘之间的距离为D11，所述第二信号线间隔于所述第一边缘和所述第二边缘之间的部分与所述第一边缘之间的间距为D12；
所述第一信号线间隔于所述第一边缘和所述第二边缘之间的部分与所述第二边缘之间的间距为D21，所述第二信号线间隔于所述第一边缘和所述第二边缘之间的部分与所述第二边缘之间的间距为D22；其中，
D11＞D21，和/或，D12＞D22。
8.根据权利要求4所述的显示面板，其特征在于，
正投影至平行于所述显示面板表面的平面时，所述第一信号线间隔于所述第一边缘和所述第二边缘之间的部分的宽度为W1，所述第二信号线间隔于所述第一边缘和所述第二边缘之间的部分的宽度为W2；
所述第一信号线与所述第二信号线之间的交叠部分的宽度为W0；其中，0≤W0＜Wx，Wx为W1和W2中的较小值。
9.根据权利要求4所述的显示面板，其特征在于，
所述第一信号线的宽度大于所述第二信号线的宽度。
10.根据权利要求4所述的显示面板，其特征在于，
所述信号线组还包括第三信号线，正投影至平行于所述显示面板表面的平面时，所述第三信号线位于所述第一信号线和所述第二信号线远离所述第一边缘的一侧，且所述第三信号线的至少部分区域也位于所述第一边缘和所述第二边缘之间。
11.根据权利要求10所述的显示面板，其特征在于，
所述第三信号线与所述第一信号线位于同一层，且所述第三信号线也沿所述第一方向延伸；
正投影至平行于所述显示面板表面的平面时，所述第三信号线与所述第一信号线之间的间距大于所述第二信号线与所述第三信号线之间的间距。
12.根据权利要求4所述的显示面板，其特征在于，
所述信号线组包括第六信号线，所述第六信号线连接于所述数据写入晶体管的栅极，用于为所述数据写入晶体管提供控制信号，所述第六信号线位于所述第一信号线和/或所述第二信号线与所述驱动晶体管的栅极之间；
所述第一晶体管的有源层包括第一区和第二区；
所述第一区与所述第六信号线相互交叠，形成第一电容；
所述第二区与所述第一信号线和所述第二信号线相互交叠，形成所述第一晶体管的沟道区。
13.根据权利要求12所述的显示面板，其特征在于，
所述第一区沿第三方向延伸，所述第二区沿所述第一方向延伸，所述第一方向与所述第三方向相互垂直；
所述第一电容与所述第一晶体管的沟道区之间无交叠。
14.根据权利要求13所述的显示面板，其特征在于，
所述第一区沿所述第一方向的宽度为H1，沿所述第三方向的长度为K1，其中，H1＞K1；
所述第二区沿所述第一方向的长度为K2，沿所述第三方向的宽度为H2，其中，K2＞H2。
15.根据权利要求1所述的显示面板，其特征在于，
正投影至平行于所述显示面板表面的平面时，所述信号线组中的第四信号线的至少部分区域位于所述第一边缘和所述第二边缘之间；
所述第四信号线位于所述第四金属层，所述第四金属层与所述第一金属层异层设置。
16.根据权利要求15所述的显示面板，其特征在于，
正投影至平行于所述显示面板表面的平面时，所述第四信号线与所述第一边缘之间的间距大于所述第四信号线与所述第二边缘之间的间距。
17.根据权利要求15所述的显示面板，其特征在于，
正投影至平行于所述显示面板表面的平面时，所述信号线组中的第五信号线的至少部分区域也位于所述第一边缘和所述第二边缘之间；
所述第五信号线位于第五金属层，所述第五金属层与所述第一金属层异层设置。
18.根据权利要求17所述的显示面板，其特征在于，
所述第四金属层位于所述第五金属层朝向所述第一金属层的一侧，且
正投影至平行于所述显示面板表面的平面时，所述第四信号线位于所述第五信号线朝向所述第二边缘的一侧。
19.一种显示装置，其特征在于，包括权利要求1-18任意一项所述的显示面板。
CN202111045950.2A 2021-09-07 2021-09-07 显示面板及显示装置 Pending CN113764438A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202111045950.2A CN113764438A (zh) 2021-09-07 2021-09-07 显示面板及显示装置
US17/456,774 US11790830B2 (en) 2021-09-07 2021-11-29 Display panel and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111045950.2A CN113764438A (zh) 2021-09-07 2021-09-07 显示面板及显示装置

Publications (1)

Publication Number Publication Date
CN113764438A true CN113764438A (zh) 2021-12-07

Family

ID=78793586

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111045950.2A Pending CN113764438A (zh) 2021-09-07 2021-09-07 显示面板及显示装置

Country Status (2)

Country Link
US (1) US11790830B2 (zh)
CN (1) CN113764438A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130140538A1 (en) * 2011-12-05 2013-06-06 Seiko Epson Corporation Electro-optical device and electronic apparatus
CN109272930A (zh) * 2018-11-23 2019-01-25 上海天马有机发光显示技术有限公司 一种显示面板及显示装置
CN111403465A (zh) * 2020-03-30 2020-07-10 昆山国显光电有限公司 阵列基板、显示面板和显示装置
US20210134917A1 (en) * 2020-10-23 2021-05-06 Xiamen Tianma Micro-Electronics Co., Ltd. Display panel and display apparatus
WO2021103015A1 (zh) * 2019-11-29 2021-06-03 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11681388B2 (en) * 2019-04-19 2023-06-20 Sharp Kabushiki Kaisha Display device
WO2021018303A2 (zh) * 2019-07-31 2021-02-04 京东方科技集团股份有限公司 显示基板以及显示装置
US11636809B2 (en) * 2019-11-29 2023-04-25 Chengdu Boe Optoelectronics Technology Co., Ltd. Display substrate and display device
CN113096596A (zh) * 2020-01-08 2021-07-09 京东方科技集团股份有限公司 显示基板及其驱动方法和显示装置
CN115996612A (zh) * 2020-09-01 2023-04-21 京东方科技集团股份有限公司 显示面板以及显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130140538A1 (en) * 2011-12-05 2013-06-06 Seiko Epson Corporation Electro-optical device and electronic apparatus
CN109272930A (zh) * 2018-11-23 2019-01-25 上海天马有机发光显示技术有限公司 一种显示面板及显示装置
WO2021103015A1 (zh) * 2019-11-29 2021-06-03 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
CN111403465A (zh) * 2020-03-30 2020-07-10 昆山国显光电有限公司 阵列基板、显示面板和显示装置
US20210134917A1 (en) * 2020-10-23 2021-05-06 Xiamen Tianma Micro-Electronics Co., Ltd. Display panel and display apparatus

Also Published As

Publication number Publication date
US11790830B2 (en) 2023-10-17
US20230076760A1 (en) 2023-03-09

Similar Documents

Publication Publication Date Title
CN109887985B (zh) 阵列基板、显示面板及显示装置
US10700152B2 (en) Display panel and display device
CN109671742B (zh) Amoled显示面板
US20230162659A1 (en) Display panel and display device
US10847598B2 (en) Organic light emitting display panel and organic light emitting display apparatus
WO2021227623A9 (zh) 像素单元、显示基板及显示装置
US20240055437A1 (en) Display panel and display device
CN112968034A (zh) 显示面板及其制作方法和显示装置
KR20080069076A (ko) 유기발광디스플레이
CN113745254A (zh) 显示面板以及显示装置
CN113764438A (zh) 显示面板及显示装置
CN114743504B (zh) 像素电路、显示面板及显示装置
WO2023230885A1 (zh) 显示面板及显示装置
CN113383424A (zh) 显示面板及电子装置
CN112968032B (zh) 显示面板及其制备方法和显示装置
CN115064120A (zh) 显示面板和显示装置
US20220199733A1 (en) Display substrate and display device
CN115836597A (zh) 显示面板及显示装置
CN113809098B (zh) 显示基板、显示面板和显示装置
US20230335564A1 (en) Array substrate, display panel and display device
CN117276291A (zh) 阵列基板、显示面板及电子设备
WO2023245676A1 (zh) 像素驱动电路及其驱动方法、显示面板、显示装置
CN115172389A (zh) 阵列基板、显示面板和显示装置
KR100649558B1 (ko) 유기 전계 발광 표시 장치
CN116504175A (zh) 显示面板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination