CN112968032B - 显示面板及其制备方法和显示装置 - Google Patents
显示面板及其制备方法和显示装置 Download PDFInfo
- Publication number
- CN112968032B CN112968032B CN202110163833.XA CN202110163833A CN112968032B CN 112968032 B CN112968032 B CN 112968032B CN 202110163833 A CN202110163833 A CN 202110163833A CN 112968032 B CN112968032 B CN 112968032B
- Authority
- CN
- China
- Prior art keywords
- insulating layer
- sub
- layer
- metal layer
- plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title abstract description 6
- 239000002184 metal Substances 0.000 claims abstract description 213
- 239000003990 capacitor Substances 0.000 claims abstract description 119
- 238000003860 storage Methods 0.000 claims abstract description 101
- 239000000758 substrate Substances 0.000 claims abstract description 80
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 23
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 23
- 239000000463 material Substances 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 17
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 17
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 230000009286 beneficial effect Effects 0.000 abstract description 10
- 239000010410 layer Substances 0.000 description 484
- 230000000694 effects Effects 0.000 description 15
- 230000008569 process Effects 0.000 description 13
- 239000010409 thin film Substances 0.000 description 11
- 230000008859 change Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 241001270131 Agaricus moelleri Species 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000011112 polyethylene naphthalate Substances 0.000 description 1
- -1 polyethylene terephthalate Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明实施例公开了一种显示面板及其制备方法和显示装置。显示面板包括：基底；阵列电路层，包括在基底一侧层叠设置的多层金属层；多层金属层包括第一金属层、第二金属层和第三金属层；第一金属层包括存储电容的第一极板，第二金属层包括存储电容的第二极板，第三金属层包括第三极板，第三极板与第一极板电连接，且第三极板与第二极板在基底上的垂直投影相交叠；第一绝缘层，位于第二金属层与第三金属层之间；沿垂直于基底的方向，设定位置处的第一绝缘层的厚度小于设定位置以外的第一绝缘层的厚度，设定位置处的第一绝缘层为第二极板与第三极板之间的第一绝缘层。本发明的技术方案，有助于增大存储电容的电容值，从而改善显示画面闪烁的现象。
Description
技术领域
本发明实施例涉及显示技术领域，尤其涉及一种显示面板及其制备方法和显示装置。
背景技术
随着显示技术的发展，人们对于显示装置的性能要求越来越高。目前，显示面板中的像素电路普遍存在漏电问题，这将引起显示亮度的变化。特别是在低频驱动的情况下，漏电引起的显示亮度变化问题，还会导致人眼更易识别到显示画面的闪烁现象，影响了显示装置的显示效果。
发明内容
本发明实施例提供一种显示面板及其制备方法和显示装置，以实现增大存储电容的电容值，从而改善显示画面闪烁的现象。
第一方面，本发明实施例提供了一种显示面板，包括：
基底；
阵列电路层，包括在所述基底一侧层叠设置的多层金属层，所述阵列电路层中形成有多个像素电路，所述像素电路包括驱动晶体管和与所述驱动晶体管的栅极电连接的存储电容；所述多层金属层包括层叠设置的第一金属层、第二金属层和第三金属层；所述第一金属层包括与所述驱动晶体管的栅极电连接的所述存储电容的第一极板，所述第二金属层包括所述存储电容的第二极板，所述第三金属层包括第三极板，所述第三极板与所述第一极板电连接，且所述第三极板与所述第二极板在所述基底上的垂直投影相交叠；
第一绝缘层，所述第一绝缘层位于所述第二金属层与所述第三金属层之间；沿垂直于所述基底的方向，设定位置处的所述第一绝缘层的厚度小于所述设定位置以外的所述第一绝缘层的厚度，所述设定位置处的所述第一绝缘层为所述第二极板与所述第三极板之间的所述第一绝缘层。
进一步地，所述第一绝缘层包括自所述基底一侧依次层叠设置的至少两层子绝缘层，且至少一层所述子绝缘层在所述设定位置处的厚度小于其他位置处的厚度。
进一步地，所述第一绝缘层包括自所述基底一侧依次层叠设置的第一子绝缘层和第二子绝缘层；所述第二子绝缘层在所述设定位置处的厚度小于其他位置处的厚度；
优选地，所述设定位置处的所述第二子绝缘层的厚度为0；
优选地，所述第一子绝缘层的介电常数大于所述第二子绝缘层的介电常数。
进一步地，所述第一子绝缘层在所述设定位置处的厚度小于其他位置处的厚度；所述显示面板还包括位于所述第一金属层与第二金属层之间的电容绝缘层，所述第一子绝缘层在所述设定位置处的厚度等于所述电容绝缘层的厚度。
进一步地，所述第一子绝缘层和所述第二子绝缘层中的一个子绝缘层的材质包括氮化硅，另一个子绝缘层的材质包括氧化硅。
进一步地，所述第一绝缘层包括自所述基底一侧依次层叠设置的第一子绝缘层、第二子绝缘层和第三子绝缘层；所述设定位置处的所述第二子绝缘层的厚度和所述第三子绝缘层的厚度均为0；
优选地，所述第一子绝缘层和所述第三子绝缘层的材质均包括氮化硅，所述第二子绝缘层的材质包括氧化硅。
进一步地，所述第三金属层还包括第一金属线，所述第一金属线沿第一方向延伸，所述第一金属线包括交替设置的第一走线部和第二走线部，每条所述第一金属线中的相邻两个所述第一走线部通过二者之间的所述第二走线部转接，所述第一走线部位于所述第一绝缘层远离所述基底的一侧，所述第二走线部位于所述多层金属层中的其他金属层。
进一步地，所述第二走线部位于所述第二金属层，所述第一走线部与所述第二走线部通过过孔电连接；
优选地，所述第二极板作为所述第二走线部；
优选地，所述第一金属线为电源线。
第二方面，本发明实施例还提供了一种显示面板的制备方法，包括：
在基底的一侧依次形成阵列电路层的多层金属层中的第一金属层和第二金属层，所述阵列电路层中还包括多个像素电路，所述像素电路包括驱动晶体管和与所述驱动晶体管的栅极电连接的存储电容；所述第一金属层包括与所述驱动晶体管的栅极电连接的所述存储电容的第一极板，所述第二金属层包括所述存储电容的第二极板；
在所述第二金属层远离所述基底的一侧形成第一绝缘层，并对设定位置处的所述第一绝缘层进行减薄，以使所述设定位置处的所述第一绝缘层的厚度小于所述设定位置以外的所述第一绝缘层的厚度，且在沿垂直于所述基底的方向，所述设定位置处的所述第一绝缘层与所述第二极板在所述基底上的垂直投影相交叠；
在所述设定位置处的所述第一绝缘层中开设过孔，并在所述第一绝缘层远离所述基底的一侧形成所述多层金属层中的第三金属层，所述第三金属层包括第三极板，所述第三极板与所述第一极板通过过孔电连接。
第三方面，本发明实施例还提供了一种显示装置，包括第一方面所述的显示面板。
本发明实施例提供的显示面板及其制备方法和显示装置，通过设置多层金属层包括层叠设置的第一金属层、第二金属层和第三金属层，第一金属层包括存储电容的第一极板，第二金属层包括存储电容的第二极板，第三金属层包括第三极板，第三极板与第一极板电连接，且第三极板与第二极板在基底上的垂直投影相交叠，使得第三极板与第一极板共同构成像素电路中的存储电容的一个电极板，第二极板构成存储电容的另一个电极板，并利用第三极板与第二极板的交叠来增大存储电容的两个电极板之间的正对面积，以增大存储电容的电容值；通过设置第一绝缘层位于第二金属层与第三金属层之间，沿垂直于基底的方向，设定位置处的第一绝缘层的厚度小于设定位置以外的第一绝缘层的厚度，且设定位置处的第一绝缘层为第二极板与第三极板之间的第一绝缘层，有助于减小第二极板与第三极板之间的距离，从而增大第二极板与第三极板形成的电容值，进而起到增大第一极板、第二极板与第三极板共同形成的存储电容的电容值的效果。本发明实施例的技术方案，有助于增大像素电路中的存储电容的电容值，以通过增大存储电容的电容值来提升驱动晶体管的栅极电位的稳定性，从而改善现有技术中的显示画面闪烁的现象，进而优化显示效果。
附图说明
图1是本发明实施例提供的一种显示面板的俯视图；
图2是本发明实施例提供的一种显示面板的剖视图；
图3是本发明实施例提供的一种像素电路的结构示意图；
图4是本发明实施例提供的另一种显示面板的剖视图；
图5是本发明实施例提供的另一种显示面板的剖视图；
图6是本发明实施例提供的另一种显示面板的剖视图；
图7是本发明实施例提供的另一种显示面板的俯视图；
图8是本发明实施例提供的另一种显示面板的剖视图；
图9是本发明实施例提供的仿真实验数据曲线图；
图10是本发明实施例提供的一种显示面板的制备方法的流程示意图；
图11是本发明实施例提供的一种显示装置的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
正如背景技术所述，现有显示装置存在由像素电路漏电引起的显示亮度衰减和显示画面闪烁的问题，影响了显示装置的显示效果。经发明人研究发现，出现上述问题的原因如下：显示装置中的像素电路包括多个薄膜晶体管，薄膜晶体管包括驱动晶体管和开关晶体管，由于薄膜晶体管的自身特性等多种原因，薄膜晶体管存在无法完全关断的情况，导致驱动晶体管的栅极及其连接的开关晶体管之间形成漏电路径，造成驱动晶体管的栅极电压升高，一帧显示画面的显示亮度会有所衰减。特别是在低频驱动的情况下，由于驱动晶体管的栅极电压刷新更慢，使得显示亮度衰减的时间更长，导致一帧内的显示亮度衰减幅度更大，从而使人眼更易识别到显示画面的闪烁现象，影响了显示装置的显示效果。
针对上述问题，本发明实施例提供了一种显示面板。图1是本发明实施例提供的一种显示面板的俯视图，其中图1仅示意性地示出了显示面板的有源层和多层金属层的部分结构；图2是本发明实施例提供的一种显示面板的剖视图，具体可为图1所示显示面板沿剖线aa’进行剖切得到的剖视图；图3是本发明实施例提供的一种像素电路的结构示意图。结合图1至图3，本发明实施例提供的显示面板，包括：
基底10；
阵列电路层，包括在基底10一侧层叠设置的多层金属层，阵列电路层中形成有多个像素电路100，像素电路100包括驱动晶体管DT和与驱动晶体管DT的栅极G电连接的存储电容Cst；多层金属层包括层叠设置的第一金属层M1、第二金属层M2和第三金属层M3；第一金属层M1包括与驱动晶体管DT的栅极G电连接的存储电容Cst的第一极板C1，第二金属层M2包括存储电容Cst的第二极板C2，第三金属层M3包括第三极板C3，第三极板C3与第一极板C1电连接，且第三极板C3与第二极板C2在基底10上的垂直投影相交叠；
第一绝缘层20，第一绝缘层20位于第二金属层M2与第三金属层M3之间；沿垂直于基底10的方向，设定位置处的第一绝缘层20的厚度小于设定位置以外的第一绝缘层20的厚度，设定位置处的第一绝缘层20为第二极板C2与第三极板C3之间的第一绝缘层20。
其中，基底10可以为显示面板提供缓冲、保护或支撑等作用。基底10可以是柔性基底，柔性基底的材料可以是聚酰亚胺(PI)、聚萘二甲酸乙二醇酯(PEN)或者聚对苯二甲酸乙二醇酯(PET)等，也可以是上述多种材料的混合材料。基底10也可以为采用玻璃等材料形成的硬质基底。
阵列电路层中形成有多个像素电路，该像素电路可由薄膜晶体管和存储电容构成，像素电路与发光器件电连接。其中，薄膜晶体管包括驱动晶体管和开关晶体管，驱动晶体管用于产生驱动电流，从而驱动发光器件发光，开关晶体管用于开关。发光器件可以是有机发光二极管(Organic Light-Emitting Diode，OLED)，每个发光器件均包括阳极、发光层和阴极，每个发光器件均与像素电路电连接，使得像素电路为发光器件提供驱动电流，以驱动发光器件发光。
结合图1至图3，本实施例以及下文中的各实施例，均以该显示面板中的像素电路100是由七个薄膜晶体管和一个存储电容构成的像素电路，且图3中的各晶体管均为P沟道的晶体管为例进行示意性说明，实际应用中，各晶体管既可以是P沟道的晶体管，也可以是N沟道的晶体管。示例性地，像素电路100包括驱动晶体管DT、第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6以及存储电容Cst。其中，在初始化阶段，第三晶体管T3在第一扫描信号S1的控制下导通，将初始化信号线160上的初始化信号Vref写入存储电容Cst和驱动晶体管DT的栅极G，实现存储电容Cst和驱动晶体管栅极G电位的初始化；第四晶体管T4在第三扫描信号S3的控制下导通，将初始化信号Vref写入发光器件D1的阳极，实现发光器件阳极电位的初始化。在数据写入阶段，第一晶体管T1和第二晶体管T2在第二扫描信号S2的控制下导通，第一晶体管T1通过驱动晶体管DT和第二晶体管T2将数据线170上的数据电压信号Vdata写入存储电容Cst，同时第二晶体管T2对驱动晶体管DT的阈值电压进行补偿。在发光阶段，第五晶体管T和第六晶体管T6在发光控制信号线180上的发光控制信号EM的控制下导通，第一电源电压VDD写入驱动晶体管DT的第一极，第二电源电压VSS写入发光器件D1的阴极，驱动晶体管DT产生驱动电流，驱动发光器件D1发光。
结合图1至图3，示例性地，多层金属层中，第一金属层M1、第二金属层M2和第三金属层M3依次层叠形成在基底10的一侧。第一极板C1和第二极板C2构成存储电容Cst的两个极板。第三金属层M3包括第三极板C3，第三极板C3可通过过孔与存储电容Cst的第一极板C1电连接，第三极板C3与第二极板C2在基底10上的垂直投影相交叠，是指第三极板C3与第二极板C2在垂直于基底10的方向上存在相交的区域。本实施例中，第一极板C1与第二极板C2形成了平行板存储电容Cst，未设置第三极板C3时，存储电容Cst的两个极板之间的正对面积仅为第一极板C1与第二极板C2之间的正对面积S1，在此基础上，设置第三极板C3与第一极板C1电连接，相当于第三极板C3与第一极板C1共同构成了存储电容Cst的一个极板，设置第三极板C3与第二极板C2在基底10上的垂直投影相交叠，相当于增大了存储电容Cst的两个极板之间的正对面积，也即在本方案中，存储电容Cst的两个极板之间的实际正对面积为S1+S2，其中S2代表第三极板C3与第二极板C2之间的正对面积。由于S1+S2＞S1，并且平行板电容的电容值通常与极板之间的正对面积成正比，因此，本方案通过设置第三极板C3与第一极板C1电连接，且第三极板C3与第二极板C2在基底10上的垂直投影相交叠，达到了增大存储电容Cst的电容值的效果。
第一绝缘层20用于将第二金属层M2与第三金属层M3绝缘，以免第二金属层M2与第三金属层M3相接触。设定位置处的第一绝缘层20的厚度小于设定位置以外的第一绝缘层20的厚度，示例性地，如图2所示，即第二极板C2与第三极板C3之间的第一绝缘层20的厚度d1，小于其他位置处的第一绝缘层20的厚度d2。在现有技术中，显示面板的两层金属层之间的绝缘层一般处处等厚，即该绝缘层在各个位置处的厚度均相等，而本实施例设置设定位置处的第一绝缘层20的厚度小于设定位置以外的第一绝缘层20的厚度，使得第二极板C2与第三极板C3之间的距离为d1，且d1＜d2，即本实施例的方案有助于减小设定位置处第二极板C2与第三极板C3之间的距离，且平行板电容的电容值通常与极板之间的距离成反比，因此，本实施例的方案能够增大第二极板C2与第三极板C3形成的电容值，进而起到增大第一极板C1、第二极板C2与第三极板C3共同形成的存储电容Cst的电容值的效果。
参见图2，在显示面板的工艺制程中，为实现设定位置处的第一绝缘层20的厚度小于设定位置以外的第一绝缘层20的厚度，在形成第二金属层M2中的第二极板C2之后，可以在第二金属层M2远离基底10的一侧形成第一绝缘层20，并对设定位置处的第一绝缘层20进行减薄，例如对第二极板C2上方的第一绝缘层20进行曝光刻蚀，使得设定位置处仅留下一部分比其他位置处薄的第一绝缘层20，以使设定位置处的第一绝缘层20的厚度小于设定位置以外的第一绝缘层20的厚度，然后继续在设定位置处形成第三金属层M3中的第三极板C3，从而实现减小设定位置处第二极板C2与第三极板C3之间的距离。
由漏电引起的驱动晶体管栅极电压变化的公式通常表示为：△U＝(I×△t)/C，其中△U为栅极电压变化量，I为栅极漏电流，△t为漏电时间，C为存储电容的电容值。本发明实施例的技术方案，能够增大像素电路的存储电容Cst的电容值，根据驱动晶体管栅极电压变化公式可知，增大存储电容的电容值能够减小栅极电压变化量，从而使驱动晶体管DT的栅极电压保持稳定，使得驱动晶体管DT能够产生稳定的驱动电流来驱动发光器件发光，有助于改善现有技术中的显示画面闪烁的现象，进而优化显示效果。
本发明实施例的技术方案，通过设置多层金属层包括层叠设置的第一金属层、第二金属层和第三金属层，第一金属层包括存储电容的第一极板，第二金属层包括存储电容的第二极板，第三金属层包括第三极板，第三极板与第一极板电连接，且第三极板与第二极板在基底上的垂直投影相交叠，使得第三极板与第一极板共同构成像素电路中的存储电容的一个电极板，第二极板构成存储电容的另一个电极板，并利用第三极板与第二极板的交叠来增大存储电容的两个电极板之间的正对面积，以增大存储电容的电容值；通过设置第一绝缘层位于第二金属层与第三金属层之间，沿垂直于基底的方向，设定位置处的第一绝缘层的厚度小于设定位置以外的第一绝缘层的厚度，且设定位置处的第一绝缘层为第二极板与第三极板之间的第一绝缘层，有助于减小第二极板与第三极板之间的距离，从而增大第二极板与第三极板形成的电容值，进而起到增大第一极板、第二极板与第三极板共同形成的存储电容的电容值的效果。本发明实施例的技术方案，有助于增大像素电路中的存储电容的电容值，以通过增大存储电容的电容值来提升驱动晶体管的栅极电位的稳定性，从而改善现有技术中的显示画面闪烁的现象，进而优化显示效果。
图4是本发明实施例提供的另一种显示面板的剖视图，具体可为图1所示显示面板沿剖线aa’进行剖切得到的另一种剖视图，图2和图4分别示出了第一绝缘层20和第三极板C3的两种不同设置方式。参见图2和图4，可选地，在上述实施例的基础上，设置第一绝缘层20包括自基底10一侧依次层叠设置的至少两层子绝缘层，且至少一层子绝缘层在设定位置处的厚度小于其他位置处的厚度。
具体地，参见图2和图4，第一绝缘层20可包括自基底10一侧依次层叠设置的第一子绝缘层21和第二子绝缘层22。子绝缘层在设定位置处的厚度小于其他位置处的厚度，是指第二极板C2与第三极板C3之间的子绝缘层的厚度，小于该子绝缘层在其他位置处的厚度。图2示出了第一子绝缘层21在设定位置处的厚度，小于第一子绝缘层21在其他位置处的厚度，且第二子绝缘层22在设定位置处的厚度，也小于第二子绝缘层22在其他位置处的厚度的情况。图4示出了第二子绝缘层22在设定位置处的厚度，小于第二子绝缘层22在其他位置处的厚度的情况。图2和图4所示的方案中，通过设置第一绝缘层20中的至少一层子绝缘层在设定位置处的厚度小于其他位置处的厚度，有助于减小设定位置处第二极板C2与第三极板C3之间的距离，以增大第二极板C2与第三极板C3形成的电容值，进而起到增大第一极板C1、第二极板C2与第三极板C3共同形成的存储电容Cst的电容值的效果。
参见图2和图4，可选地，在上述实施例的基础上，第一绝缘层20包括自基底10一侧依次层叠设置的第一子绝缘层21和第二子绝缘层22；第二子绝缘层22在设定位置处的厚度小于其他位置处的厚度。
示例性地，第二子绝缘层22在设定位置处的厚度小于其他位置处的厚度，可以是第二极板C2与第三极板C3之间的第二子绝缘层22的厚度，小于其他位置处的第二子绝缘层22的厚度d4。在显示面板的工艺制程中，可以在形成第一绝缘层20中的第一子绝缘层21和第二子绝缘层22之后，对设定位置处的第二子绝缘层22进行减薄，例如对第二极板C2上方的第二子绝缘层22进行曝光刻蚀，以使设定位置处的第二子绝缘层22的厚度，小于设定位置以外的第二子绝缘层22的厚度d4。本实施例通过设置第二子绝缘层22在设定位置处的厚度小于其他位置处的厚度，有助于减小设定位置处第二极板C2与第三极板C3之间的距离，以增大第二极板C2与第三极板C3形成的电容值，进而起到增大第一极板C1、第二极板C2与第三极板C3共同形成的存储电容Cst的电容值的效果。
继续参见图2和图4，可选地，设置设定位置处的第二子绝缘层22的厚度为0。设定位置处的第二子绝缘层22的厚度为0，是指第二极板C2与第三极板C3之间的第二子绝缘层22的厚度为0。示例性地，在显示面板的工艺制程中，可以在形成第一绝缘层20中的第一子绝缘层21和第二子绝缘层22之后，去除设定位置处的第二子绝缘层22，例如将第二极板C2上方的第二子绝缘层22全部刻蚀掉，使得设定位置处仅留下第一子绝缘层21，以使设定位置处的第二子绝缘层22的厚度为0。本实施例通过设置设定位置处的第二子绝缘层22的厚度为0，有助于减小设定位置处第二极板C2与第三极板C3之间的距离，以增大第二极板C2与第三极板C3形成的电容值，进而起到增大第一极板C1、第二极板C2与第三极板C3共同形成的存储电容Cst的电容值的效果。
参见图2，可选地，第一子绝缘层21在设定位置处的厚度小于其他位置处的厚度。示例性地，第一子绝缘层21在设定位置处的厚度小于其他位置处的厚度，可以是第二极板C2与第三极板C3之间的第一子绝缘层21的厚度d1，小于其他位置处的第一子绝缘层21的厚度d3。在显示面板的工艺制程中，可以在形成第一绝缘层20中的第一子绝缘层21和第二子绝缘层22之后，对第二极板C2上方的第一子绝缘层21和第二子绝缘层22进行曝光刻蚀，去除设定位置的第二子绝缘层22，并使得设定位置处仅留下一部分第一子绝缘层21，且设定位置处的第一子绝缘层21的厚度d1，小于设定位置以外的第一子绝缘层21的厚度d3。本实施例通过设置第一子绝缘层21在设定位置处的厚度小于其他位置处的厚度，有助于减小设定位置处第二极板C2与第三极板C3之间的距离，以增大第二极板C2与第三极板C3形成的电容值，进而起到增大第一极板C1、第二极板C2与第三极板C3共同形成的存储电容Cst的电容值的效果。
参见图2，可选地，显示面板还包括位于第一金属层M1与第二金属层M2之间的电容绝缘层40，第一子绝缘层21在设定位置处的厚度等于电容绝缘层40的厚度。具体地，电容绝缘层40位于第一金属层M1与第二金属层M2之间，用于对第一金属层M1与第二金属层M2进行绝缘，例如对第一极板C1和第二极板C2进行绝缘。在显示面板的工艺制程中，可以在形成第一绝缘层20中的第一子绝缘层21和第二子绝缘层22之后，对第二极板C2上方的第一子绝缘层21和第二子绝缘层22进行曝光刻蚀，去除设定位置的第二子绝缘层22，并使得设定位置处仅留下一部分第一子绝缘层21，且设定位置处的第一子绝缘层21的厚度d1，等于电容绝缘层40的厚度d5。由于电容绝缘层的厚度一般小于第一绝缘层20的厚度，本实施例设置第一子绝缘层21在设定位置处的厚度等于电容绝缘层40的厚度，同样有助于减小设定位置处第二极板C2与第三极板C3之间的距离，以增大第二极板C2与第三极板C3形成的电容值，进而起到增大第一极板C1、第二极板C2与第三极板C3共同形成的存储电容Cst的电容值的效果。
继续参见图2，可选地，设置第一子绝缘层21的介电常数大于第二子绝缘层22的介电常数。具体地，介质在外加电场时会产生感应电荷而削弱电场，原外加电场与最终介质中电场的比值即为介电常数。电容的计算公式可表示为C＝εS/d，其中ε为电容极板间介质的介电常数，S为电容极板的面积，d为电容极板间的距离，由此可知，电容极板间的介质的介电常数越大，电容的电容值越大。本实施例通过设置第一子绝缘层21和第二子绝缘层22为第二极板C2与第三极板C3之间的绝缘介质层，第二子绝缘层22在第二极板C2与第三极板C3之间的厚度小于其他位置处的厚度，使得第二极板C2与第三极板C3之间的第一子绝缘层21相对第二子绝缘层22较厚，即第二极板C2与第三极板C3之间的大部分绝缘介质层均为第一子绝缘层21，尤其是当设置设定位置处的第二子绝缘层22的厚度为0时，第二极板C2与第三极板C3之间的绝缘介质层仅为第一子绝缘层21，因此，设置第一子绝缘层21的介电常数大于第二子绝缘层22的介电常数，使得第二极板C2与第三极板C3之间的绝缘介质层的介电常数相对较大，这样有助于增大第二极板C2与第三极板C3形成的电容值，进而起到增大第一极板C1、第二极板C2与第三极板C3共同形成的存储电容Cst的电容值的效果。
另外，结合图1至图3，图2中还示出了像素电路中的一个薄膜晶体管(图1中未示出该薄膜晶体管)，该薄膜晶体管包括有源层30、栅极31、第一极32和第二极33，其中有源层20可由例如多晶硅(Polycrystalline Silicon，Psi)的半导体材料形成，第一极32可以是源极，第二极33可以是漏极，该薄膜晶体管可以是图3所示像素电路中连接发光器件D1的第六晶体管T6。该薄膜晶体管的第一极32和第二极33，以及像素电路中的数据线170和用于传输第一电源电压VDD的电源线通常位于第三金属层M3，在沿垂直于基底10的方向上，第三金属层M3中的薄膜晶体管的第一极32、第二极33、数据线170以及电源线的高度一般高于第一绝缘层20。本方案设置设定位置处的第二子绝缘层22的厚度为0，第一子绝缘层21在设定位置处的厚度小于其他位置处的厚度，使得在沿垂直于基底10的方向上，第三金属层M3中的第三极板C3与第二子绝缘层22等高，二者远离基底10一侧的上表面平齐，这样设置能够避免第三极板C3额外占用第一绝缘层20远离基底10一侧的第三金属层M3的布线空间，并且能够在保证显示面板的像素密度(PPI)不受影响的情况下增大第二极板C2与第三极板C3形成的电容值，以增大第一极板C1、第二极板C2与第三极板C3共同形成的存储电容Cst的电容值。
参见图2或图4，可选地，设置第一子绝缘层21和第二子绝缘层22中的一个子绝缘层的材质包括氮化硅(SiNx)，另一个子绝缘层的材质包括氧化硅(SiOx)。
示例性地，在图2所示显示面板中，设置第一子绝缘层21的材质为氮化硅，并设置第二子绝缘层22的材质为氧化硅。在显示面板的工艺制程中，形成第二金属层M2之后，可在第二金属层M2远离基底10的一侧先沉积第一子绝缘层21，再沉积第二子绝缘层22，然后对第二极板C2上方的第一子绝缘层21和第二子绝缘层22进行曝光刻蚀，去除设定位置的第二子绝缘层22，并刻蚀掉部分第一子绝缘层21，以使设定位置处的第一子绝缘层21的厚度小于其他位置处的第一子绝缘层21的厚度，例如可将第一子绝缘层21的曝光刻蚀至与电容绝缘层40的厚度相当，最后再沉积第三金属层M3。本实施例的技术方案，不仅能通过减小第二极板C2与第三极板C3之间的距离来增大第二极板C2与第三极板C3形成的电容值，在此基础上，进一步设置第一子绝缘层21的材质为氮化硅，并设置第二子绝缘层22的材质为氧化硅，由于氮化硅的介电常数大于氧化硅的介电常数，使得第二极板C2与第三极板C3之间的绝缘介质层仅为介电常数相对较大的第一子绝缘层21，本方案还能够通过增大第二极板C2与第三极板C3之间的绝缘介质层的介电常数，来进一步增大第二极板C2与第三极板C3形成的电容值，从而实现最大程度地增大第一极板C1、第二极板C2与第三极板C3共同形成的存储电容Cst的电容值，并通过增大存储电容的电容值来提升驱动晶体管的栅极电位的稳定性，以改善现有技术中的显示画面闪烁的现象，进而优化显示效果。
示例性地，在图4所示显示面板中，设置第一子绝缘层21的材质为氧化硅，并设置第二子绝缘层22的材质为氮化硅。在显示面板的工艺制程中，形成第二金属层M2之后，可在第二金属层M2远离基底10的一侧先沉积一层较薄的第一子绝缘层21，再沉积第二子绝缘层22，然后再将第二极板C2上方的第二子绝缘层22全部刻蚀掉，使得设定位置处仅留下一层较薄的第一子绝缘层21，最后再沉积第三金属层。本实施例的技术方案，能够通过减小第二极板C2与第三极板C3之间的距离来增大第二极板C2与第三极板C3形成的电容值，以增大第一极板C1、第二极板C2与第三极板C3共同形成的存储电容Cst的电容值，并通过增大存储电容的电容值来提升驱动晶体管的栅极电位的稳定性，从而改善现有技术中的显示画面闪烁的现象，进而优化显示效果。
图5是本发明实施例提供的另一种显示面板的剖视图，具体可为图1所示显示面板沿剖线aa’进行剖切得到的另一种剖视图，图5示出了第一绝缘层20和第三极板C3的另一种设置方式。如图5所示，可选地，设置第三极板C3位于第二子绝缘层22远离基底10的一侧，且第一子绝缘层21的材质为氧化硅，并设置第二子绝缘层22的材质为氮化硅。示例性地，在显示面板的工艺制程中，可在第二金属层M2远离基底10的一侧依次沉积第一子绝缘层21、第二子绝缘层22和第三金属层M3，无需对第一绝缘层20进行刻蚀，因此不必新增掩膜工艺制程，本方案既能使得第一极板C1、第二极板C2与第三极板C3共同形成的存储电容Cst，以增大像素电路中的存储电容的电容值，又简化了显示面板的工艺制程。
图6是本发明实施例提供的另一种显示面板的剖视图，具体可为图1所示显示面板沿剖线aa’进行剖切得到的另一种剖视图，图6示出了第一绝缘层20和第三极板C3的另一种设置方式。如图6所示，可选地，设置第一绝缘层20包括自基底10一侧依次层叠设置的第一子绝缘层21、第二子绝缘层22和第三子绝缘层23；设定位置处的第二子绝缘层22的厚度d4和设定位置处的第三子绝缘层23的厚度d3均为0。
示例性地，在显示面板的工艺制程中，可在第二金属层M2远离基底10的一侧先沉积一层较薄的第一子绝缘层21，然后继续沉积第二子绝缘层22和第三子绝缘层23，例如可使第一子绝缘层21的厚度为
第二子绝缘层22的厚度为
第三子绝缘层23的厚度为
然后再将第二极板C2上方的第一子绝缘层21和第二子绝缘层22全部刻蚀掉，并保留第一子绝缘层21，最后再沉积第三金属层。这样设置的好处在于，既能保证第一绝缘层20整体的厚度，又无需对第一子绝缘层21进行刻蚀，有利于简化显示面板的工艺制程，同时还能够通过减小第二极板C2与第三极板C3之间的距离来增大第二极板C2与第三极板C3形成的电容值，以增大第一极板C1、第二极板C2与第三极板C3共同形成的存储电容Cst的电容值，并通过增大存储电容的电容值来提升驱动晶体管的栅极电位的稳定性，从而改善现有技术中的显示画面闪烁的现象，进而优化显示效果。
参见图6，在上述实施例的基础上，可选地，设置第一子绝缘层21和第三子绝缘层23的材质均包括氮化硅，第二子绝缘层22的材质包括氧化硅。由于氮化硅的介电常数大于氧化硅的介电常数，本方案这样设置的好处在于，使得第二极板C2与第三极板C3之间的绝缘介质层仅为介电常数相对较大的第一子绝缘层21，以增大第二极板C2与第三极板C3形成的电容值，进而增大第一极板C1、第二极板C2与第三极板C3共同形成的存储电容Cst的电容值。
图7是本发明实施例提供的另一种显示面板的俯视图，其中图7仅示意性地示出了第二金属层和第三金属层的部分结构；图8是本发明实施例提供的另一种显示面板的剖视图，具体可为图7所示显示面板沿剖线bb’进行剖切得到的剖视图。结合图7和图8，可选地，设置第三金属层M3还包括第一金属线110，第一金属线110沿第一方向Y延伸，第一金属线110包括交替设置的第一走线部110a和第二走线部110b，每条第一金属线110中的相邻两个第一走线部110a通过二者之间的第二走线部110b转接，第一走线部110a位于第一绝缘层20远离基底10的一侧，第二走线部110b位于多层金属层中的其他金属层。
示例性地，第一金属线110沿第一方向Y延伸，例如第一金属线110是电源线，第一金属线110接入第一电源电压VDD，用于向像素电路100传输第一电源电压VDD。其中第一方向Y可以是像素电路在显示面板中排布的列方向，即与数据线170(如图1所示)的延伸方向平行的方向。每条第一金属线110中的相邻两个第一走线部110a通过二者之间的第二走线部110b转接，第一走线部110a位于第三金属层M3，第二走线部110b位于其他金属层，以使第三金属层M3中的相邻两个第一走线部110a，通过其他金属层中的第二走线部110b电连接，第一走线部110a和第二走线部110b的交替，形成了完整的第一金属线110。由于第三金属层M3中既包括第一金属线110，又包括数据线170，因此第三金属层M3的布线空间有限，本实施例的有益效果在于，能够减少第三金属层M3中第一金属线110占用的面积，从而增大第三金属层M3中的布线空间，以便在第三金属层M3中设置与第一极板C1电连接，并与第二极板C2相交叠的第三极板C3，从而利用第一极板C1、第二极板C2与第三极板C3共同形成存储电容，进而增大像素电路中的存储电容的电容值。
结合图7和图8，在上述实施例的基础上，可选地，设置第二走线部110b位于第二金属层M2，第一走线部110a与第二走线部110b通过过孔电连接。示例性地，第二走线部110b的一侧通过过孔111与该侧临近的第一走线部110a电连接，第二走线部110b的另一侧通过过孔112与该侧临近的第一走线部110a电连接。位于第三金属层M3中的相邻第一走线部110a通过第二金属层M2中的第二走线部110b转接，减少了第三金属层M3中的走线数量，有利于增大第三金属层M3中的布线空间，以便在第三金属层M3中设置第三极板C3，从而利用第一极板C1、第二极板C2与第三极板C3共同形成存储电容，进而增大像素电路中的存储电容的电容值。
结合图7和图8，可选地，设置第二极板C2作为第二走线部110b。具体地，第一金属线110为电源线，第二金属层M2中包括多个对应于各像素电路的存储电容Cst的上极板，即第二极板C2，利用第二极板C2作为第二走线部110b，不但实现了存储电容Cst的上极板与电源线的电连接，而且还实现了第一金属线中的第一走线部110a在第二金属层M2中的转接，无需在第二金属层M2中额外设置第二走线部110b，有利于简化显示面板的工艺制程。
为验证本发明的有益效果，发明人针对改进前的现有技术方案，以及本发明的技术方案进行了对比实验验证，并提供了相关的实验数据。表1为本方案中第二金属层M2与第三金属层M3之间的单位面电容实验数据表；表2为本方案中第二金属层M2与第三金属层M3之间的单位面电容实验数据表；表3为对比实验数据表。
参见表1，在本发明的技术方案中，如图2所示，第二金属层M2与第三金属层M3之间的介质层为第一绝缘层20，第一绝缘层20中的第二子绝缘层22的材料是氧化硅，厚度为
介电常数为4.34，第一绝缘层20中的第一子绝缘层21的材料是氮化硅，厚度为
介电常数为7。表1中的单位面积电容代表单位面积的第二电极C2与第三电极C3形成的电容值，由表1可知，当第二电极C2与第三电极C3之间的介质层仅为第一子绝缘层21(即氮化硅)时，第二电极C2与第三电极C3形成的单位面积电容为2.06E-5。表1中的串联后单位面积电容代表第二电极C2与第三电极C3之间的介质层为第一子绝缘层21(即氮化硅)和第二子绝缘层22(即氧化硅)时，第二电极C2与第三电极C3形成的单位面积电容，即9.96E-5。表1中的单层双层面电容比，代表第二电极C2与第三电极C3之间的介质层仅为第一子绝缘层21的方案对应的单位面积电容，与第二电极C2与第三电极C3之间的介质层为第一子绝缘层21和第二子绝缘层22的方案对应的单位面积电容的比值，即2.06E-5/9.96E-5＝2.08。由表1可知，当第二电极C2与第三电极C3之间的介质层由两层减为一层，即从氧化硅层和氮化硅层减薄为氮化硅层之后，第二电极C2与第三电极C3形成的单位面积电容增大了2倍。第二电极C2与第三电极C3形成的单位面积电容的增大，有助于增大第一极板C1、第二极板C2与第三极板C3共同形成的存储电容的电容值。
参见表2，在本发明的技术方案中，如图2所示，第一金属层M1与第二金属层M2之间的介质层为电容绝缘层40，电容绝缘层40的材料是氮化硅，厚度为
介电常数为7。表2中的单位面积电容，代表第二电极C2与第三电极C3之间的介质层仅为第一子绝缘层21(即氮化硅)，且第二电极C2与第三电极C3之间的第一子绝缘层21的厚度与电容绝缘层40的厚度相同时，第二电极C2与第三电极C3形成的单位面积电容，即4.77E-4。表2中的单层双层面电容比，代表第二电极C2与第三电极C3之间的介质层仅为与电容绝缘层40等厚度的第一子绝缘层21的方案对应的单位面积电容，与第二电极C2与第三电极C3之间的介质层为第一子绝缘层21和第二子绝缘层22的方案对应的单位面积电容的比值，即4.77E-4/9.96E-5＝4.79。由表2可知，当第二电极C2与第三电极C3之间的介质层由两层的氧化硅层和氮化硅层减为一层氮化硅层，且第二电极C2与第三电极C3之间的氮化硅层的厚度减薄至与电容绝缘层40的厚度相当时，第二电极C2与第三电极C3形成的单位面积电容增大了近5倍。第二电极C2与第三电极C3形成的单位面积电容的增大，有助于增大第一极板C1、第二极板C2与第三极板C3共同形成的存储电容的电容值。
表1
表2
表3
由表3可知，在改进前的现有技术方案中，第一金属层M1中的第一极板C1与第二金属层中的第二极板C2形成的存储电容的面电容值为124fF，本方案在第三金属层中增加第三电极C3后，第一极板C1、第二极板C2与第三极板C3共同形成的存储电容的面电容值为22fF，本发明改进后的方案使得像素电路中的存储电容的面电容值提升了22.5％。进一步地，本方案在将第二电极C2与第三电极C3之间的介质层由两层的氧化硅层和氮化硅层减为一层氮化硅层之后，第一极板C1、第二极板C2与第三极板C3共同形成的存储电容的面电容值为105fF，与现有技术方案相比，本发明进一步改进后的方案使得像素电路中的存储电容的面电容值提升了84.7％。
图9是本发明实施例提供的仿真实验数据曲线图，具体为发明人根据改进前的现有技术方案与本发明的技术方案进行仿真对比实验，得到的不同灰阶下的存储电容Cst的电容值与像素电路中的发光器件D1的电流变化值△Ioled之间的数值关系曲线图，上述不同灰阶分别是255灰阶L255、128灰阶L128以及32灰阶L32。其中，△Ioled＝[(Ioled_end-Ioled_start)/Ioled_start]*100％，Ioled_start可以是发光器件D1在一帧内被点亮的初始时刻对应的电流变化值，Ioled_end可以是发光器件D1在一帧内被点亮的最终时刻对应的电流变化值。如图9所示，随着存储电容Cst的电容值逐渐增大，发光器件D1的电流变化值△Ioled的增量逐渐减小，即显示画面闪烁程度越小。特别是在255灰阶L255下，存储电容Cst的电容值从改进前的方案的120fF提升到改进后的方案的220fF时，|△Ioled|从0.98％降低到0.60％，显示画面闪烁程度改善了38.8％。因此，验证了本发明的技术方案有助于通过增大存储电容的电容值来提升驱动晶体管的栅极电位的稳定性，从而改善现有技术中的显示画面闪烁的现象，进而优化显示效果。
本发明实施例还提供了一种显示面板的制备方法，图10是本发明实施例提供的一种显示面板的制备方法的流程示意图，如图10所示，该显示面板的制备方法具体可包括：
S110、在基底的一侧依次形成阵列电路层的多层金属层中的第一金属层和第二金属层，阵列电路层中还包括多个像素电路，像素电路包括驱动晶体管和与驱动晶体管的栅极电连接的存储电容；第一金属层包括与驱动晶体管的栅极电连接的存储电容的第一极板，第二金属层包括存储电容的第二极板。
结合图1至图3，示例性地，首先提供一基底10，并在基底10的一侧形成阵列电路层，阵列电路层中包括多个像素电路100，像素电路100包括驱动晶体管DT和与驱动晶体管DT的栅极电连接的存储电容Cst。在形成阵列电路层时，依次在基底10的一侧形成有源层30、栅极绝缘层50、第一金属层M1、电容绝缘层40以及第二金属层M2。其中，第一金属层M1包括与驱动晶体管DT的栅极电连接的存储电容Cst的第一极板C1，第二金属层M2包括存储电容Cst的第二极板C2。
S120、在第二金属层远离基底的一侧形成第一绝缘层，并对设定位置处的第一绝缘层进行减薄，以使设定位置处的第一绝缘层的厚度小于设定位置以外的第一绝缘层的厚度，且在沿垂直于基底的方向，设定位置处的第一绝缘层与第二极板在基底上的垂直投影相交叠。
示例性地，在第二金属层M2远离基底10的一侧形成第一绝缘层20，并对设定位置处的第一绝缘层20进行减薄，例如第一绝缘层20包括第一子绝缘层21和第二子绝缘层22，在第二金属层M2远离基底10的一侧先沉积第一子绝缘层21，再沉积第二子绝缘层22，然后对第二极板C2上方的第一子绝缘层21和第二子绝缘层22进行曝光刻蚀，去除设定位置的第二子绝缘层22，并刻蚀掉部分第一子绝缘层21，例如将第一子绝缘层21刻蚀至与电容绝缘层40的厚度相当，以使设定位置处的第一绝缘层20的厚度小于设定位置以外的第一绝缘层20的厚度，且在沿垂直于基底10的方向，设定位置处的第一绝缘层20与第二极板C2在基底10上的垂直投影相交叠。
S130、在设定位置处的第一绝缘层中开设过孔，并在第一绝缘层远离基底的一侧形成多层金属层中的第三金属层，第三金属层包括第三极板，第三极板与第一极板通过过孔电连接。
示例性地，在设定位置处的第一绝缘层20、第二极板C2以及电容绝缘层40中开设过孔，并在第一绝缘层20远离基底10的一侧形成多层金属层中的第三金属层M3，第三金属层M3包括第三极板C3，第三极板C3可与第一极板C1通过过孔搭接，且第三极板C3与第二极板C2绝缘。
可选地，在形成第三金属层M3之后，还可以在第三金属层M3远离基底10的一侧依次形成平坦化层60、发光器件的第一电极层(例如阳极层)像素定义层像素支撑层、发光层、第二电极层(例如阴极层)等，以形成完整的显示面板。
本发明实施例的技术方案，对显示面板的工艺制程进行了改进，通过设置多层金属层包括层叠设置的第一金属层、第二金属层和第三金属层，第一金属层包括存储电容的第一极板，第二金属层包括存储电容的第二极板，第三金属层包括第三极板，第三极板与第一极板电连接，且第三极板与第二极板在基底上的垂直投影相交叠，使得第三极板与第一极板共同构成像素电路中的存储电容的一个电极板，第二极板构成存储电容的另一个电极板，并利用第三极板与第二极板的交叠来增大存储电容的两个电极板之间的正对面积，以增大存储电容的电容值；通过设置第一绝缘层位于第二金属层与第三金属层之间，沿垂直于基底的方向，设定位置处的第一绝缘层的厚度小于设定位置以外的第一绝缘层的厚度，且设定位置处的第一绝缘层为第二极板与第三极板之间的第一绝缘层，有助于减小第二极板与第三极板之间的距离，从而增大第二极板与第三极板形成的电容值，进而起到增大第一极板、第二极板与第三极板共同形成的存储电容的电容值的效果。本发明实施例的技术方案，有助于增大像素电路中的存储电容的电容值，以通过增大存储电容的电容值来提升驱动晶体管的栅极电位的稳定性，从而改善现有技术中的显示画面闪烁的现象，进而优化显示效果。
本发明实施例还提供了一种显示装置，图11是本发明实施例提供的一种显示装置的结构示意图。该显示装置可以是手机、电脑、平板电脑、智能穿戴设备，或者其他具有显示功能的电子设备，图11示意性地示出了该显示装置200为手机的情况。本发明实施例所提供的显示装置，包括本发明上述任意实施例所提供的显示面板，因而具有显示面板相应的结构及有益效果，这里不再赘述。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。
Claims (10)
1.一种显示面板，其特征在于，包括：
基底；
阵列电路层，包括在所述基底一侧层叠设置的多层金属层，所述阵列电路层中形成有多个像素电路，所述像素电路包括驱动晶体管和与所述驱动晶体管的栅极电连接的存储电容；所述多层金属层包括层叠设置的第一金属层、第二金属层和第三金属层；所述第一金属层包括与所述驱动晶体管的栅极电连接的所述存储电容的第一极板，所述第二金属层包括所述存储电容的第二极板，所述第三金属层包括第三极板，所述第三极板与所述第一极板电连接，且所述第三极板与所述第二极板在所述基底上的垂直投影相交叠；
第一绝缘层，所述第一绝缘层位于所述第二金属层与所述第三金属层之间；沿垂直于所述基底的方向，设定位置处的所述第一绝缘层的厚度小于所述设定位置以外的所述第一绝缘层的厚度，所述设定位置处的所述第一绝缘层为所述第二极板与所述第三极板之间的所述第一绝缘层；
其中，所述第三金属层还包括第一金属线，所述第一金属线沿第一方向延伸，所述第一金属线包括交替设置的第一走线部和第二走线部，每条所述第一金属线中的相邻两个所述第一走线部通过二者之间的所述第二走线部转接，所述第一走线部位于所述第一绝缘层远离所述基底的一侧，所述第二走线部位于所述多层金属层中的其他金属层。
2.根据权利要求1所述的显示面板，其特征在于，所述第一绝缘层包括自所述基底一侧依次层叠设置的至少两层子绝缘层，且至少一层所述子绝缘层在所述设定位置处的厚度小于其他位置处的厚度。
3.根据权利要求2所述的显示面板，其特征在于，所述第一绝缘层包括自所述基底一侧依次层叠设置的第一子绝缘层和第二子绝缘层；所述第二子绝缘层在所述设定位置处的厚度小于其他位置处的厚度。
4.根据权利要求3所述的显示面板，其特征在于，所述设定位置处的所述第二子绝缘层的厚度为0。
5.根据权利要求3所述的显示面板，其特征在于，所述第一子绝缘层在所述设定位置处的厚度小于其他位置处的厚度；
所述显示面板还包括位于所述第一金属层与第二金属层之间的电容绝缘层，所述第一子绝缘层在所述设定位置处的厚度等于所述电容绝缘层的厚度。
6.根据权利要求3所述的显示面板，其特征在于，所述第一子绝缘层和所述第二子绝缘层中的一个子绝缘层的材质包括氮化硅，另一个子绝缘层的材质包括氧化硅。
7.根据权利要求2所述的显示面板，其特征在于，所述第一绝缘层包括自所述基底一侧依次层叠设置的第一子绝缘层、第二子绝缘层和第三子绝缘层；所述设定位置处的所述第二子绝缘层的厚度和所述第三子绝缘层的厚度均为0。
8.根据权利要求1所述的显示面板，其特征在于，所述第二走线部位于所述第二金属层，所述第一走线部与所述第二走线部通过过孔电连接。
9.一种显示面板的制备方法，其特征在于，包括：
在基底的一侧依次形成阵列电路层的多层金属层中的第一金属层和第二金属层，所述阵列电路层中还包括多个像素电路，所述像素电路包括驱动晶体管和与所述驱动晶体管的栅极电连接的存储电容；所述第一金属层包括与所述驱动晶体管的栅极电连接的所述存储电容的第一极板，所述第二金属层包括所述存储电容的第二极板；
在所述第二金属层远离所述基底的一侧形成第一绝缘层，并对设定位置处的所述第一绝缘层进行减薄，以使所述设定位置处的所述第一绝缘层的厚度小于所述设定位置以外的所述第一绝缘层的厚度，且在沿垂直于所述基底的方向，所述设定位置处的所述第一绝缘层与所述第二极板在所述基底上的垂直投影相交叠；
在所述设定位置处的所述第一绝缘层中开设过孔，并在所述第一绝缘层远离所述基底的一侧形成所述多层金属层中的第三金属层，所述第三金属层包括第三极板，所述第三极板与所述第一极板通过过孔电连接；
其中，所述第三金属层还包括第一金属线，所述第一金属线沿第一方向延伸，所述第一金属线包括交替设置的第一走线部和第二走线部，每条所述第一金属线中的相邻两个所述第一走线部通过二者之间的所述第二走线部转接，所述第一走线部位于所述第一绝缘层远离所述基底的一侧，所述第二走线部位于所述多层金属层中的其他金属层。
10.一种显示装置，其特征在于，包括权利要求1-8中任一所述的显示面板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110163833.XA CN112968032B (zh) | 2021-02-05 | 2021-02-05 | 显示面板及其制备方法和显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110163833.XA CN112968032B (zh) | 2021-02-05 | 2021-02-05 | 显示面板及其制备方法和显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112968032A CN112968032A (zh) | 2021-06-15 |
| CN112968032B true CN112968032B (zh) | 2022-10-28 |
Family
ID=76274774
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110163833.XA Active CN112968032B (zh) | 2021-02-05 | 2021-02-05 | 显示面板及其制备方法和显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112968032B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117037713A (zh) * | 2021-09-29 | 2023-11-10 | 京东方科技集团股份有限公司 | 像素驱动电路、显示面板 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108010945A (zh) * | 2017-11-28 | 2018-05-08 | 武汉天马微电子有限公司 | 显示面板和显示装置 |
| CN112071882A (zh) * | 2020-09-16 | 2020-12-11 | 合肥京东方卓印科技有限公司 | 显示基板及其制备方法、显示装置 |
-
2021
- 2021-02-05 CN CN202110163833.XA patent/CN112968032B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108010945A (zh) * | 2017-11-28 | 2018-05-08 | 武汉天马微电子有限公司 | 显示面板和显示装置 |
| CN112071882A (zh) * | 2020-09-16 | 2020-12-11 | 合肥京东方卓印科技有限公司 | 显示基板及其制备方法、显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112968032A (zh) | 2021-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110690265B (zh) | 一种显示基板及其制作方法、显示装置 | |
| CN110114885B (zh) | 显示基板及其制备方法、显示面板 | |
| CN110707139A (zh) | 一种显示基板及其制作方法、显示装置 | |
| JP2020504341A (ja) | 表示装置及び表示装置の制御方法 | |
| CN210516730U (zh) | 一种显示基板和显示装置 | |
| CN114495835B (zh) | 像素驱动电路及其驱动方法、显示面板、显示装置 | |
| CN216818344U (zh) | 显示面板和显示装置 | |
| JP2021516353A (ja) | アレイ基板、表示パネル及び表示装置 | |
| CN112599010B (zh) | 显示面板和显示装置 | |
| CN115152030B (zh) | 显示面板及显示装置 | |
| CN114724519B (zh) | 像素电路、显示面板和显示装置 | |
| CN113436569A (zh) | 显示面板及其制作方法、显示装置 | |
| CN112968032B (zh) | 显示面板及其制备方法和显示装置 | |
| CN115398631A (zh) | 阵列基板和显示装置 | |
| CN114743504B (zh) | 像素电路、显示面板及显示装置 | |
| CN112885881B (zh) | 显示面板及其制作方法、显示装置 | |
| EP4141858A1 (en) | Display panel and display apparatus | |
| US20220199733A1 (en) | Display substrate and display device | |
| CN115836597A (zh) | 显示面板及显示装置 | |
| CN111162096A (zh) | 阵列基板以及显示面板 | |
| CN220829962U (zh) | 一种阵列基板和显示装置 | |
| CN113764438B (zh) | 显示面板及显示装置 | |
| CN115172389A (zh) | 阵列基板、显示面板和显示装置 | |
| WO2023159602A9 (zh) | 显示面板、显示装置 | |
| CN117276291A (zh) | 阵列基板、显示面板及电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |