CN113764278A - 半导体结构的形成方法 - Google Patents

半导体结构的形成方法 Download PDF

Info

Publication number
CN113764278A
CN113764278A CN202010492590.XA CN202010492590A CN113764278A CN 113764278 A CN113764278 A CN 113764278A CN 202010492590 A CN202010492590 A CN 202010492590A CN 113764278 A CN113764278 A CN 113764278A
Authority
CN
China
Prior art keywords
gate structure
pseudo
groove
sub
dummy gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010492590.XA
Other languages
English (en)
Inventor
韩秋华
王艳良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202010492590.XA priority Critical patent/CN113764278A/zh
Publication of CN113764278A publication Critical patent/CN113764278A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66553—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本申请提供一种半导体结构的形成方法，包括：提供半导体衬底；刻蚀相邻所述鳍部之间的部分伪栅结构，形成第二凹槽，所述第二凹槽在所述伪栅结构延伸方向将所述伪栅结构分割为完全不连接的子伪栅结构；在所述第二凹槽的侧壁形成保护层；在所述保护层上形成阻挡层，且使所述阻挡层的顶面与所述子伪栅结构的顶面平齐。所述形成方法可以避免后续工艺在子伪栅结构的对应位置形成金属栅后，去除单侧金属栅结构时连带损坏另一侧的金属栅结构，能够大幅度提升了半导体器件的良率和性能。

Description

半导体结构的形成方法
技术领域
本申请涉及半导体技术领域，具体地涉及一种半导体结构的形成方法。
背景技术
在逻辑电路的制作中，经常采用伪栅极来形成金属栅极，因此在半导体衬底上会形成若干条伪栅极，每条伪栅极在后续工艺中会被切断(cut)分隔成若干分立的子伪栅极，切断的工艺一般采用的是刻蚀工艺。
由于伪栅极宽度方向(垂直于伪栅极的延伸方向)上的两侧壁不能达到严格意义上的平整，会存在凹凸不平的地方。因此在刻蚀时，伪栅极侧壁上凹凸不平的地方会残留下来，形成残余伪栅极，残留伪栅极相当于″桥梁″连接相邻的子伪栅极，后续工艺形成的金属栅也会通过″桥梁″连接。
若要在鳍式场效应晶体管(FinFET，FinField-Effect Transistor)的鳍部中形成单扩散中断(single-diffusion break，SDB)型隔离结构时，就需要先刻蚀鳍部顶面的金属栅以暴露出鳍部。而在刻蚀鳍部顶面的金属栅的同时，刻蚀液也会刻蚀″桥梁″处的金属栅，进而刻蚀到另一侧的金属栅，从而损坏器件结构。
发明内容
本申请要解决的技术问题是去除金属栅结构以形成单扩散中断型隔离区时，会连带损坏相邻的金属栅结构。
为解决上述技术问题，本申请公开了一种半导体结构的形成方法，包括：提供半导体衬底，所述半导体衬底上形成有至少两个凸起的鳍部，以及横跨所述鳍部且覆盖所述鳍部的部分顶部和侧壁的伪栅结构；刻蚀相邻所述鳍部之间的部分伪栅结构，形成第二凹槽，所述第二凹槽在所述伪栅结构的延伸方向将所述伪栅结构分割为完全不连接的子伪栅结构；在所述第二凹槽的侧壁形成保护层；在所述保护层上形成阻挡层，且使所述阻挡层的顶面与所述子伪栅结构的顶面平齐。
在本申请的一些实施例中，刻蚀相邻所述鳍部之间的部分伪栅结构，形成第二凹槽，所述第二凹槽在所述伪栅结构的延伸方向将所述伪栅结构分割为完全不连接的子伪栅结构的方法包括：刻蚀相邻所述鳍部之间的部分伪栅结构，形成第一凹槽；扩展所述第一凹槽，使所述第一凹槽转化成第二凹槽，所述第二凹槽在所述伪栅结构的延伸方向将所述伪栅结构分割为完全不连接的子伪栅结构。
在本申请的一些实施例中，扩展所述第一凹槽的方法包括：氧化处理所述第一凹槽中连接所述子伪栅结构的侧壁，以形成氧化伪栅层；去除所述氧化伪栅层，使所述第一凹槽转化成第二凹槽，且所述第二凹槽将相邻所述子伪栅结构完全隔开。
在本申请的一些实施例中，所述氧化处理的气体包括氧气，所述氧气的流量为50sccm～5000sccm，反应压力为2mTorr～200mTorr，功率为50W～2000W。
在本申请的一些实施例中，所述氧化处理的气体还包括惰性气体，所述惰性气体的流量为100sccm～2000sccm。
在本申请的一些实施例中，通过湿法刻蚀工艺去除所述氧化伪栅层。
在本申请的一些实施例中，所述湿法刻蚀工艺的刻蚀溶剂包括氢氟酸和过氧化氢，所述氢氟酸与过氧化氢的体积比为(50～1000)∶1刻蚀温度为20℃～50℃。
在本申请的一些实施例中，采用干法刻蚀工艺刻蚀相邻所述鳍部之间的部分伪栅结构。
在本申请的一些实施例中，所述干法刻蚀工艺的刻蚀气体包括氯气、氧气和四氯化硅中的至少一种，其中所述氯气的流量为10sccm～1000sccm，氧气的流量为2sccm～200sccm，四氯化硅的流量为2sccm～50sccm刻蚀温度为30℃～120℃。在本申请的一些实施例中，氮化处理所述第二凹槽的侧壁，以形成保护层。
在本申请的一些实施例中，所述氮化处理的气体包括氮气，所述氮气的流量为50sccm～1000sccm，反应压力为2mTorr～200mTorr，功率为50W～2000W。
在本申请的一些实施例中，所述氮化处理的气体还包括惰性气体，所述惰性气体的流量为100sccm～2000sccm。
在本申请的一些实施例中，所述阻挡层的材料包括氮化硅、氧化硅、氮氧化硅及碳氮化硅中的至少一种。
在本申请的一些实施例中，采用湿法刻蚀工艺去除所述子伪栅结构，所述湿法刻蚀工艺的刻蚀溶剂包括四甲基氢氧化铵的水溶液或者氨水，刻蚀温度为20℃～50℃。
在本申请的一些实施例中，所述半导体结构的形成方法还包括：去除所述子伪栅结构，形成金属栅结构，所述金属栅结构的材料为W、Al、Cu、Ti、Ta、TaN、NiSi、CoSi、TiN、TiAl和TaSiN中的至少一种。
在本申请的一些实施例中，所述半导体结构的形成方法还包括：采用湿法刻蚀工艺去除一侧金属栅结构。
在本申请的一些实施例中，所述湿法刻蚀工艺的刻蚀溶剂包括硫酸，刻蚀温度为20℃～100℃。
与现有技术相比，本申请技术方案至少具有如下有益效果：
本申请技术方案的形成方法在切割伪栅结构后，可以获得完全分隔的子伪栅结构，避免后续工艺在子伪栅结构的对应位置形成金属栅后，去除单侧金属栅结构时会连带损坏另一侧的金属栅结构，可以大幅度提升了半导体器件的良率和性能。
采用先氧化处理后湿法刻蚀的工艺，可以完全去除切割伪栅结构后的残留部分，氧化处理所述残留伪栅结构，使残留伪栅结构的材料不同于子伪栅结构的材料，避免刻蚀残留伪栅结构时破坏子伪栅结构，再通过湿法刻蚀去除氧化后的残留伪栅结构，由此可以将子伪栅结构完全分隔开来。
在去除残余伪栅结构形成第二凹槽之后，对所述第二凹槽的侧壁进行氮化处理，形成保护层，在所述第二凹槽内形成阻挡层，所述保护层与所述阻挡层一起隔断相邻所述子伪栅结构。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1至图7为一种半导体结构形成方法各步骤对应的结构示意图；
图8为本申请实施例半导体结构形成方法的流程示意图；
图9至图19为本申请实施例半导体结构形成方法各步骤对应的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本申请的描述中，需要理解的是，术语“上”、“下”、“顶”、“底”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含的包括一个或者更多个该特征。而且，术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施。
请参考图1和2，图1示出了一种半导体结构的立体图，图2是图1沿A-A1处的剖视图。所述半导体衬底100上形成有鳍部110，所述鳍部110之间形成有隔离结构120。在所述隔离结构120的表面形成有伪栅结构130，所述伪栅结构130横跨所述鳍部110且覆盖所述鳍部110的部分顶部和部分侧壁，所述伪栅结构130在后续工艺中被切割成若干分立的子伪栅结构。
请参考图2，在一些工艺中，形成的伪栅结构130的两侧壁并非是理想的平整状态，其侧壁多数情况是凹凸不平的，采用刻蚀工艺刻蚀所述伪栅结构130至暴露所述隔离结构120时，侧壁上凹凸不平的地方很难被完全除去，因而会残留下来，残留下来的伪栅结构会对后续的工艺产生很大影响。
请参照图3和图4，其中图4为图3沿B-B1处的剖视图。采用刻蚀工艺去除部分所述伪栅结构130，形成凹槽，且所述凹槽将伪栅结构130隔离成子伪栅结构131和子伪栅结构132，但是由于伪栅结构130的侧壁凹凸不平，因此刻蚀后会残留部分伪栅结构。在一些实施例中，可能是在所述伪栅结构130的一侧侧壁或者两侧侧壁均有残余，附图中显示了两侧壁均有残余的情况，以下将残余部分简称为残余伪栅结构133，所述残余伪栅结构133连接相邻的子伪栅结构131和子伪栅结构132，在后续工艺中相当于″桥梁″。随后，在所述凹槽中填充绝缘材料形成阻挡层140，所述阻挡层140的顶面与所述子伪栅结构131和子伪栅结构132的顶面平齐。
请参照图5和图6，图6是图5沿C-C1处的剖视图。刻蚀所述子伪栅结构131和子伪栅结构132，同时残余伪栅结构133也会被刻蚀。然后采用化学气相沉积法向在所述子伪栅结构131和子伪栅结构132的对应位置填充金属形成金属栅151和金属栅152，同时残余伪栅结构133的对应位置也会填充金属形成金属栅153，所述金属栅153连接两侧的金属栅151和金属栅152。
请参考图7，若要在鳍部110(例如在金属栅152所在侧的鳍部110)中形成SDB型隔离结构，需要先刻蚀掉鳍部110顶面的金属栅152，以暴露出鳍部110，再切割暴露出的鳍部110形成SDB型隔离结构。图7中虚线之间的区域代表湿法刻蚀去除的金属栅，刻蚀去除金属栅152的同时，刻蚀液也会刻蚀金属栅153，进而刻蚀到另一侧的金属栅151，导致金属栅151结构被损坏。
基于此，本申请技术方案在切割伪栅结构之后，增加了去除残余伪栅结构的步骤，确保切割形成的子伪栅结构之间被完全分隔开，避免了后续工艺在去除单侧金属栅结构时，而连带损坏另一侧的金属栅结构。
请参考图8，本申请提供的半导体结构的形成方法，包括：
步骤S1，提供半导体衬底，所述半导体衬底上形成有至少两个凸起的鳍部，以及横跨所述鳍部且覆盖所述鳍部的部分顶部和侧壁的伪栅结构。
步骤S2，刻蚀相邻所述鳍部之间的部分伪栅结构，形成第二凹槽，所述第二凹槽在所述伪栅结构的延伸方向将所述伪栅结构分割为完全不连接的子伪栅结构；
步骤S3，在所述第二凹槽的侧壁形成保护层；
步骤S4，在所述保护层上形成阻挡层，且使所述阻挡层的顶面与所述子伪栅结构的顶面平齐。
参考附图8和图9，提供半导体衬底200，其中，所述半导体衬底200上形成有至少两个凸起的鳍部210，以及横跨所述鳍部210且覆盖所述鳍部210的部分顶部和部分侧壁的伪栅结构220。
半导体衬底200可以是以下材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP或者其它III/V化合物半导体，还包括所述材料层构成的多层结构或者为绝缘体上硅(SOI)，绝缘体上层叠硅(SSOI)等。在本申请实施例中，所述半导体衬底200的构成材料为单晶硅或者绝缘体上硅。
所述鳍部210可以包括合金半导体，所述合金半导体包含硅锗碳化物、硅锗、磷砷化镓、磷化镓铟、砷化镓铟、磷砷化镓铟、砷化铝铟和/或砷化铝镓，并且鳍部210可以包括元素半导体，例如硅或锗。在一些实施例中，所述鳍部210的高度可以为300埃～1000埃，所述鳍部210的宽度可以为2nm～20nm。在一些实施例中，所述鳍部210与所述半导体衬底200可以是一体的，例如所述鳍部210是通过对所述半导体衬底200刻蚀后所形成的凸起结构。
在本申请实施例中，还包括位于所述半导体衬底200表面，且覆盖部分所述鳍部210侧壁的隔离结构230，所述隔离结构230用于隔离所述半导体衬底200上的不同鳍部210。所述隔离结构230可以为浅沟槽隔离结构(STI)，所述浅沟槽隔离结构可以由电介质材料制成。在一些实施例中，所述隔离结构230可以包括氧化硅、氮化硅、氮氧化硅、氟掺杂硅酸盐玻璃(FSG)、低介电常数材料和/或其他合适的绝缘材料。在一些实施例中，所述隔离结构230可以包括多层结构。在一些实施例中，所述隔离结构230的厚度可以为300埃～1000埃。
所述伪栅结构220覆盖部分所述鳍部210的顶部和侧壁以及部分所述隔离结构230。所述伪栅结构220可以是单层结构也可以是叠层结构，本申请实施例中的伪栅结构130为单层结构且所述伪栅结构的220的厚度可以为300埃～1500埃，所述伪栅结构220的材料可以为多晶硅。在一些实施例中，所述伪栅结构220可以为叠层结构，包括位于半导体衬底200上的伪栅介质层和位于所述伪栅介质层上的伪栅极，其中所述伪栅介质层的厚度可以为5埃～100埃，所述伪栅极的厚度可以为300埃～1500埃。所述伪栅介质层的材料可以为氧化硅，所述伪栅极的材料可以为多晶硅。
继续参照图9，所述伪栅结构220的两侧还可以形成侧墙240，所述侧墙240横跨所述鳍部210，且覆盖所述伪栅结构220的两侧、部分所述鳍部210的顶部和侧壁以及部分所述隔离结构230的表面。所述侧墙240的形成过程可以是，先在所述伪栅结构220和鳍部210的顶面和侧面、以及隔离结构230的表面沉积侧墙材料，然后通过回刻蚀工艺，去除覆盖所述鳍部210顶面和侧面、所述栅极结构220的顶面和所述隔离结构230表面的侧墙材料，仅保留位于所述栅极结构220侧面的侧墙材料，形成侧墙240，所述侧墙240的厚度可以为4nm～20nm，所述侧墙材料可以是氮化硅、碳化硅、氮氧化硅、硅碳、氧化硅、硅氢等。
在一些实施例中，还可以在未被所述伪栅结构220覆盖的所述鳍部210上形成源/漏(S/D)结构260，所述S/D结构260可以为应变的S/D结构。在一些实施例中，通过外延工艺在鳍部210上生长应变材料来形成S/D结构260。所述应变材料与半导体衬底200的材料可以相同也可以不同。在一些实施例中，所述应变材料包括与衬底200的材料不同的材料，所述应变材料可以包括半导体材料，例如锗或硅；或者化合物半导体材料，例如砷化镓和/或砷化铝镓；或者半导体合金，例如硅锗和/或磷化镓砷。在一些实施例中，例如，可以通过化学气相沉积(CVD)，例如通过低压CVD(LPCVD)、原子层CVD(ALCVD)、超高真空CVD(UHVCVD)、减压CVD(RPCVD)；或者，分子束外延(MBE)工艺；或者上述的组合来生长应变材料。
在一些实施例中，在所述S/D结构260和隔离结构230表面还可以覆盖层间介质层250，所述层间介质层250的顶面和所述伪栅结构220的顶面平齐，所述层间介质层250可以实现相邻半导体结构以及相邻鳍部之间的电隔离，所述层间介质层250的材料可以为氮化硅、氮氧化硅、碳氮氧化硅、氧化硅、正硅酸乙酯、硼磷硅酸盐玻璃、低介电常数材料和/或其他适用的介电材料，所述低介电常数材料的实例包括但不限于含氟硅玻璃、掺杂碳的氧化硅、氟化非晶碳、聚对二甲苯、双苯并环丁烯或聚酰亚胺。在一些实施例中，可以通过化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积(ALD)、旋涂或其他适用的方法来形成层间介质层250。
然后进行步骤S2，刻蚀相邻所述鳍部之间的部分伪栅结构，形成第二凹槽，所述第二凹槽在所述伪栅结构的延伸方向将所述伪栅结构分割为完全不连接的子伪栅结构。在本申请实施例中，具体可以包括如下步骤：
参考图10和图11，图11为图10在D-D1处的剖视图。刻蚀相邻所述鳍部210之间的部分伪栅结构220，形成第一凹槽270。可以采用干法刻蚀工艺进行刻蚀，所述干法刻蚀工艺可以为等离子体干法刻蚀，刻蚀气体可以包括氯气、氧气和四氯化硅中的至少一种，例如可以采用氯气作为刻蚀气体，刻蚀时的气体流量为10sccm～1000sccm，刻蚀温度为30℃～120℃。在其他实施例中，也可以采用氧气或四氯化硅作为刻蚀保护气体，其中采用氧气刻蚀时的气体流量为2sccm～200sccm，采用四氯化硅刻蚀时的气体流量为2sccm～50sccm。
参考图11，由于伪栅结构220的侧壁不是绝对的平整，因此切割刻蚀伪栅结构220后伪栅结构220的侧壁极有可能被残留下来形成残余伪栅结构280，所述残余伪栅结构280连接形成的子伪栅结构221和子伪栅结构222。也就是说，在切割所述伪栅结构时，形成的子伪栅结构221和子伪栅结构222之间并没有完全隔开，这就会导致后续工艺在子伪栅结构处形成金属栅结构后，刻蚀单侧金属栅结构以形成SDB隔离结构时，另一侧的金属栅结构也会被刻蚀，使得器件损坏。
本申请实施例在形成第一凹槽之后，特别地将所述第一凹槽进行扩展，使所述第一凹槽转化成第二凹槽，所述第二凹槽可以将形成的子伪栅结构完全隔开。
具体地，参考图12和图13，图13为图12在E-E1处的剖视图。在本申请实施例中，通过去除所述第一凹槽270中连接所述子伪栅结构221和所述子伪栅结构222的侧壁(即残余伪栅结构280)来扩展所述第一凹槽270。在一些实施例中，可以采用先氧化处理、后湿法刻蚀的工艺，其中氧化处理的目的在于，使所述残余伪栅结构280被氧化处理成氧化伪栅层290，若伪栅结构的材料为多晶硅，所述残余伪栅结构280被氧化后形成氧化硅层，氧化硅层在后续工艺中很容易去除。氧化处理时，采用的气体可以包括氧气，所述氧气的流量可以为50sccm～5000sccm，2mTorr～200mTorr，功率为50W～2000W。在其他实施例中，还可在氧气气流中掺入其他惰性气体，例如氮气、氩气，所述惰性气体的流量可以为100sccm～2000sccm。
参照图14和图15，图15为图14在F-F1处的剖视图。氧化处理后，可以通过湿法刻蚀工艺去除所述氧化伪栅层290。所述湿法刻蚀工艺的刻蚀溶剂可以包括氢氟酸和过氧化氢，所述氢氟酸与过氧化氢的体积比为(50～1000)∶1，刻蚀温度为20℃～50℃。去除氧化伪栅层290后，所述第一凹槽270(图14中虚线位置)扩展成第二凹槽300，此时所述第二凹槽300沿所述伪栅结构的延伸方向的侧壁为侧墙240，且所述第二凹槽300在所述伪栅结构的延伸方向将所述伪栅结构分割为完全不连接的子伪栅结构221和子伪栅结构222。
在一些实施例中，仅经过一轮的氧化处理和湿法刻蚀后，有可能还未将所述残余伪栅结构280完全去除，还可以重复进行氧化处理和湿法刻蚀，直到完全去除所述残余伪栅结构280为止，这样可以保证形成的子伪栅结构之间完全不连接。后续工艺在子伪栅结构处形成金属栅结构后，金属栅结构之间也是完全隔开的状态，在刻蚀单侧金属栅结构以形成SDB隔离结构时，另一侧的金属栅结构不会受到任何影响，可以大大提高器件的良率和性能。
参考图16，完全去除所述残余伪栅结构280形成第二凹槽300之后，在一些实施例中，还可以对所述第二凹槽300的侧壁进行保护，所述侧壁包括沿所述伪栅结构的延伸方向的相对侧壁(即侧墙240)和垂直所述伪栅结构的延伸方向的相对侧壁(即所述第二凹槽300两侧的子伪栅结构221和子伪栅结构222)。具体地，在所述第二凹槽300的侧壁形成保护层310，所述保护层310可以是通过对所述第二凹槽300的侧壁进行氮化处理得到，即部分所述侧墙240和部分所述子伪栅结构221和子伪栅结构222被氮化形成保护层。所述保护层310相当于在所述第二凹槽300与侧墙240之间、所述第二凹槽300与所述子伪栅结构之间形成边界，形成的所述保护层310的厚度可以为1nm～5nm。氮化处理时的气体可以包括氮气，所述氮气的流量为50sccm～1000sccm，反应压力为2mTorr～200mTorr，功率为50W～2000W。氮化处理时，还可以在氮气中掺入其他惰性气体，例如氩气，所述惰性气体的流量为100sccm～2000sccm。
参考图17，在所述保护层310上形成阻挡层320，且使所述阻挡层320的顶面与所述子伪栅结构的顶面平齐，所述阻挡层320和保护层310一起将所述子伪栅结构221和子伪栅结构222完全隔开，以保证所述子伪栅结构221和子伪栅结构222之间完全不连接。在一些实施例中，形成所述阻挡层320的工艺可以包括：在所述子伪栅结构表面、所述侧墙240表面、层间介质层250表面以及所述第二凹槽300中沉积绝缘材料，沉积工艺可以为化学气相沉积法、物理气相沉积法或原子沉积法，所述绝缘材料可以包括氮化硅、氧化硅、氮氧化硅及碳氮化硅中的至少一种。然后通过化学机械抛光工艺研磨所述绝缘材料，至露出所述子伪栅结构顶面且与所述子伪栅结构顶面平齐，形成阻挡层320。
参照图18，在后续工艺中，可以去除所述子伪栅结构221和所述子伪栅结构222，在所述子伪栅结构221和所述子伪栅结构222的对应位置形成金属栅结构331和金属栅结构332。在一些实施例中，采用湿法刻蚀工艺去除所述子伪栅结构，所述湿法刻蚀工艺的刻蚀溶剂包括四甲基氢氧化铵的水溶液或者氨水，所述四甲基氢氧化铵的水溶液或者氨水的浓度为5％～50％，刻蚀温度为20℃～50℃。
所述金属栅结构331和金属栅结构332的顶面与所述阻挡层320的顶面平齐，所述金属栅结构331和金属栅结构332被所述阻挡层320隔开，之间完全不连接。
在一些实施例中，所述金属栅结构331和金属栅结构332可以为单层结构也可以为叠层结构，在一些实施例中，所述金属栅结构331和金属栅结构332为单层结构，即包括金属栅。在一些实施例中，所述金属栅结构331和金属栅结构332可以为叠层结构，包括栅介质层和位于所述栅介质层上的金属栅，所述栅介质层的材料可以是高介电常数材料，例如可以为HfO2、Al2O3、ZrO2、HfSiO、HfSiON、HfTaO和HfZrO中的一种或几种，所述金属栅的材料可以包括W、Al、Cu、Ti、Ta、TaN、NiSi、CoSi、TiN、TiAl和TaSiN中的一种或几种。
在一些实施例中，形成金属栅结构331和金属栅结构332的工艺可以包括：采用化学气相沉积法、物理气相沉积法或原子沉积法等工艺在所述子伪栅结构221和所述子伪栅结构222的对应位置、所述侧墙240表面、层间介质层250表面以及所述阻挡层320表面沉积金属材料。然后去除所述侧墙240表面、层间介质层250表面以及所述阻挡层320表面的金属材料，仅留下所述子伪栅结构221和所述子伪栅结构222的对应位置的金属材料，形成金属栅结构331和金属栅结构332。
参照图19，形成金属栅结构331和金属栅结构332之后，还可以去除所述阻挡层320一侧的金属栅结构，例如去除金属栅结构332，暴露所述鳍部210，在后续工艺中，暴露的所述鳍部210也会被去除。例如可以通过湿法刻蚀工艺去除所述金属栅结构332，所述湿法刻蚀工艺的刻蚀液可以包括硫酸，刻蚀温度为20℃～100℃。由于本申请实施例的阻挡层320和保护层310将金属栅结构331和金属栅结构332完全隔开，因此在刻蚀其中一侧的金属栅结构时，不会损坏另一侧的金属栅结构，可以大幅度于提高半导体器件的良率和性能。
综上所述，在阅读本详细公开内容之后，本领域技术人员可以明白，前述详细公开内容可以仅以示例的方式呈现，并且可以不是限制性的。尽管这里没有明确说明，本领域技术人员可以理解本申请意图囊括对实施例的各种合理改变，改进和修改。这些改变，改进和修改旨在由本公开提出，并且在本公开的示例性实施例的精神和范围内。
此外，本申请中的某些术语已被用于描述本公开的实施例。例如，“一个实施例”，“实施例”和/或“一些实施例”意味着结合该实施例描述的特定特征，结构或特性可以包括在本公开的至少一个实施例中。因此，可以强调并且应当理解，在本说明书的各个部分中对“实施例”或“一个实施例”或“替代实施例”的两个或更多个引用不一定都指代相同的实施例。此外，特定特征，结构或特性可以在本公开的一个或多个实施例中适当地组合。
应当理解，在本公开的实施例的前述描述中，为了帮助理解一个特征，出于简化本公开的目的，本申请有时将各种特征组合在单个实施例、附图或其描述中。或者，本申请又是将各种特征分散在多个本申请的实施例中。然而，这并不是说这些特征的组合是必须的，本领域技术人员在阅读本申请的时候完全有可能将其中一部分特征提取出来作为单独的实施例来理解。也就是说，本申请中的实施例也可以理解为多个次级实施例的整合。而每个次级实施例的内容在于少于单个前述公开实施例的所有特征的时候也是成立的。
在一些实施方案中，表达用于描述和要求保护本申请的某些实施方案的数量或性质的数字应理解为在某些情况下通过术语“约”，“近似”或“基本上”修饰。例如，除非另有说明，否则“约”，“近似”或“基本上”可表示其描述的值的±20％变化。因此，在一些实施方案中，书面描述和所附权利要求书中列出的数值参数是近似值，其可以根据特定实施方案试图获得的所需性质而变化。在一些实施方案中，数值参数应根据报告的有效数字的数量并通过应用普通的舍入技术来解释。尽管阐述本申请的一些实施方案列出了广泛范围的数值范围和参数是近似值，但具体实施例中都列出了尽可能精确的数值。
本文引用的每个专利，专利申请，专利申请的出版物和其他材料，例如文章，书籍，说明书，出版物，文件，物品等，可以通过引用结合于此。用于所有目的的全部内容，除了与其相关的任何起诉文件历史，可能与本文件不一致或相冲突的任何相同的，或者任何可能对权利要求的最宽范围具有限制性影响的任何相同的起诉文件历史。现在或以后与本文件相关联。举例来说，如果在与任何所包含的材料相关联的术语的描述、定义和/或使用与本文档相关的术语、描述、定义和/或之间存在任何不一致或冲突时，使用本文件中的术语为准。
最后，应理解，本文公开的申请的实施方案是对本申请的实施方案的原理的说明。其他修改后的实施例也在本申请的范围内。因此，本申请披露的实施例仅仅作为示例而非限制。本领域技术人员可以根据本申请中的实施例采取替代配置来实现本申请中的申请。因此，本申请的实施例不限于申请中被精确地描述过的哪些实施例。

Claims (17)

1.一种半导体结构的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底上形成有至少两个凸起的鳍部，以及横跨所述鳍部且覆盖所述鳍部的部分顶部和侧壁的伪栅结构；
刻蚀相邻所述鳍部之间的部分伪栅结构，形成第二凹槽，所述第二凹槽在所述伪栅结构的延伸方向将所述伪栅结构分割为完全不连接的子伪栅结构；
在所述第二凹槽的侧壁形成保护层；
在所述保护层上形成阻挡层，且使所述阻挡层的顶面与所述子伪栅结构的顶面平齐。
2.根据权利要求1所述的半导体结构的形成方法，其特征在于，刻蚀相邻所述鳍部之间的部分伪栅结构，形成第二凹槽，所述第二凹槽在所述伪栅结构的延伸方向将所述伪栅结构分割为完全不连接的子伪栅结构的方法包括：
刻蚀相邻所述鳍部之间的部分伪栅结构，形成第一凹槽；
扩展所述第一凹槽，使所述第一凹槽转化成第二凹槽，所述第二凹槽在所述伪栅结构的延伸方向将所述伪栅结构分割为完全不连接的子伪栅结构。
3.根据权利要求2所述的半导体结构的形成方法，其特征在于，扩展所述第一凹槽的方法包括：
氧化处理所述第一凹槽中连接所述子伪栅结构的侧壁，以形成氧化伪栅层；
去除所述氧化伪栅层，使所述第一凹槽转化成第二凹槽，且所述第二凹槽将相邻所述子伪栅结构完全隔开。
4.根据权利要求3所述的半导体结构的形成方法，其特征在于，所述氧化处理的气体包括氧气，所述氧气的流量为50sccm～5000sccm，反应压力为2mTorr～200mTorr，功率为50W～2000W。
5.根据权利要求4所述的半导体结构的形成方法，其特征在于，所述氧化处理的气体还包括惰性气体，所述惰性气体的流量为100sccm～2000sccm。
6.根据权利要求3所述的半导体结构的形成方法，其特征在于，通过湿法刻蚀工艺去除所述氧化伪栅层。
7.根据权利要求6所述的半导体结构的形成方法，其特征在于，所述湿法刻蚀工艺的刻蚀溶剂包括氢氟酸和过氧化氢，所述氢氟酸与过氧化氢的体积比为(50～1000)∶1，刻蚀温度为20℃～50℃。
8.根据权利要求1所述的半导体结构的形成方法，其特征在于，采用干法刻蚀工艺刻蚀相邻所述鳍部之间的部分伪栅结构。
9.根据权利要求8所述的半导体结构的形成方法，其特征在于，所述干法刻蚀工艺的刻蚀气体包括氯气、氧气和四氯化硅中的至少一种，其中所述氯气的流量为10sccm～1000sccm，氧气的流量为2sccm～200sccm，四氯化硅的流量为2sccm～50sccm，刻蚀温度为30℃～120℃。
10.根据权利要求1所述的半导体结构的形成方法，其特征在于，氮化处理所述第二凹槽的侧壁，以形成保护层。
11.根据权利要求10所述的半导体结构的形成方法，其特征在于，所述氮化处理的气体包括氮气，所述氮气的流量为50sccm～1000sccm，反应压力为2mTorr～200mTorr，功率为50W～2000W。
12.根据权利要求11所述的半导体结构的形成方法，其特征在于，所述氮化处理的气体还包括惰性气体，所述惰性气体的流量为100sccm～2000sccm。
13.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述阻挡层的材料包括氮化硅、氧化硅、氮氧化硅及碳氮化硅中的至少一种。
14.根据权利要求1所述的半导体结构的形成方法，其特征在于，采用湿法刻蚀工艺去除所述子伪栅结构，所述湿法刻蚀工艺的刻蚀溶剂包括四甲基氢氧化铵的水溶液或者氨水，刻蚀温度为20℃～50℃。
15.根据权利要求1所述的半导体结构的形成方法，其特征在于，还包括：去除所述子伪栅结构，形成金属栅结构，所述金属栅结构的材料为W、Al、Cu、Ti、Ta、TaN、NiSi、CoSi、TiN、TiAl和TaSiN中的至少一种。
16.根据权利要求15所述的半导体结构的形成方法，其特征在于，还包括：采用湿法刻蚀工艺去除一侧金属栅结构。
17.根据权利要求16所述的半导体结构的形成方法，其特征在于，所述湿法刻蚀工艺的刻蚀溶剂包括硫酸，刻蚀温度为20℃～100℃。
CN202010492590.XA 2020-06-03 2020-06-03 半导体结构的形成方法 Pending CN113764278A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010492590.XA CN113764278A (zh) 2020-06-03 2020-06-03 半导体结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010492590.XA CN113764278A (zh) 2020-06-03 2020-06-03 半导体结构的形成方法

Publications (1)

Publication Number Publication Date
CN113764278A true CN113764278A (zh) 2021-12-07

Family

ID=78783046

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010492590.XA Pending CN113764278A (zh) 2020-06-03 2020-06-03 半导体结构的形成方法

Country Status (1)

Country Link
CN (1) CN113764278A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170084723A1 (en) * 2015-09-18 2017-03-23 International Business Machines Corporation Semiconductor device replacement metal gate with gate cut last in rmg
CN108807181A (zh) * 2017-04-28 2018-11-13 台湾积体电路制造股份有限公司 半导体装置及其制造方法
US20190148242A1 (en) * 2017-11-14 2019-05-16 Globalfoundries Inc. Forming single diffusion break and end isolation region after metal gate replacement, and related structure
CN109786329A (zh) * 2017-11-15 2019-05-21 台湾积体电路制造股份有限公司 具有嵌入气隙的finfet器件及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170084723A1 (en) * 2015-09-18 2017-03-23 International Business Machines Corporation Semiconductor device replacement metal gate with gate cut last in rmg
CN108807181A (zh) * 2017-04-28 2018-11-13 台湾积体电路制造股份有限公司 半导体装置及其制造方法
US20190148242A1 (en) * 2017-11-14 2019-05-16 Globalfoundries Inc. Forming single diffusion break and end isolation region after metal gate replacement, and related structure
CN109786329A (zh) * 2017-11-15 2019-05-21 台湾积体电路制造股份有限公司 具有嵌入气隙的finfet器件及其制造方法

Similar Documents

Publication Publication Date Title
US10714586B2 (en) Semiconductor device and a method for fabricating the same
TWI654670B (zh) 半導體裝置及其製造方法
TWI677909B (zh) 半導體裝置的形成方法、鰭式場效電晶體裝置及其形成方法
CN110010470B (zh) 半导体器件及其形成方法
US10192988B2 (en) Flat STI surface for gate oxide uniformity in Fin FET devices
KR102011946B1 (ko) 반도체 장치 및 그 제조 방법
US9870951B2 (en) Method of fabricating semiconductor structure with self-aligned spacers
US11605728B2 (en) Semiconductor device structure with inner spacer layer
KR102334898B1 (ko) 금속 게이트 커팅 공정에서의 잔류물 제거
US11251092B2 (en) Gate structure of a semiconductor device and method of forming same
US20230326990A1 (en) Multi-Channel Devices and Methods of Manufacture
KR102277762B1 (ko) 반도체 디바이스 및 제조 방법
TWI742870B (zh) 半導體裝置結構及其形成方法
US11488858B2 (en) Methods for forming stacked layers and devices formed thereof
KR20220043829A (ko) 비아 개구의 에칭 프로파일 제어
US11942363B2 (en) Methods for forming stacked layers and devices formed thereof
TWI815154B (zh) 半導體裝置及其製造方法
US20220013364A1 (en) Semiconductor device and method
CN113764278A (zh) 半导体结构的形成方法
TWI832453B (zh) 半導體結構及其製造方法
TWI782402B (zh) 半導體裝置及其製造方法
CN113764276A (zh) 半导体结构的形成方法
KR20210043507A (ko) 반도체 ＦｉｎＦＥＴ 디바이스 및 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination