CN113761821A - 一种借由自动工具完成的模块化半定制fpga芯片设计方法 - Google Patents

一种借由自动工具完成的模块化半定制fpga芯片设计方法 Download PDF

Info

Publication number
CN113761821A
CN113761821A CN202111080314.3A CN202111080314A CN113761821A CN 113761821 A CN113761821 A CN 113761821A CN 202111080314 A CN202111080314 A CN 202111080314A CN 113761821 A CN113761821 A CN 113761821A
Authority
CN
China
Prior art keywords
chip
file
fpga
resource block
architecture
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111080314.3A
Other languages
English (en)
Inventor
赵飞
舒毅
杨海钢
贾一平
秋小强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Zhongke Shengxin Technology Co ltd
Original Assignee
Beijing Zhongke Shengxin Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Zhongke Shengxin Technology Co ltd filed Critical Beijing Zhongke Shengxin Technology Co ltd
Priority to CN202111080314.3A priority Critical patent/CN113761821A/zh
Publication of CN113761821A publication Critical patent/CN113761821A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/34—Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]
    • G06F30/343—Logical level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/34—Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]
    • G06F30/347—Physical level, e.g. placement or routing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明涉及一种借由自动工具完成的模块化半定制FPGA芯片设计方法，属于芯片设计技术领域。该方法执行如下步骤：1）完成芯片架构的描述文件；所述描述文件需包括工艺参数、资源块分布、时序约束信息及其他待定制化整体架构信息；2）解析架构文件生成格式化综合电路网表和时序约束文件；3）资源块库文件调用；4）定制单元添加；5）综合布局布线；6）生成版图。本发明基于FPGA内部资源的可扩展性，设计人员可根据特定的应用场景，自由的扩展或者裁剪FPGA内部资源，实现快速定制FPGA芯片，缩短芯片设计时间，在提高开发效率的同时，达到资源块的面积，功耗，性能最优。

Description

一种借由自动工具完成的模块化半定制FPGA芯片设计方法
技术领域
本发明涉及一种借由自动工具完成的模块化半定制FPGA芯片设计方法，属于芯片设计技术领域。
背景技术
现场可编程门阵列（FPGA）芯片主要由可编程输入输出单元，可配置逻辑单元块，时钟管理模块，嵌入式RAM块，布线资源，以及内嵌专用硬核等资源构成。针对不同的应用场景FPGA芯片内部资源的种类和数量会有所不同。
在大规模数据处理应用需求的推动下，当前FPGA芯片在计算系统中发挥着越来越大的作用。为了针对特定领域应用所面临的前所未有的处理能力的挑战，可对FPGA芯片进行领域定制。然而，定制FPGA芯片的设计和开发是一个复杂过程，需要具备强大的专业知识人员，花费大量的时间进行手动的布局布线。另一方面，针对不同的应用场景，为了达到最优的系统性能和功耗，需要对FPGA芯片内部资源种类、数量和排布进行调整。因此需要一种新的设计方法，其能够根据需求，快速定制芯片架构并设计出FPGA芯片，以降低FPGA芯片设计难度，缩短设计时间。
发明内容
本发明要解决的技术问题是：如何快速进行芯片设计。
为了解决上述技术问题，本发明提出的技术方案是：一种借由自动工具完成的模块化半定制FPGA芯片设计方法，执行如下步骤：
1）完成芯片架构的描述文件；所述描述文件需包括工艺参数、资源块分布、时序约束信息及其他待定制化整体架构信息；
2）解析架构文件生成格式化综合电路网表和时序约束文件；
3）资源块库文件调用；
4）定制单元添加；
5）综合布局布线；
6）生成版图。
上述技术方案的改进是：所述资源块包括，
可配置输入输出单元块：可配置输入输出单元块是芯片与外界电路的接口部分，完成不同电气特性下对输入/输出信号的驱动与匹配；
可配置逻辑单元块：可配置逻辑单元块是FPGA内的基本逻辑单元；
时钟管理单元块：提供芯片内部时钟管理功能；
嵌入式RAM单元块：嵌入式RAM单元块，为大容量的片内存储单元；
可配置布线资源块：可配置布线资源块连通FPGA内部的所有单元。
本发明的有益效果是：基于FPGA内部资源的可扩展性，设计人员可根据特定的应用场景，自由的扩展或者裁剪FPGA内部资源，实现快速定制FPGA芯片，缩短芯片设计时间，在提高开发效率的同时，达到资源块的面积，功耗，性能达到最优。
附图说明
图1是本发明实施例一的一种借由自动工具完成的模块化半定制FPGA芯片设计方法的流程示意图。
具体实施方式
实施例一
如图1所示，一种借由自动工具完成的模块化半定制FPGA芯片设计方法，执行如下步骤：
1）完成芯片架构的描述文件；所述描述文件需包括工艺参数、资源块分布、时序约束信息及其他待定制化整体架构信息；
2）解析架构文件生成格式化综合电路网表和时序约束文件；
3）资源块库文件调用；
4）定制单元添加；
5）综合布局布线；
6）生成版图。
所述资源块包括：
可配置输入输出单元块：可配置输入输出单元块是芯片与外界电路的接口部分，完成不同电气特性下对输入/输出信号的驱动与匹配。
可配置逻辑单元块：可配置逻辑单元块是FPGA内的基本逻辑单元。可配置逻辑单元块由多输入查找表、多路开关选择器和触发器等组成。可配置逻辑单元是高度灵活的，可以对其进行配置以实现组合逻辑、时序逻辑或分布式RAM等功能。
时钟管理单元块：提供芯片内部时钟管理功能，包括时钟的分频、倍频、相移，降低抖动等功能。
嵌入式RAM单元块：嵌入式RAM单元块，为大容量的片内存储单元，其可被配置为单端口RAM、双端口RAM以及FIFO等常用存储结构。
可配置布线资源块：可配置布线资源块连通FPGA内部的所有单元，是所有单元之间信号传递的桥梁。连线的长度和工艺决定着信号在连线上的驱动能力和传输速度。
所述的对架构文件解析，是指对架构描述文件做自动解析，以得到设计所需的基本电路单元类型、数量、位置分布以及单元间的连接关系。
进一步地，输出全芯片的可综合的电路网表文件和时序约束文件。
所述的定制化设计替换，是指对所述的基本电路单元块做定制化的开发，以达到对基本电路单元在面积，功耗，性能上的优化。
进一步地，采用定制化设计的基本电路单元替换标准单元库中的电路单元。
最后，使用自动工具完成后端流程，生成半定制化的FPGA版图文件，实现快速半定制FPGA芯片设计。
本发明不局限于上述实施例所述的具体技术方案，除上述实施例外，本发明还可以有其他实施方式。对于本领域的技术人员来说，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等形成的技术方案，均应包含在本发明的保护范围之内。

Claims (2)

1.一种借由自动工具完成的模块化半定制FPGA芯片设计方法，其特征在于执行如下步骤：
1）完成芯片架构的描述文件；所述描述文件需包括工艺参数、资源块分布、时序约束信息及其他待定制化整体架构信息；
2）解析架构文件生成格式化综合电路网表和时序约束文件；
3）资源块库文件调用；
4）定制单元添加；
5）综合布局布线；
6）生成版图。
2.如权利要求1所述的借由自动工具完成的模块化半定制FPGA芯片设计方法，其特征在于:所述资源块包括，
可配置输入输出单元块，可配置输入输出单元块是芯片与外界电路的接口部分，完成不同电气特性下对输入/输出信号的驱动与匹配；
可配置逻辑单元块，可配置逻辑单元块是FPGA内的基本逻辑单元；
时钟管理单元块，提供芯片内部时钟管理功能；
嵌入式RAM单元块，嵌入式RAM单元块，为大容量的片内存储单元；
可配置布线资源块，可配置布线资源块连通FPGA内部的所有单元。
CN202111080314.3A 2021-09-15 2021-09-15 一种借由自动工具完成的模块化半定制fpga芯片设计方法 Pending CN113761821A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111080314.3A CN113761821A (zh) 2021-09-15 2021-09-15 一种借由自动工具完成的模块化半定制fpga芯片设计方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111080314.3A CN113761821A (zh) 2021-09-15 2021-09-15 一种借由自动工具完成的模块化半定制fpga芯片设计方法

Publications (1)

Publication Number Publication Date
CN113761821A true CN113761821A (zh) 2021-12-07

Family

ID=78795726

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111080314.3A Pending CN113761821A (zh) 2021-09-15 2021-09-15 一种借由自动工具完成的模块化半定制fpga芯片设计方法

Country Status (1)

Country Link
CN (1) CN113761821A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116091293A (zh) * 2022-09-13 2023-05-09 北京理工大学 一种微小型智能弹载计算机架构
CN116108788A (zh) * 2023-03-24 2023-05-12 中科亿海微电子科技（苏州）有限公司 一种自动定制eFPGA器件的方法与装置
CN117408220A (zh) * 2023-12-15 2024-01-16 湖北工业大学 一种可编程交换架构芯片资源排布方法及装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102789512A (zh) * 2011-05-20 2012-11-21 中国科学院微电子研究所 multi-FPGA系统的EDA工具设计方法和装置
CN104679628A (zh) * 2013-12-03 2015-06-03 中国科学院微电子研究所 一种现场可编程门阵列的测试方法
CN108509725A (zh) * 2018-04-02 2018-09-07 中国科学院电子学研究所 可定制逻辑器件版图和网表的自动生成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102789512A (zh) * 2011-05-20 2012-11-21 中国科学院微电子研究所 multi-FPGA系统的EDA工具设计方法和装置
CN104679628A (zh) * 2013-12-03 2015-06-03 中国科学院微电子研究所 一种现场可编程门阵列的测试方法
CN108509725A (zh) * 2018-04-02 2018-09-07 中国科学院电子学研究所 可定制逻辑器件版图和网表的自动生成方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
WWW.EPC.COM.CN: "今日电子", 《应用设计》 *
蔡觉平等: "《Verilog HDL数字集成电路设计原理与应用》", 31 August 2016, 西安电子科技大学出版社 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116091293A (zh) * 2022-09-13 2023-05-09 北京理工大学 一种微小型智能弹载计算机架构
CN116091293B (zh) * 2022-09-13 2023-10-31 北京理工大学 一种微小型智能弹载计算机架构
CN116108788A (zh) * 2023-03-24 2023-05-12 中科亿海微电子科技（苏州）有限公司 一种自动定制eFPGA器件的方法与装置
CN116108788B (zh) * 2023-03-24 2023-08-11 中科亿海微电子科技（苏州）有限公司 一种自动定制eFPGA器件的方法与装置
CN117408220A (zh) * 2023-12-15 2024-01-16 湖北工业大学 一种可编程交换架构芯片资源排布方法及装置
CN117408220B (zh) * 2023-12-15 2024-02-23 湖北工业大学 一种可编程交换架构芯片资源排布方法及装置

Similar Documents

Publication Publication Date Title
CN113761821A (zh) 一种借由自动工具完成的模块化半定制fpga芯片设计方法
KR101058468B1 (ko) 집적 회로용의 재구성 가능한 로직 패브릭과, 재구성 가능한 로직 패브릭을 구성하기 위한 시스템 및 방법
US9270279B2 (en) Apparatus and methods for time-multiplex field-programmable gate arrays
US8138788B2 (en) Reconfigurable device
US7953956B2 (en) Reconfigurable circuit with a limitation on connection and method of determining functions of logic circuits in the reconfigurable circuit
US20110126164A1 (en) Semiconductor integrated circuit, program transformation apparatus, and mapping apparatus
CN102812433A (zh) 支持四进制加法器的查找表结构
US20150295579A1 (en) System Reset Controller Replacing Individual Asynchronous Resets
JP2018530040A (ja) 自己適応型チップ及び配置方法
Kameda et al. A new design methodology for single-flux-quantum (SFQ) logic circuits using passive-transmission-line (PTL) wiring
CN111047034B (zh) 一种基于乘加器单元的现场可编程神经网络阵列
EP1659486A1 (en) Data processing device
CN109902063B (zh) 一种集成有二维卷积阵列的系统芯片
Yoshikawa et al. Top-down RSFQ logic design based on a binary decision diagram
US10141917B2 (en) Multiple mode device implementation for programmable logic devices
CN103901402A (zh) 重构fpga雷达数字信号处理组件及方法
Maree et al. Development of an All-SFQ superconducting field-programmable gate array
CN114282471A (zh) 一种针对fpga自适应逻辑模块的装箱方法
EP1701251B1 (en) Reconfigurable circuit and configuration switching method
Morris et al. A re-configurable processor for Petri net simulation
CN109885512B (zh) 集成fpga和人工智能模块的系统芯片及设计方法
CN111752528B (zh) 一种支持高效乘法运算的基本逻辑单元
CN117034827B (zh) 一种用于eFPGA的多路选择器、互连开关及外围接口电路
Iqbal et al. Optimizing routing network of shared hardware design for multiple application circuits
Mudza Using Verilog-to-Routing Framework for Coarse-Grained Reconfigurable Architecture Routing

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20211207

RJ01 Rejection of invention patent application after publication