CN113725727A - 改善vcsel曝光均匀性的方法和vcsel芯片 - Google Patents

改善vcsel曝光均匀性的方法和vcsel芯片 Download PDF

Info

Publication number
CN113725727A
CN113725727A CN202110805045.6A CN202110805045A CN113725727A CN 113725727 A CN113725727 A CN 113725727A CN 202110805045 A CN202110805045 A CN 202110805045A CN 113725727 A CN113725727 A CN 113725727A
Authority
CN
China
Prior art keywords
exposure
photoetched
value
vcsel
warpage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110805045.6A
Other languages
English (en)
Inventor
钱旭
王青
江蔼庭
吕朝晨
赵风春
王光辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Semiconductor Technology Co ltd
Huaxin Semiconductor Research Institute Beijing Co ltd
Original Assignee
China Semiconductor Technology Co ltd
Huaxin Semiconductor Research Institute Beijing Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Semiconductor Technology Co ltd, Huaxin Semiconductor Research Institute Beijing Co ltd filed Critical China Semiconductor Technology Co ltd
Priority to CN202110805045.6A priority Critical patent/CN113725727A/zh
Publication of CN113725727A publication Critical patent/CN113725727A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本发明公开了一种改善VCSEL曝光均匀性的方法和VCSEL芯片，方法包括：(1)测量晶圆的待光刻表面的翘曲值，所述翘曲值为所述待光刻表面的最高点所在水平面与最低点所在水平面之间的高度差；(2)根据所述翘曲值将所述待光刻表面划分成至少2个曝光区域；(3)在所述至少2个曝光区域内分别进行曝光。采用本发明曝光方法可有效提高光刻工艺的曝光均匀性，改善图形质量，提高良率，且本发明曝光方法操作简单、易实施。

Description

改善VCSEL曝光均匀性的方法和VCSEL芯片
技术领域
本发明涉及VCSEL芯片制造的技术领域，具体而言，本发明涉及改善VCSEL曝光均匀性的方法和VCSEL芯片。
背景技术
垂直腔面发射激光器(Vertical Cavity Surface Emitting Laser，VCSEL)有别于LED(Light Emitting Diode，发光二极管)和LD(Laser Diode，激光二极管)等其他光源，具有体积小、圆形输出光斑、单纵模输出、阈值电流小且易集成大面积阵列等优点，被广泛应用于光通信、光互连和光存储等领域。随着科学技术的不断发展，各种各样的VCSEL芯片已广泛应用于人们的日常生活、工作以及工业中，为人们的生活带来了极大的便利。
目前，在一般的VCSEL制造过程中涉及光刻、镀膜、刻蚀、氧化等多道制程工艺，这些工艺在刻蚀或者沉积金属、氮化物薄膜时，一般会经历升温、降温等过程，晶圆经过多次相关的工艺后，会出现一定的应力导致晶圆翘曲现象，翘曲现象严重时，直接影响光刻工艺的曝光对焦，此时光线无法聚焦到光刻胶薄膜的中点且偏离很远，影响光刻胶显影后图形的分辨率，从而在晶圆上形成缺陷。因此就需要在光刻曝光作业中消除翘曲对于曝光对焦的影响。
发明内容
为此，本发明的目的在于提出一种改善VCSEL曝光均匀性的方法和VCSEL芯片。采用本发明曝光方法可有效提高光刻工艺的曝光均匀性，改善图形质量，提高良率，且本发明曝光方法操作简单、易实施。
在本发明的一个方面，本发明提出了一种改善VCSEL曝光均匀性的方法。根据本发明的实施例，所述方法包括：
(1)测量晶圆的待光刻表面的翘曲值，所述翘曲值为所述待光刻表面的最高点所在水平面与最低点所在水平面之间的高度差；
(2)根据所述翘曲值将所述待光刻表面划分成至少2个曝光区域；
(3)在所述至少2个曝光区域内分别进行曝光。
根据本发明上述实施例的改善VCSEL曝光均匀性的方法，测量晶圆的待光刻表面从中心到边缘不同位置的翘曲值，根据已测量的翘曲值调整光刻机曝光镜头的焦距，划分曝光区域，在各个区域进行分别曝光，多次曝光以完成拼接，分别曝光后有效改善了晶圆翘曲对曝光对焦的影响，最后达到均匀曝光的目的。由此，采用本发明曝光方法可有效提高光刻工艺的曝光均匀性，改善图形质量，提高良率，且本发明曝光方法操作简单、易实施。本发明的分区域曝光和现有技术中的直接曝光方法显影后光刻胶掩膜差别比较明显，现有技术中直接曝光的晶圆周边由于晶圆的翘曲导致显影不彻底，导致有残胶遗留，从而造成掩膜图形变形，而本发明的分区域曝光的方法解决了上述问题，从而达到了均匀曝光的目的。
另外，根据本发明上述实施例的改善VCSEL曝光均匀性的方法还可以具有如下附加的技术特征：
在本发明的一些实施例中，步骤(1)的具体过程为：
过所述待光刻表面的中心点分别作垂直交叉的至少一条横轴线和至少一条纵轴线；
采用薄膜应力测试机沿所述至少一条横轴线和所述至少一条纵轴线分别扫描测试各轴线上不同点所在平面的翘曲值；
取所述至少一条横轴线和所述至少一条纵轴线测得的翘曲值的平均值，以便得到所述待光刻表面的翘曲值。
在本发明的一些实施例中，步骤(1)的具体过程为：
过所述待光刻表面的中心点O分别作垂直交叉的横轴线AB和纵轴线CD；
采用薄膜应力测试机沿所述横轴线AB和所述纵轴线CD分别扫描测试各轴线上不同点所在平面的翘曲值；
取所述横轴线AB和所述纵轴线CD测得的各翘曲值的平均值，以便得到所述待光刻表面的翘曲值。
在本发明的一些实施例中，所述待光刻表面的翘曲值为60-80μm。
在本发明的一些实施例中，所述待光刻表面的翘曲值为65-75μm。
在本发明的一些实施例中，在步骤(2)中，以所述待光刻表面的中心点为起点，沿所述待光刻表面的径向方向，将所述待光刻表面划分为至少2个曝光区域，单个所述曝光区域的翘曲值不大于30μm。
在本发明的一些实施例中，单个所述曝光区域的翘曲值为20～30μm。
在本发明的一些实施例中，在步骤(2)中，划分为2-5个曝光区域。
在本发明的一些实施例中，在步骤(2)中，划分为3-4个曝光区域。
在本发明的另一方面，本发明提出了一种采用以上实施例所述的改善VCSEL曝光均匀性的方法制备得到的VCSEL芯片。由此，在所述VCSEL芯片的光刻曝光作业中消除翘曲对于曝光对焦的影响，进一步提高了VCSEL芯片的综合性能。
本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1为本发明实施例的改善VCSEL曝光均匀性的方法的流程示意图。
图2为本发明实施例1的晶圆曝光区域示意图。
图3为本发明实施例1的AB线扫描得到的翘曲值结果示意图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个、四个、五个、六个等，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。
在本发明的一个方面，参考附图1，本发明提出了一种改善VCSEL曝光均匀性的方法，根据本发明的实施例，所述方法包括：
S100：测量晶圆的待光刻表面的翘曲值
在该步骤中，测量晶圆的待光刻表面的翘曲值，所述翘曲值为所述待光刻表面的最高点所在水平面与最低点所在水平面之间的高度差。
根据本发明的一个具体实施例，步骤(1)的具体过程为：过所述待光刻表面的中心点分别作垂直交叉的至少一条横轴线和至少一条纵轴线；采用薄膜应力测试机沿所述至少一条横轴线和所述至少一条纵轴线分别扫描测试各轴线上不同点所在平面的翘曲值(此处的翘曲值指的是各不同点所在平面分别与最低点所在水平面之间的高度差)；取所述至少一条横轴线和所述至少一条纵轴线测得的翘曲值的平均值，以便得到所述待光刻表面的翘曲值。需要说明的是，上述垂直交叉的至少一条横轴线和至少一条纵轴线指的是：至少包括垂直交叉的一条横轴线和一条纵轴线，除了上述垂直交叉的一条横轴线和一条纵轴线外，还可以包括其他的经过所述待光刻表面的中心点的轴线。由此，分别测试多条轴线上的多个点的翘曲值，然后取各条轴线上的多个点的翘曲值的平均值，作为所述待光刻表面的翘曲值，这样得到的翘曲值进一步能真实的反映所述待光刻表面的翘曲情况，同时使后续步骤划分的多个曝光区域也更加精确。
根据本发明的再一个具体实施例，参考附图2，步骤(1)的具体过程为：过所述待光刻表面的中心点O分别作垂直交叉的横轴线AB和纵轴线CD；采用薄膜应力测试机沿所述横轴线AB和所述纵轴线CD分别扫描测试各轴线上不同点所在平面的翘曲值(此处的翘曲值指的是各不同点所在平面分别与最低点所在水平面之间的高度差)；取所述横轴线AB和所述纵轴线CD测得的各翘曲值的平均值，以便得到所述待光刻表面的翘曲值。由此，分别测试相互垂直的横轴线AB和纵轴线CD上的多个点的翘曲值，然后取各条轴线上的多个点的翘曲值的平均值，作为所述待光刻表面的翘曲值，这样得到的翘曲值进一步能真实的反映所述待光刻表面的翘曲情况，同时使后续步骤划分的多个曝光区域也更加精确。
根据本发明的又一个具体实施例，所述待光刻表面的翘曲值为60-80μm(例如60/70/80μm)。
根据本发明的又一个具体实施例，所述待光刻表面的翘曲值为65-75μm(例如65/70/75μm)。
S200：根据所述翘曲值将所述待光刻表面划分成至少2个曝光区域
在该步骤中，根据所述翘曲值将所述待光刻表面划分成至少2个曝光区域。
根据本发明的又一个具体实施例，以所述待光刻表面的中心点为起点，沿所述待光刻表面的径向方向，将所述待光刻表面划分为至少2个曝光区域，划分原则为：单个所述曝光区域的翘曲值不大于30μm。作为一种优选的方案，单个所述曝光区域的翘曲值为20～30μm(例如20/25/30μm)。
在本发明的实施例中，以尼康步进式I10光刻机为例，整片晶圆翘曲差值在30μm以内时，由于镜头存在景深的原因，晶圆中心与边缘图形的尺寸由于曝光不均匀导致的掩膜图形尺寸偏差在0.1μm以内且无胶残留，满足VCSEL制程工艺需求。当翘曲差值大于30μm时需根据翘曲值调整曝光镜头的焦距，焦距调整具体量由实际曝光效果决定。
根据本发明的又一个具体实施例，划分为2-5个曝光区域，更优选地，划分为3-4个曝光区域，划分的具体个数并不受特别限制，只要满足单个所述曝光区域的翘曲值不大于30μm的原则即可。
根据本发明的又一个具体实施例，由测试可知晶圆中心与边缘翘曲值大概为60-80μm(例如60/70/80μm)，且翘曲呈现中心到边缘线性渐变的规律，故根据整片晶圆的翘曲值以及以上光刻机翘曲差值对掩膜图形尺寸的偏差影响的验证(翘曲差值30μm以内无需调整曝光焦距)，将整片晶圆划分成多个环形曝光区域(图2所示划分成三部分，其中中心部分为圆形区域)，其中各曝光区域翘曲值差值约20～30μm，然后分别根据曝光区域的翘曲值调整光刻机的镜头焦距，分别进行曝光。
S300：在所述至少2个曝光区域内分别进行曝光
在该步骤中，在所述至少2个曝光区域内分别进行曝光，分别曝光后有效改善了晶圆翘曲对曝光对焦的影响，最后达到均匀曝光的目的。
根据本发明上述实施例的改善VCSEL曝光均匀性的方法，测量晶圆的待光刻表面从中心到边缘不同位置的翘曲值，根据已测量的翘曲值调整光刻机曝光镜头的焦距，划分曝光区域，在各个区域进行分别曝光，多次曝光以完成拼接，分别曝光后有效改善了晶圆翘曲对曝光对焦的影响，最后达到均匀曝光的目的。由此，采用本发明曝光方法可有效提高光刻工艺的曝光均匀性，改善图形质量，提高良率，且本发明曝光方法操作简单、易实施。本发明的分区域曝光和现有技术中的直接曝光方法显影后光刻胶掩膜差别比较明显，现有技术中直接曝光的晶圆周边由于晶圆的翘曲导致显影不彻底，导致有残胶遗留，从而造成掩膜图形变形，而本发明的分区域曝光的方法解决了上述问题，从而达到了均匀曝光的目的。
在本发明的另一方面，本发明提出了一种采用以上实施例所述的改善VCSEL曝光均匀性的方法制备得到的VCSEL芯片。由此，在所述VCSEL芯片的光刻曝光作业中消除翘曲对于曝光对焦的影响，进一步提高了VCSEL芯片的综合性能。
下面详细描述本发明的实施例，需要说明的是下面描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。另外，如果没有明确说明，在下面的实施例中所采用的所有试剂均为市场上可以购得的，或者可以按照本文或已知的方法合成的，对于没有列出的反应条件，也均为本领域技术人员容易获得的。
实施例1
VCSEL制造过程中，经历高温作业制程如金属工艺、氧化工艺、刻蚀工艺等过后，晶圆(厚度为100mm)会呈现一定的翘曲，通过翘曲度测试机台测量晶圆的翘曲值，晶圆翘曲值测试方法如下：
如图2所示，过晶圆中心O点分别作垂直交叉的横轴线AB和纵轴线CD，横轴与晶圆外边交于A点、B点，纵轴与晶圆外边交于C点、D点，由于实际芯片工艺制程时会做去边处理，故A、B、C、D点分别距边缘10mm。
氧化工艺完成后，使用薄膜应力测试机沿横轴线AB和纵轴线CD分别扫描测试晶圆的翘曲值，AB线扫描结果如附图3所示，AB线的翘曲值最大值处于晶圆中心位置大约为71μm，CD线的翘曲值最大值处于晶圆中心位置大约为73μm，分别测量完成两个检测线的翘曲值后取平均，得出最终的翘曲值为72μm。
以尼康步进式I10光刻机为例，整片晶圆翘曲差值在30μm以内时，由于镜头存在景深的原因，晶圆中心与边缘图形的尺寸由于曝光不均匀导致的掩膜图形尺寸偏差在0.1μm以内且无胶残留，满足VCSEL制程工艺需求。当翘曲差值大于30μm时需根据翘曲值调整曝光镜头的焦距，焦距调整具体量由实际曝光效果决定，各曝光区域翘曲差由总翘曲值除以划分曝光区域数量得出，本实施例将整片晶圆划分成三个环形曝光区域，其中中心部分为圆形区域，然后分别根据曝光区域的翘曲值调整光刻机的镜头焦距，分别进行曝光，其中，1次曝光区域的翘曲差为24μm，2次曝光区域的翘曲差为24μm，3次曝光区域的翘曲差为24μm。多次曝光以完成拼接，分别曝光后有效改善了晶圆翘曲对曝光对焦的影响，最后达到均匀曝光的目的。本实施例的曝光方法有效提高了光刻工艺的曝光均匀性，改善了图形质量，提高了良率。
对比例1
该对比例采用直接曝光方法，并不划分为多个曝光区域，其他条件均与实施例1相同。该对比例直接曝光的晶圆周边由于晶圆的翘曲导致显影不彻底，导致有残胶遗留，从而造成掩膜图形变形。而实施例1的分区域曝光的方法解决了上述问题，从而达到了均匀曝光的目的。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (10)

1.一种改善VCSEL曝光均匀性的方法，其特征在于，包括：
(1)测量晶圆的待光刻表面的翘曲值，所述翘曲值为所述待光刻表面的最高点所在水平面与最低点所在水平面之间的高度差；
(2)根据所述翘曲值将所述待光刻表面划分成至少2个曝光区域；
(3)在所述至少2个曝光区域内分别进行曝光。
2.根据权利要求1所述的方法，其特征在于，步骤(1)的具体过程为：
过所述待光刻表面的中心点分别作垂直交叉的至少一条横轴线和至少一条纵轴线；
采用薄膜应力测试机沿所述至少一条横轴线和所述至少一条纵轴线分别扫描测试各轴线上不同点所在平面的翘曲值；
取所述至少一条横轴线和所述至少一条纵轴线测得的翘曲值的平均值，以便得到所述待光刻表面的翘曲值。
3.根据权利要求2所述的方法，其特征在于，步骤(1)的具体过程为：
过所述待光刻表面的中心点O分别作垂直交叉的横轴线AB和纵轴线CD；
采用薄膜应力测试机沿所述横轴线AB和所述纵轴线CD分别扫描测试各轴线上不同点所在平面的翘曲值；
取所述横轴线AB和所述纵轴线CD测得的各翘曲值的平均值，以便得到所述待光刻表面的翘曲值。
4.根据权利要求3所述的方法，其特征在于，所述待光刻表面的翘曲值为60-80μm。
5.根据权利要求3所述的方法，其特征在于，所述待光刻表面的翘曲值为65-75μm。
6.根据权利要求2所述的方法，其特征在于，在步骤(2)中，以所述待光刻表面的中心点为起点，沿所述待光刻表面的径向方向，将所述待光刻表面划分为至少2个曝光区域，单个所述曝光区域的翘曲值不大于30μm。
7.根据权利要求6所述的方法，其特征在于，单个所述曝光区域的翘曲值为20～30μm。
8.根据权利要求6所述的方法，其特征在于，在步骤(2)中，划分为2-5个曝光区域。
9.根据权利要求6所述的方法，其特征在于，在步骤(2)中，划分为3-4个曝光区域。
10.一种采用权利要求1-9任一项所述的改善VCSEL曝光均匀性的方法制备得到的VCSEL芯片。
CN202110805045.6A 2021-07-16 2021-07-16 改善vcsel曝光均匀性的方法和vcsel芯片 Pending CN113725727A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110805045.6A CN113725727A (zh) 2021-07-16 2021-07-16 改善vcsel曝光均匀性的方法和vcsel芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110805045.6A CN113725727A (zh) 2021-07-16 2021-07-16 改善vcsel曝光均匀性的方法和vcsel芯片

Publications (1)

Publication Number Publication Date
CN113725727A true CN113725727A (zh) 2021-11-30

Family

ID=78673394

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110805045.6A Pending CN113725727A (zh) 2021-07-16 2021-07-16 改善vcsel曝光均匀性的方法和vcsel芯片

Country Status (1)

Country Link
CN (1) CN113725727A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101442018A (zh) * 2007-11-21 2009-05-27 中芯国际集成电路制造(上海)有限公司 晶圆翘曲程度的检测方法
CN103365124A (zh) * 2012-03-31 2013-10-23 中芯国际集成电路制造(上海)有限公司 曝光对准方法
CN109782547A (zh) * 2017-11-13 2019-05-21 台湾积体电路制造股份有限公司 光刻方法
CN110767540A (zh) * 2019-10-31 2020-02-07 上海华力集成电路制造有限公司 光刻工艺方法
CN213660355U (zh) * 2020-11-02 2021-07-09 上海新微技术研发中心有限公司 具有高对准精度的晶圆对位识别设备

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101442018A (zh) * 2007-11-21 2009-05-27 中芯国际集成电路制造(上海)有限公司 晶圆翘曲程度的检测方法
CN103365124A (zh) * 2012-03-31 2013-10-23 中芯国际集成电路制造(上海)有限公司 曝光对准方法
CN109782547A (zh) * 2017-11-13 2019-05-21 台湾积体电路制造股份有限公司 光刻方法
CN110767540A (zh) * 2019-10-31 2020-02-07 上海华力集成电路制造有限公司 光刻工艺方法
CN213660355U (zh) * 2020-11-02 2021-07-09 上海新微技术研发中心有限公司 具有高对准精度的晶圆对位识别设备

Similar Documents

Publication Publication Date Title
US6828163B2 (en) Wafer shape evaluating method and device producing method, wafer and wafer selecting method
US20090246710A1 (en) Pattern forming method and a semiconductor device manufacturing method
US20030192866A1 (en) Chip scale marker and making method
KR20040034487A (ko) 기판유지장치
KR20040002443A (ko) 포토마스크의 제조 방법 및 그 포토마스크를 이용한반도체 장치의 제조 방법
US6657215B2 (en) Apparatus for determining exposure conditions, method for determining exposure conditions and process apparatus
US8825444B1 (en) Automated system check for metrology unit
CN113725727A (zh) 改善vcsel曝光均匀性的方法和vcsel芯片
US20100019241A1 (en) Semiconductor device, fabrication method thereof, and photomask
JP2005057222A (ja) マーク検出装置、マーク検出方法、マーク検出プログラム、露光装置、デバイスの製造方法、及び、デバイス
TWI851749B (zh) 偏移測量及感興趣區域選擇系統及方法
JP2009158720A (ja) 露光装置及びデバイス製造方法
US20040253551A1 (en) Baking apparatus, substrate heat treatment method and semiconductor device manufacturing method for using baking apparatus, pattern forming method and semiconductor device manufacturing method for using pattern forming method
JP2002026466A (ja) 集光光学系及びレーザ加工機用光源
TWI764562B (zh) 多步驟製程檢測方法
CN114063399B (zh) 光刻对准方法及系统
CN114137797B (zh) 光刻胶厚度与关键尺寸的关系曲线的制作方法
KR20090099871A (ko) 반도체 소자의 정렬키 및 그 형성 방법
US20160062227A1 (en) Mask monitor mark and method for marking the mark
JPH1041219A (ja) 投影露光装置及びそれを用いたデバイスの製造方法
CN115981114B (zh) 光刻极限应力的确定方法及改善光刻工艺质量的方法
JPWO2020190318A5 (zh)
CN118818885A (zh) 光刻机焦距监控方法、焦距监控掩膜版及其形成方法
US20120070786A1 (en) Method for monitoring photolithography process and monitor mark
CN107402497B (zh) 曝光掩模、曝光设备和用于校准曝光设备的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20211130

RJ01 Rejection of invention patent application after publication