CN113725158B - Tft阵列基板及其制作方法 - Google Patents
Tft阵列基板及其制作方法 Download PDFInfo
- Publication number
- CN113725158B CN113725158B CN202111015589.9A CN202111015589A CN113725158B CN 113725158 B CN113725158 B CN 113725158B CN 202111015589 A CN202111015589 A CN 202111015589A CN 113725158 B CN113725158 B CN 113725158B
- Authority
- CN
- China
- Prior art keywords
- layer
- photoresist
- oxide conductive
- electrode
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 66
- 239000000758 substrate Substances 0.000 title claims abstract description 53
- 229910052751 metal Inorganic materials 0.000 claims abstract description 72
- 239000002184 metal Substances 0.000 claims abstract description 72
- 239000010410 layer Substances 0.000 claims description 267
- 229920002120 photoresistant polymer Polymers 0.000 claims description 89
- 238000005530 etching Methods 0.000 claims description 51
- 239000011229 interlayer Substances 0.000 claims description 27
- 229910044991 metal oxide Inorganic materials 0.000 claims description 17
- 150000004706 metal oxides Chemical class 0.000 claims description 17
- 238000002161 passivation Methods 0.000 claims description 14
- 239000004065 semiconductor Substances 0.000 claims description 13
- 239000011248 coating agent Substances 0.000 claims description 11
- 238000000576 coating method Methods 0.000 claims description 11
- 238000005468 ion implantation Methods 0.000 claims description 9
- 238000004380 ashing Methods 0.000 claims description 8
- 239000010408 film Substances 0.000 description 124
- 238000000034 method Methods 0.000 description 26
- 229910052739 hydrogen Inorganic materials 0.000 description 10
- 239000002131 composite material Substances 0.000 description 9
- 239000001257 hydrogen Substances 0.000 description 9
- 239000000463 material Substances 0.000 description 9
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 239000010409 thin film Substances 0.000 description 7
- 239000007789 gas Substances 0.000 description 6
- 238000005984 hydrogenation reaction Methods 0.000 description 6
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 6
- 229910052738 indium Inorganic materials 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 5
- 229910004205 SiNX Inorganic materials 0.000 description 4
- 238000002834 transmittance Methods 0.000 description 4
- 229910017107 AlOx Inorganic materials 0.000 description 3
- MUBZPKHOEPUJKR-UHFFFAOYSA-N Oxalic acid Chemical compound OC(=O)C(O)=O MUBZPKHOEPUJKR-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000005286 illumination Methods 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229920001621 AMOLED Polymers 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- JAONJTDQXUSBGG-UHFFFAOYSA-N dialuminum;dizinc;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Al+3].[Al+3].[Zn+2].[Zn+2] JAONJTDQXUSBGG-UHFFFAOYSA-N 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000009257 reactivity Effects 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910001449 indium ion Inorganic materials 0.000 description 1
- 229910052747 lanthanoid Inorganic materials 0.000 description 1
- 150000002602 lanthanoids Chemical class 0.000 description 1
- 239000002082 metal nanoparticle Substances 0.000 description 1
- 239000002105 nanoparticle Substances 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 235000006408 oxalic acid Nutrition 0.000 description 1
- KYKLWYKWCAYAJY-UHFFFAOYSA-N oxotin;zinc Chemical compound [Zn].[Sn]=O KYKLWYKWCAYAJY-UHFFFAOYSA-N 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910001432 tin ion Inorganic materials 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明提供一种TFT阵列基板及其制作方法，该TFT阵列基板包括：衬底基板；形成在所述衬底基板上的氧化物导电层，所述氧化物导电层包括遮光区和像素电极，所述遮光区由所述氧化物导电层通过不透明化处理形成；形成在所述衬底基板上且覆盖所述遮光区和所述像素电极的缓冲层；形成在所述缓冲层上的有源层，所述有源层对应位于所述遮光区上方；形成在所述缓冲层和所述有源层上的栅极绝缘层；形成在所述栅极绝缘层上的第一金属层，所述第一金属层包括栅极和扫描线，所述栅极对应位于所述有源层上方，所述栅极和所述扫描线相连。
Description
技术领域
本发明涉及显示技术领域，特别是涉及一种TFT阵列基板及其制作方法。
背景技术
随着科技的不断发展，显示技术也得到了快速的发展，薄膜晶体管TFT(Thin FilmTransistor)技术由原来的a-Si(非晶硅)薄膜晶体管发展到现在的LTPS(低温多晶硅)薄膜晶体管、Oxide(金属氧化物，一般为IGZO)薄膜晶体管等，金属氧化物TFT相较于低温多晶硅TFT和非晶硅TFT，具有高电子迁移率、高透光率、低漏电流、低沉积温度、制作工艺简单、大面积均匀性好、制造成本低等优点。
其中，金属氧化物TFT一般包括ESL(Etch Stop Layer，蚀刻阻挡层)型TFT和BCE(Back Channel Etch，背沟道蚀刻)型TFT，ESL型TFT和BCE型TFT由于其栅极和源漏极之间存在交叠区，故栅极和源漏极之间的寄生电容较大，导致TFT的开关速度受到限制，而自对准(self-aligned)顶栅型(top gate)TFT(即栅极位于有源层上方)的栅极和源漏极之间不存在交叠区，所以寄生电容很小。因此，金属氧化物TFT驱动的高阶(高分辨率、高刷新率)LCD和AMOLED(有源矩阵有机发光二极管)面板采用TGSA(top gate self-aligned))TFT架构更有技术优势。
同时，由于金属氧化物半导体具有光敏感性，所以TGSA TFT架构中需要在金属氧化物半导体层(即有源层)下方额外设置一层遮光层，以使金属氧化物半导体层不被光线照射，保持金属氧化物半导体层良好的光照稳定性，但制作遮光层需要额外增加一道制程(包括遮光层的沉积和光罩制程，即在制作遮光层时，先铺设一层遮光层薄膜，再通过光罩制程对遮光层薄膜进行蚀刻得到遮光层)，从而增加了工艺复杂性和生产成本。
发明内容
为了解决上述技术问题，本发明提出一种TFT阵列基板及其制作方法，通过将第一透明氧化物导电薄膜设置于有源层下方，并对部分第一透明氧化物导电薄膜进行不透明化处理形成遮光区，该遮光区对应位于有源层下方，能够为有源层起到良好的遮光效果，而且该遮光区在制作时无需额外光罩制程，节省了光罩及制造成本，降低了工艺复杂度。
本发明提供一种TFT阵列基板的制作方法，所述制作方法包括：
提供衬底基板；
在所述衬底基板上形成第一透明氧化物导电薄膜，所述第一透明氧化物导电薄膜用于形成氧化物导电层，所述氧化物导电层包括遮光区和像素电极；
在所述第一透明氧化物导电薄膜上涂布第一光阻，利用半色调掩膜对所述第一光阻进行曝光、显影，完全保留所述像素电极上方区域的第一光阻，部分保留所述遮光区上方区域的第一光阻，完全去除其它区域的第一光阻；
利用留下的第一光阻对所述第一透明氧化物导电薄膜进行蚀刻，去除所述遮光区和所述像素电极对应区域以外的第一透明氧化物导电薄膜；
对留下的第一光阻进行灰化处理，保留所述像素电极上方区域的第一光阻，完全去除其它区域的第一光阻，使对应于所述遮光区的第一透明氧化物导电薄膜暴露出来；
对所述暴露出来的第一透明氧化物导电薄膜进行不透明化处理，使所述暴露出来的第一透明氧化物导电薄膜形成所述遮光区，未暴露出来的所述第一透明氧化物导电薄膜形成所述像素电极；
去除所述第一光阻；
在所述衬底基板上形成覆盖所述遮光区和所述像素电极的缓冲层；
在所述缓冲层上形成金属氧化物半导体层，对所述金属氧化物半导体层进行蚀刻制作有源层，所述有源层对应位于所述遮光区上方。
进一步地，所述制作方法还包括：
在所述缓冲层上形成覆盖所述有源层的栅极绝缘层薄膜，在所述栅极绝缘层薄膜上形成第一金属薄膜，对所述第一金属薄膜进行蚀刻制作第一金属层，所述第一金属层包括栅极和扫描线，对所述栅极绝缘层薄膜进行蚀刻制作栅极绝缘层；其中所述栅极对应位于所述有源层上方，所述栅极和所述扫描线相连。
进一步地，所述制作方法还包括：
对所述第一金属薄膜进行蚀刻制作所述第一金属层，对所述栅极绝缘层薄膜进行蚀刻制作所述栅极绝缘层，具体包括：
在所述第一金属薄膜上涂布第二光阻，利用掩膜对所述第二光阻进行曝光、显影，利用留下的第二光阻对所述第一金属薄膜进行蚀刻制作所述第一金属层，继续利用留下的第二光阻对所述栅极绝缘层薄膜进行蚀刻制作所述栅极绝缘层；
去除所述第二光阻。
或者可选地，在对所述第一金属薄膜进行蚀刻制作所述第一金属层之后，还包括：
对所述有源层进行离子注入。
进一步地，所述制作方法还包括：
在所述缓冲层上形成覆盖所述有源层、所述栅极绝缘层、所述栅极和所述扫描线的层间介质层；
对所述有源层的上方区域通过蚀刻形成第一通孔和第二通孔，对所述像素电极的上方区域通过蚀刻形成第三通孔，在所述层间介质层上形成第二金属薄膜，对所述第二金属薄膜进行蚀刻制作第二金属层，所述第二金属层包括源极、漏极和数据线，所述源极填入所述第一通孔内并与所述有源层连接，且所述源极与所述数据线连接，所述漏极填入所述第二通孔内并与所述有源层连接，所述漏极还填入所述第三通孔内并与所述像素电极连接，所述源极和所述漏极分别位于所述栅极的两侧。
进一步地，所述制作方法还包括：
在所述层间介质层上形成覆盖所述源极、所述漏极和所述数据线的钝化层；
在所述钝化层上形成第二透明氧化物导电薄膜，对所述第二透明氧化物导电薄膜进行蚀刻制作公共电极。
进一步地，对所述暴露出来的第一透明氧化物导电薄膜进行不透明化处理，具体包括：
对所述暴露出来的第一透明氧化物导电薄膜进行氢化处理。
本发明还提供一种TFT阵列基板，包括：
衬底基板；
形成在所述衬底基板上的氧化物导电层，所述氧化物导电层包括遮光区和像素电极，所述遮光区由所述氧化物导电层通过不透明化处理形成；
形成在所述衬底基板上且覆盖所述遮光区和所述像素电极的缓冲层；
形成在所述缓冲层上的有源层，所述有源层对应位于所述遮光区上方；
形成在所述缓冲层和所述有源层上的栅极绝缘层；
形成在所述栅极绝缘层上的第一金属层，所述第一金属层包括栅极和扫描线，所述栅极对应位于所述有源层上方，所述栅极和所述扫描线相连。
进一步地，所述TFT阵列基板还包括：
形成在所述缓冲层上且覆盖所述有源层、所述栅极绝缘层、所述栅极和所述扫描线的层间介质层；
形成在所述层间介质层上的第二金属层，所述第二金属层包括源极、漏极和数据线；所述有源层的上方区域设有第一通孔和第二通孔，所述第一通孔和所述第二通孔贯穿所述层间介质层，所述像素电极的上方区域设有第三通孔，所述第三通孔贯穿所述层间介质层和所述缓冲层；所述源极填入所述第一通孔内并与所述有源层连接，且所述源极与所述数据线连接，所述漏极填入所述第二通孔内并与所述有源层连接，所述漏极还填入所述第三通孔内并与所述像素电极连接，所述源极和所述漏极分别位于所述栅极的两侧；
形成在所述层间介质层上且覆盖所述源极、所述漏极和所述数据线的钝化层；
形成在所述钝化层上的公共电极。
进一步地，所述遮光区由所述氧化物导电层通过氢化处理形成。
本发明提供的TFT阵列基板及其制作方法，通过将第一透明氧化物导电薄膜设置于有源层下方，利用半色调掩膜对涂布在第一透明氧化物导电薄膜上的第一光阻的各部分进行区别处理，利用留下的第一光阻对第一透明氧化物导电薄膜进行蚀刻，以保留像素电极和遮光区对应位置的第一透明氧化物导电薄膜；然后对留下的第一光阻进行灰化处理，保留像素电极上方区域的第一光阻，并使对应于遮光区的第一透明氧化物导电薄膜暴露出来，然后对暴露出来的第一透明氧化物导电薄膜进行不透明化处理，使暴露出来的第一透明氧化物导电薄膜形成遮光区，未暴露出来的第一透明氧化物导电薄膜形成像素电极，即该TFT阵列基板的像素电极和遮光区通过同一道光罩制程形成，不仅节省了光罩及制造成本，而且降低了工艺复杂度；同时该遮光区对应位于有源层下方，能够为有源层起到良好的遮光效果，使有源层保持良好的光照稳定性。该TFT阵列基板的制造工艺简单，节省了生产成本和生产周期。
附图说明
图1为本发明实施例中TFT阵列基板的截面示意图。
图2为本发明实施例中TFT阵列基板的电路结构示意图。
图3至图19为本发明实施例中TFT阵列基板的制造过程示意图。
具体实施方式
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
本发明的说明书和权利要求书中的术语“第一”、“第二”、“第三”、“第四”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。
本发明的说明书和权利要求书中所涉及的上、下、左、右、前、后、顶、底等(如果存在)方位词是以附图中的结构位于图中的位置以及结构相互之间的位置来定义的，只是为了表达技术方案的清楚及方便。应当理解，方位词的使用不应限制本申请请求保护的范围。
如图1及图2所示，本发明实施例提供一种TFT(薄膜晶体管)阵列基板，该TFT阵列基板的结构包括：
衬底基板11；
形成在衬底基板11上的氧化物导电层，氧化物导电层包括遮光区121和像素电极122，遮光区121由氧化物导电层通过不透明化处理形成；
形成在衬底基板11上且覆盖遮光区121和像素电极122的缓冲层13；
形成在缓冲层13上的有源层14，有源层14对应位于遮光区121上方；
形成在缓冲层13和有源层14上的栅极绝缘层151；
形成在栅极绝缘层151上的第一金属层，第一金属层包括栅极161和扫描线162，栅极161对应位于有源层14上方，栅极161和扫描线162相连。
具体地，像素电极122和遮光区121通过同一道光罩制程形成，不仅节省了光罩及制造成本，而且降低了工艺复杂度；同时该遮光区121对应位于有源层14下方，能够为有源层14起到良好的遮光效果。
进一步地，如图1及图2所示，在本实施例中，该TFT阵列基板的结构还包括：
形成在缓冲层13上且覆盖有源层14、栅极绝缘层151、栅极161和扫描线162的层间介质层17；
形成在层间介质层17上的第二金属层18，第二金属层18包括源极181、漏极182和数据线183；有源层14的上方区域设有第一通孔171和第二通孔172，第一通孔171和第二通孔172贯穿层间介质层17，像素电极122的上方区域设有第三通孔173，第三通孔173贯穿层间介质层17和缓冲层13；源极181填入第一通孔171内并与有源层14连接，且源极181与数据线183连接，漏极182填入第二通孔172内并与有源层14连接，漏极182还填入第三通孔173内并与像素电极122连接，源极181和漏极182分别位于栅极161的两侧；
形成在层间介质层17上且覆盖源极181、漏极182和数据线183的钝化层19；
形成在钝化层19上的公共电极10。
具体地，由于栅极161位于有源层14上方，且源极181和漏极182分别位于栅极161的两侧，即本实施例中的TFT阵列基板采用TGSA(top gate self-aligned，顶栅型)TFT架构，栅极161与源极181和漏极182上下之间不存在交叠区，所以栅极161与源极181和漏极182之间的寄生电容很小，从而不影响TFT的开关响应速度。
具体地，遮光区121由氧化物导电层通过氢化处理形成。
具体地，该TFT阵列基板的制作方法包括以下步骤：
提供衬底基板11；
在衬底基板11上形成第一透明氧化物导电薄膜12，第一透明氧化物导电薄膜12用于形成氧化物导电层，氧化物导电层包括遮光区121和像素电极122；
在第一透明氧化物导电薄膜12上涂布第一光阻2，利用半色调掩膜3(HT Mask，Half Tone Mask)对第一光阻2进行曝光、显影，完全保留像素电极122上方区域的第一光阻2，部分保留遮光区121上方区域的第一光阻2，完全去除其它区域的第一光阻2；
利用留下的第一光阻2对第一透明氧化物导电薄膜12进行蚀刻，去除遮光区121和像素电极122对应区域以外的第一透明氧化物导电薄膜12；
对留下的第一光阻2进行灰化处理，保留像素电极122上方区域的第一光阻2，完全去除其它区域的第一光阻2，使对应于遮光区121的第一透明氧化物导电薄膜12暴露出来；
对暴露出来的第一透明氧化物导电薄膜12进行不透明化处理，使暴露出来的第一透明氧化物导电薄膜12形成遮光区121，未暴露出来的第一透明氧化物导电薄膜12形成像素电极122；
去除第一光阻2；
在衬底基板11上形成覆盖遮光区121和像素电极122的缓冲层13；
在缓冲层13上形成金属氧化物半导体层，对金属氧化物半导体层进行蚀刻制作有源层14，有源层14对应位于遮光区121上方。
进一步地，该制作方法还包括：
在缓冲层13上形成覆盖有源层14的栅极绝缘层薄膜15，在栅极绝缘层薄膜15上形成第一金属薄膜16，对第一金属薄膜16进行蚀刻制作第一金属层，第一金属层包括栅极161和扫描线162，对栅极绝缘层薄膜15进行蚀刻制作栅极绝缘层151；其中栅极161对应位于有源层14上方，栅极161和扫描线162相连。
具体地，上述对第一金属薄膜16进行蚀刻制作第一金属层，对栅极绝缘层薄膜15进行蚀刻制作栅极绝缘层151，具体包括：
在第一金属薄膜16上涂布第二光阻4，利用掩膜(图未示)对第二光阻4进行曝光、显影，利用留下的第二光阻4对第一金属薄膜16进行蚀刻制作第一金属层，继续利用留下的第二光阻4对栅极绝缘层薄膜15进行蚀刻制作栅极绝缘层151；
去除第二光阻4。
可选地，在对第一金属薄膜16进行蚀刻制作第一金属层之后，该制作方法还包括：
对有源层14进行离子注入。
具体地，通过对有源层14进行离子注入，能够使有源层14上形成对应源极181和漏极182的低接触电阻区，使源极181和漏极182更好地与有源层14导通接触。
进一步地，该制作方法还包括：
在缓冲层13上形成覆盖有源层14、栅极绝缘层151、栅极161和扫描线162的层间介质层17；
对有源层14的上方区域通过蚀刻形成第一通孔171和第二通孔172，对像素电极122的上方区域通过蚀刻形成第三通孔173，在层间介质层17上形成第二金属薄膜，对第二金属薄膜进行蚀刻制作第二金属层18，第二金属层18包括源极181、漏极182和数据线183，源极181填入第一通孔171内并与有源层14连接，且源极181与数据线183连接，漏极182填入第二通孔172内并与有源层14连接，漏极182还填入第三通孔173内并与像素电极122连接，源极181和漏极182分别位于栅极161的两侧。
进一步地，该制作方法还包括：
在层间介质层17上形成覆盖源极181、漏极182和数据线183的钝化层19；
在钝化层19上形成第二透明氧化物导电薄膜，对第二透明氧化物导电薄膜进行蚀刻制作公共电极10。
具体地，上述对暴露出来的第一透明氧化物导电薄膜12进行不透明化处理，具体包括：
对暴露出来的第一透明氧化物导电薄膜12进行氢化处理。
以下对上述的TFT阵列基板的制作方法进行详细描述：
1、如图3所示，先清洗衬底基板11，然后在衬底基板11上形成第一透明氧化物导电薄膜12。
具体地，衬底基板11可以为玻璃、塑料等透明材质。第一透明氧化物导电薄膜12的材质可以为氧化铟锡(ITO)、氧化铟锌(IZO)或氧化铝锌等，其膜厚优选在5～100nm。
2、如图4及图5所示，并结合图1，在第一透明氧化物导电薄膜12上涂布第一光阻2，利用半色调掩膜3对第一光阻2进行曝光、显影，完全保留像素电极122上方区域的第一光阻2，部分保留遮光区121上方区域的第一光阻2(即遮光区121上方区域的第一光阻2的厚度小于像素电极122上方区域的第一光阻2)，完全去除其它区域的第一光阻2。
具体地，半色调掩膜3包括不透光区31、半透光区32和透光区33，不透光区31与像素电极122相对应，半透光区32与遮光区121相对应，透光区33与第一透明氧化物导电薄膜12的其它区域相对应。光线在经过半色调掩膜3时，在不透光区31被完全遮挡，部分穿过半透光区32，完全穿过透光区33，使得第一光阻2在曝光、显影后，第一光阻2在对应像素电极122的位置厚度最厚，第一光阻2在对应遮光区121的位置厚度较薄，其它位置处的第一光阻2被完全去除。
3、如图6所示，并结合图1，利用留下的第一光阻2对第一透明氧化物导电薄膜12进行蚀刻，去除遮光区121和像素电极122对应区域以外的第一透明氧化物导电薄膜12。
具体地，在对第一透明氧化物导电薄膜12进行蚀刻时，可以采用草酸、磷酸系、硝酸系、硫酸系或盐酸系蚀刻液对第一透明氧化物导电薄膜12进行湿法刻蚀，也可以采用SF6、CF4、NF3、BCl3、Cl2等气体对第一透明氧化物导电薄膜12进行干法刻蚀。
4、如图7所示，并结合图1，对留下的第一光阻2进行灰化(Ashing)处理，保留像素电极122上方区域的第一光阻2，完全去除其它区域的第一光阻2，使对应于遮光区121的第一透明氧化物导电薄膜12暴露出来。
具体地，对第一光阻2进行灰化处理(微量蚀刻)，使第一光阻2的整体厚度减小，从而使对应于像素电极122位置的第一光阻2部分保留而其它区域的第一光阻2被去除，该保留下来的第一光阻2能够在后制程中对第一透明氧化物导电薄膜12进行不透明化处理时，起到保护对应于像素电极122位置的第一透明氧化物导电薄膜12的作用，即防止像素电极122被不透明化处理。灰化工艺可采用O2工艺气体，可选地添加SF6、CF4、NF3等含氟工艺气体。
5、如图8所示，并结合图1，对暴露出来的第一透明氧化物导电薄膜12进行不透明化处理，使暴露出来的第一透明氧化物导电薄膜12形成遮光区121，未暴露出来的第一透明氧化物导电薄膜12形成像素电极122。
具体地，上述对暴露出来的第一透明氧化物导电薄膜12进行不透明化处理，具体为：对暴露出来的第一透明氧化物导电薄膜12进行氢化处理。氢化处理工艺可采用含氢元素的H2、NH3等工艺气体，使暴露出来的第一透明氧化物导电薄膜12转化为低光穿透率(transmittance)的遮光区121。由于含氢元素的工艺气体电浆会产生大量的氢活性基(Hradical)，氢活性基具有非常高的反应活性，对第一透明氧化物导电薄膜12中的氧元素有非常强的结合能力，氢活性基与氧元素结合后，能够使第一透明氧化物导电薄膜12中形成大量的氧空位，从而导致第一透明氧化物导电薄膜12的光穿透率大幅下降。特别地，对于反应活性(reactivity)远弱于氢元素的铟和锡元素，氢活性基甚至能从含有铟/锡的氧化物中将铟/锡离子还原成金属态，从而在第一透明氧化物导电薄膜12的表面形成铟/锡金属纳米颗粒(nano particle)，铟/锡金属纳米颗粒能够对光形成反射和散射效应，从而进一步大幅降低光穿透率，故该遮光区121具有良好的遮光效果。
6、如图9所示，去除留下的第一光阻2。
7、如图10及图11所示，在衬底基板11上形成覆盖遮光区121和像素电极122的缓冲层13；在缓冲层13上形成金属氧化物半导体层，对金属氧化物半导体层进行蚀刻制作有源层14(包括光阻涂布、曝光、显影、蚀刻、去光阻等步骤，在此不赘述)，有源层14对应位于遮光区121上方，从而使得遮光区121能够对有源层14起到良好的遮光效果。
具体地，缓冲层13的材质可以为SiNx、SiOx、SiOxNy、AlOx等，也可以是它们的复合膜，其中，复合膜中的上层膜优选为SiOx、AlOx等低氢含量的氧化物电介质。缓冲层13的膜厚优选为5～500nm。有源层14的材质可以为IGZO(铟镓锌氧化物)、IGZTO(铟镓锌锡氧化物)、Ln-IZO(镧系稀土-铟锌氧化物)或ITZO(铟锡锌氧化物)等金属氧化物半导体材料。有源层14的膜厚优选为1～100nm。
8、如图12至图14所示，并结合图2，在缓冲层13上形成覆盖有源层14的栅极绝缘层薄膜15，在栅极绝缘层薄膜15上形成第一金属薄膜16，栅极绝缘层薄膜15和第一金属薄膜16可以为连续成膜。对第一金属薄膜16进行蚀刻制作第一金属层，第一金属层包括栅极161和扫描线162，对栅极绝缘层薄膜15进行蚀刻制作栅极绝缘层151；其中栅极161对应位于有源层14上方，栅极161和扫描线162相连。
具体地，上述对第一金属薄膜16进行蚀刻制作第一金属层，对栅极绝缘层薄膜15进行蚀刻制作栅极绝缘层151，具体包括：在第一金属薄膜16上涂布第二光阻4，利用掩膜对第二光阻4进行曝光、显影，利用留下的第二光阻4对第一金属薄膜16进行蚀刻制作第一金属层，继续利用留下的第二光阻4对栅极绝缘层薄膜15进行蚀刻制作栅极绝缘层151；去除第二光阻4。
具体地，栅极绝缘层薄膜15的材质可以为SiNx、SiOx、SiOxNy、AlOx等，也可以是它们的复合膜，其中，复合膜中的下层膜优选为SiOx、AlOx等低氢含量的氧化物电介质。栅极绝缘层薄膜15的膜厚优选为10～1000nm。第一金属层的材质可以为Cr、W、Ti、Ta、Mo、Al、Cu等金属或合金，也可以为多层金属薄膜构成的复合薄膜。
9、如图15所示，在对第一金属薄膜16进行蚀刻制作第一金属层之后，对暴露出来的有源层14进行离子注入(ion implantation)。第二光阻4可以在对有源层14进行离子注入之前去除，也可以在对有源层14进行离子注入之后去除。
具体地，离子注入工艺的气体可选BF3、PH3、Ar、He、H2等，从而使有源层14上形成对应源极181和漏极182的低接触电阻区，使源极181和漏极182更好地与有源层14导通接触。
10、如图16及图17所示，并结合图2，在缓冲层13上形成覆盖有源层14、栅极绝缘层151、栅极161和扫描线162的层间介质层17(Interlayer dielectric，ILD)。对有源层14的上方区域通过蚀刻形成第一通孔171和第二通孔172，对像素电极122的上方区域通过蚀刻形成第三通孔173(包括光阻涂布、曝光、显影、蚀刻、去光阻等步骤，在此不赘述)，第一通孔171和第二通孔172均贯穿层间介质层17，第三通孔173贯穿层间介质层17和缓冲层13。在层间介质层17上形成第二金属薄膜，对第二金属薄膜进行蚀刻制作第二金属层18(包括光阻涂布、曝光、显影、蚀刻、去光阻等步骤，在此不赘述)，第二金属层18包括源极181、漏极182和数据线183，源极181填入第一通孔171内并与有源层14连接，且源极181与数据线183连接，漏极182填入第二通孔172内并与有源层14连接，漏极182还填入第三通孔173内并与像素电极122连接。
具体地，层间介质层17的材质可以为SiNx、SiOx、SiOxNy、AlOx等，也可以是它们的复合膜，其中，复合膜中的下层膜优选为SiOx、AlOx等低氢含量的氧化物电介质。层间介质层17的膜厚优选为10～1000nm。第二金属层18的材质可以为Cr、W、Ti、Ta、Mo、Al、Cu等金属或合金，也可以为多层金属薄膜构成的复合薄膜。
具体地，由于栅极161位于有源层14上方，且源极181和漏极182分别位于栅极161的两侧，即本实施例中的TFT阵列基板采用TGSA(top gate self-aligned，顶栅型)TFT架构，栅极161与源极181和漏极182上下之间不存在交叠区，所以栅极161与源极181和漏极182之间的寄生电容很小，从而不影响TFT的开关响应速度。
11、如图18及图19所示，在层间介质层17上形成覆盖源极181、漏极182和数据线183的钝化层19；在钝化层19上形成第二透明氧化物导电薄膜，对第二透明氧化物导电薄膜进行蚀刻制作公共电极10(包括光阻涂布、曝光、显影、蚀刻、去光阻等步骤，在此不赘述)。
具体地，钝化层19的材质可以为SiNx、SiOx、SiOxNy、AlOx等，也可以是它们的复合膜，钝化层19的膜厚优选为10～1000nm。公共电极10的材质可以为透明导电材质例如氧化铟锡(ITO)、氧化铟锌(IZO)或氧化铝锌等。
本发明实施例提供的TFT阵列基板及其制作方法的好处在于：
1、本实施例通过将第一透明氧化物导电薄膜12设置于有源层14下方，利用半色调掩膜3配合第一光阻2对第一透明氧化物导电薄膜12的各部分进行区别处理，使第一透明氧化物导电薄膜12形成遮光区121和像素电极122，即该TFT阵列基板的像素电极122和遮光区121通过同一道光罩制程形成，不仅节省了光罩及制造成本，而且降低了工艺复杂度；同时该遮光区121对应位于有源层14下方，能够为有源层14起到良好的遮光效果，使有源层14保持良好的光照稳定性。
2、本实施例由于栅极161位于有源层14上方，且源极181和漏极182分别位于栅极161的两侧，即本实施例中的TFT阵列基板采用TGSA(top gate self-aligned，顶栅型)TFT架构，栅极161与源极181和漏极182上下之间不存在交叠区，所以栅极161与源极181和漏极182之间的寄生电容很小，从而不影响TFT的开关响应速度。
3、本实施例通过对有源层14进行离子注入，使有源层14上形成对应源极181和漏极182的低接触电阻区，从而使源极181和漏极182能够更好地与有源层14导通接触。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (6)
1.一种TFT阵列基板的制作方法，其特征在于，所述TFT阵列基板的制作方法包括以下步骤：
提供衬底基板(11)；
在所述衬底基板(11)上形成第一透明氧化物导电薄膜(12)，所述第一透明氧化物导电薄膜(12)用于形成氧化物导电层，所述氧化物导电层包括遮光区(121)和像素电极(122)；
在所述第一透明氧化物导电薄膜(12)上涂布第一光阻(2)，利用半色调掩膜(3)对所述第一光阻(2)进行曝光、显影，所述半色调掩膜(3)包括与所述像素电极(122)相对应的不透光区(31)、与所述遮光区(121)相对应的半透光区(32)和与所述第一透明氧化物导电薄膜(12)的其它区域相对应的透光区(33)；完全保留所述像素电极(122)上方区域的第一光阻(2)，部分保留所述遮光区(121)上方区域的第一光阻(2)，所述遮光区(121)上方区域的第一光阻(2)的厚度小于所述像素电极(122)上方区域的第一光阻(2)，完全去除其它区域的第一光阻(2)；
利用留下的第一光阻(2)对所述第一透明氧化物导电薄膜(12)进行蚀刻，去除所述遮光区(121)和所述像素电极(122)对应区域以外的第一透明氧化物导电薄膜(12)；
对留下的第一光阻(2)进行灰化处理，即对留下的第一光阻(2)进行微量蚀刻，使留下的第一光阻(2)的整体厚度减小，保留所述像素电极(122)上方区域的第一光阻(2)，完全去除其它区域的第一光阻(2)，使对应于所述遮光区(121)的第一透明氧化物导电薄膜(12)暴露出来；
对所述暴露出来的第一透明氧化物导电薄膜(12)进行氢化处理，使所述暴露出来的第一透明氧化物导电薄膜(12)形成所述遮光区(121)，未暴露出来的所述第一透明氧化物导电薄膜(12)形成所述像素电极(122)；
去除保留下的所述像素电极(122)上方区域的第一光阻(2)；
在所述衬底基板(11)上形成覆盖所述遮光区(121)和所述像素电极(122)的缓冲层(13)；
在所述缓冲层(13)上形成金属氧化物半导体层，对所述金属氧化物半导体层进行蚀刻制作有源层(14)，所述有源层(14)对应位于所述遮光区(121)上方。
2.如权利要求1所述的TFT阵列基板的制作方法，其特征在于，还包括：
在所述缓冲层(13)上形成覆盖所述有源层(14)的栅极绝缘层薄膜(15)，在所述栅极绝缘层薄膜(15)上形成第一金属薄膜(16)，对所述第一金属薄膜(16)进行蚀刻制作第一金属层，所述第一金属层包括栅极(161)和扫描线(162)，对所述栅极绝缘层薄膜(15)进行蚀刻制作栅极绝缘层(151)；其中所述栅极(161)对应位于所述有源层(14)上方，所述栅极(161)和所述扫描线(162)相连。
3.如权利要求2所述的TFT阵列基板的制作方法，其特征在于，对所述第一金属薄膜(16)进行蚀刻制作所述第一金属层，对所述栅极绝缘层薄膜(15)进行蚀刻制作所述栅极绝缘层(151)，具体包括：
在所述第一金属薄膜(16)上涂布第二光阻(4)，利用掩膜对所述第二光阻(4)进行曝光、显影，利用留下的第二光阻(4)对所述第一金属薄膜(16)进行蚀刻制作所述第一金属层，继续利用留下的第二光阻(4)对所述栅极绝缘层薄膜(15)进行蚀刻制作所述栅极绝缘层(151)；
去除所述第二光阻(4)。
4.如权利要求2所述的TFT阵列基板的制作方法，其特征在于，在对所述第一金属薄膜(16)进行蚀刻制作所述第一金属层之后，还包括：
对所述有源层(14)进行离子注入。
5.如权利要求2所述的TFT阵列基板的制作方法，其特征在于，还包括：
在所述缓冲层(13)上形成覆盖所述有源层(14)、所述栅极绝缘层(151)、所述栅极(161)和所述扫描线(162)的层间介质层(17)；
对所述有源层(14)的上方区域通过蚀刻形成第一通孔(171)和第二通孔(172)，对所述像素电极(122)的上方区域通过蚀刻形成第三通孔(173)，在所述层间介质层(17)上形成第二金属薄膜，对所述第二金属薄膜进行蚀刻制作第二金属层(18)，所述第二金属层(18)包括源极(181)、漏极(182)和数据线(183)，所述源极(181)填入所述第一通孔(171)内并与所述有源层(14)连接，且所述源极(181)与所述数据线(183)连接，所述漏极(182)填入所述第二通孔(172)内并与所述有源层(14)连接，所述漏极(182)还填入所述第三通孔(173)内并与所述像素电极(122)连接，所述源极(181)和所述漏极(182)分别位于所述栅极(161)的两侧。
6.如权利要求5所述的TFT阵列基板的制作方法，其特征在于，还包括：
在所述层间介质层(17)上形成覆盖所述源极(181)、所述漏极(182)和所述数据线(183)的钝化层(19)；
在所述钝化层(19)上形成第二透明氧化物导电薄膜，对所述第二透明氧化物导电薄膜进行蚀刻制作公共电极(10)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111015589.9A CN113725158B (zh) | 2021-08-31 | 2021-08-31 | Tft阵列基板及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111015589.9A CN113725158B (zh) | 2021-08-31 | 2021-08-31 | Tft阵列基板及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113725158A CN113725158A (zh) | 2021-11-30 |
| CN113725158B true CN113725158B (zh) | 2024-03-12 |
Family
ID=78680031
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111015589.9A Active CN113725158B (zh) | 2021-08-31 | 2021-08-31 | Tft阵列基板及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113725158B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002134756A (ja) * | 2000-10-26 | 2002-05-10 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| CN105448823A (zh) * | 2015-12-28 | 2016-03-30 | 昆山龙腾光电有限公司 | 氧化物薄膜晶体管阵列基板及制作方法与液晶显示面板 |
| KR20160055648A (ko) * | 2014-11-10 | 2016-05-18 | 엘지디스플레이 주식회사 | 표시장치용 박막 트랜지스터 및 그 제조방법 그리고 이를 적용한 유기전계발광소자 |
| CN105633016A (zh) * | 2016-03-30 | 2016-06-01 | 深圳市华星光电技术有限公司 | Tft基板的制作方法及制得的tft基板 |
| CN111081737A (zh) * | 2019-12-05 | 2020-04-28 | 深圳市华星光电半导体显示技术有限公司 | 一种阵列基板制备方法及阵列基板 |
| CN112420784A (zh) * | 2020-11-05 | 2021-02-26 | 深圳市华星光电半导体显示技术有限公司 | 一种阵列基板及其制备方法与显示面板 |
| CN112420782A (zh) * | 2020-11-04 | 2021-02-26 | 深圳市华星光电半导体显示技术有限公司 | 一种oled显示面板及其制备方法 |
-
2021
- 2021-08-31 CN CN202111015589.9A patent/CN113725158B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002134756A (ja) * | 2000-10-26 | 2002-05-10 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| KR20160055648A (ko) * | 2014-11-10 | 2016-05-18 | 엘지디스플레이 주식회사 | 표시장치용 박막 트랜지스터 및 그 제조방법 그리고 이를 적용한 유기전계발광소자 |
| CN105448823A (zh) * | 2015-12-28 | 2016-03-30 | 昆山龙腾光电有限公司 | 氧化物薄膜晶体管阵列基板及制作方法与液晶显示面板 |
| CN105633016A (zh) * | 2016-03-30 | 2016-06-01 | 深圳市华星光电技术有限公司 | Tft基板的制作方法及制得的tft基板 |
| CN111081737A (zh) * | 2019-12-05 | 2020-04-28 | 深圳市华星光电半导体显示技术有限公司 | 一种阵列基板制备方法及阵列基板 |
| CN112420782A (zh) * | 2020-11-04 | 2021-02-26 | 深圳市华星光电半导体显示技术有限公司 | 一种oled显示面板及其制备方法 |
| CN112420784A (zh) * | 2020-11-05 | 2021-02-26 | 深圳市华星光电半导体显示技术有限公司 | 一种阵列基板及其制备方法与显示面板 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113725158A (zh) | 2021-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9761731B2 (en) | Thin film transistor and its manufacturing method, array substrate and its manufacturing method, and display device | |
| KR20150034121A (ko) | 어레이 기판과 그 제조 방법 및 디스플레이 디바이스 | |
| CN109037150B (zh) | 金属氧化物半导体薄膜晶体管阵列基板及其制作方法 | |
| CN109065551B (zh) | Tft阵列基板的制造方法及tft阵列基板 | |
| CN101097371A (zh) | 制造用于平板显示器件的薄膜晶体管的方法 | |
| CN109004032B (zh) | 薄膜晶体管及其制造方法、阵列基板 | |
| KR20130092364A (ko) | 유기 발광 표시 장치 및 이의 제조 방법 | |
| US10332987B2 (en) | Thin film transistor, manufacturing method for array substrate, array substrate and display device | |
| US10431694B2 (en) | Thin film transistor, display apparatus having the same, and fabricating method thereof | |
| CN105068335A (zh) | 一种ffs阵列基板的制造方法 | |
| CN210325749U (zh) | 一种阵列基板及显示面板 | |
| CN113725157B (zh) | 阵列基板及其制作方法 | |
| CN113948458B (zh) | 阵列基板及其制作方法 | |
| CN108305879A (zh) | 薄膜晶体管阵列基板及制作方法和显示装置 | |
| KR20160101211A (ko) | 박막 트랜지스터 어레이 기판 및 그의 제조 방법 | |
| CN111739841B (zh) | 一种顶栅结构的In-cell触控面板及制作方法 | |
| US20190189650A1 (en) | Array substrate, manufacturing method therefor, display device | |
| TWI573226B (zh) | 薄膜電晶體基板及其製作方法 | |
| US20210335851A1 (en) | Array substrate and manufacturing method thereof | |
| TW495986B (en) | Method of manufacturing thin film transistor flat panel display | |
| CN113725158B (zh) | Tft阵列基板及其制作方法 | |
| WO2016197400A1 (zh) | Ltps阵列基板及其制造方法 | |
| CN109216373B (zh) | 阵列基板及其制备方法 | |
| CN109659238B (zh) | 一种薄膜晶体管及其制造方法 | |
| CN113690181B (zh) | Tft阵列基板及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |