CN113721691A - 偏置电路 - Google Patents
偏置电路 Download PDFInfo
- Publication number
- CN113721691A CN113721691A CN202110543012.9A CN202110543012A CN113721691A CN 113721691 A CN113721691 A CN 113721691A CN 202110543012 A CN202110543012 A CN 202110543012A CN 113721691 A CN113721691 A CN 113721691A
- Authority
- CN
- China
- Prior art keywords
- terminal
- resistor
- transistor
- serving
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
- G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/447—Indexing scheme relating to amplifiers the amplifier being protected to temperature influence
Abstract
本发明提供一种能够不依赖于电源电压地供给稳定的偏置电压的偏置电路。本发明具备晶体管(Tr1、Tr2、Tr3、Tr4、Tr5以及Tr6)和电阻(R1、R2、R3、R4以及R5),晶体管(Tr5)的集电极与将晶体管(Tr4)的集电极和电阻(R3)的另一端连结的路径上的节点(N1)连接,晶体管(Tr6)的集电极与电阻(R5)的另一端连接。
Description
技术领域
本发明涉及用于供给偏置电压的偏置电路。
背景技术
以往,公开了一种利用带隙生成给定的偏置电压的电路(例如专利文献1)。该电路被称为维德拉(Widlar)型带隙基准电路,其中,用电阻的正的温度系数抵消依赖于晶体管构造的负的温度系数,从而即使温度变化,也能够生成恒定的偏置电压。
在先技术文献
专利文献
专利文献1:日本特开平8-139587号公报
在上述专利文献1公开的电路中,需要使用了P沟道型晶体管或者耗尽型FET(Field Effect Transistor,场效应晶体管)的电流源,在成本方面存在问题。因此,可考虑利用电阻来代替电流源。但是,在利用电阻的情况下,存在如下的问题,即,偏置电压会依赖于电源电压而变动。
发明内容
发明要解决的课题
因此,本发明的目的在于,提供一种能够不依赖于电源电压地供给稳定的偏置电压的偏置电路。
用于解决课题的技术方案
为了达到上述目的,本发明的一个方式涉及的偏置电路具备:第1晶体管,具有作为基极或者栅极的第1端子、作为集电极或者漏极的第2端子、以及作为发射极或者源极的第3端子;第2晶体管,具有作为基极或者栅极的第4端子、作为集电极或者漏极的第5端子、以及作为发射极或者源极的第6端子;第3晶体管,具有作为基极或者栅极的第7端子、作为集电极或者漏极的第8端子、以及作为发射极或者源极的第9端子;第4晶体管,具有作为基极或者栅极的第10端子、作为集电极或者漏极的第11端子、以及作为发射极或者源极的第12端子;第5晶体管,具有作为基极或者栅极的第13端子、作为集电极或者漏极的第14端子、以及作为发射极或者源极的第15端子;第6晶体管,具有作为基极或者栅极的第16端子、作为集电极或者漏极的第17端子、以及作为发射极或者源极的第18端子;第1电阻;第2电阻;第3电阻;第4电阻;和第5电阻,所述第2端子、所述第1电阻的一端以及所述第5电阻的一端相互连接,并且与电源端子连接,所述第1端子、所述第5端子以及所述第1电阻的另一端相互连接,所述第3端子、所述第2电阻的一端以及所述第3电阻的一端相互连接,并且与输出端子连接,所述第4端子、所述第8端子以及所述第2电阻的另一端相互连接,所述第7端子、所述第10端子、所述第11端子、所述第14端子以及所述第3电阻的另一端相互连接,所述第13端子、所述第16端子、所述第17端子以及所述第5电阻的另一端相互连接,所述第9端子以及所述第4电阻的一端相互连接,所述第6端子、所述第12端子、所述第15端子、所述第18端子以及所述第4电阻的另一端相互连接,并且与接地连接。
为了达到上述目的,本发明的一个方式涉及的偏置电路具备:第1晶体管,具有作为基极或者栅极的第1端子、作为集电极或者漏极的第2端子、以及作为发射极或者源极的第3端子;第2晶体管,具有作为基极或者栅极的第4端子、作为集电极或者漏极的第5端子、以及作为发射极或者源极的第6端子;第3晶体管,具有作为基极或者栅极的第7端子、作为集电极或者漏极的第8端子、以及作为发射极或者源极的第9端子;第4晶体管,具有作为基极或者栅极的第10端子、作为集电极或者漏极的第11端子、以及作为发射极或者源极的第12端子;第5晶体管,具有作为基极或者栅极的第13端子、作为集电极或者漏极的第14端子、以及作为发射极或者源极的第15端子;第6晶体管,具有作为基极或者栅极的第16端子、作为集电极或者漏极的第17端子、以及作为发射极或者源极的第18端子;第1电阻;第2电阻;第3电阻;第4电阻;和第5电阻,所述第2端子、所述第1电阻的一端以及所述第5电阻的一端相互连接,并且与电源端子连接,所述第1端子、所述第5端子以及所述第1电阻的另一端相互连接,并且与输出端子连接,所述第3端子、所述第2电阻的一端以及所述第3电阻的一端相互连接,所述第4端子、所述第8端子以及所述第2电阻的另一端相互连接,所述第7端子、所述第10端子、所述第11端子、所述第14端子以及所述第3电阻的另一端相互连接,所述第13端子、所述第16端子、所述第17端子以及所述第5电阻的另一端相互连接,所述第9端子以及所述第4电阻的一端相互连接,所述第6端子、所述第12端子、所述第15端子、所述第18端子以及所述第4电阻的另一端相互连接,并且与接地连接。
发明效果
根据本发明,能够提供一种能够不依赖于电源电压地供给稳定的偏置电压的偏置电路。
附图说明
图1是示出比较例涉及的偏置电路的一个例子的电路结构图。
图2是示出实施方式涉及的偏置电路的一个例子的电路结构图。
图3是示出实施方式涉及的偏置电路以及比较例涉及的偏置电路各自的电源电压和偏置电压的关系的曲线图。
图4是示出从实施方式涉及的偏置电路被供给偏置电压的负载的一个例子的电路结构图。
图5是示出变形例1涉及的偏置电路的一个例子的电路结构图。
图6是示出变形例2涉及的偏置电路的一个例子的电路结构图。
附图标记说明
10、10a、10b、100:偏置电路;
11、12:端子;
200:负载;
R1、R2、R3、R4、R5、R6:电阻;
Tr1、Tr2、Tr3、Tr4、Tr5、Tr6:晶体管。
具体实施方式
以下,使用附图对本发明的实施方式进行详细说明。另外,以下说明的实施方式均示出总括性或者具体的例子。在以下的实施方式中示出的数值、形状、材料、构成要素、构成要素的配置及以及连接方式等为一个例子,其主旨并不在于限定本发明。关于以下的实施方式中的构成要素之中未记载于独立权利要求的构成要素,作为任意的构成要素而进行说明。此外,附图所示的构成要素的大小或者大小之比未必严谨。此外,在各图中,对于实质上相同的结构标注相同的附图标记,有时省略或简化重复的说明。此外,在以下说明的电路图等中,对于与本发明的特征的关联性低的结构,不标注附图标记,此外,有时省略说明。
(实施方式)
首先,在说明实施方式涉及的偏置电路之前,对比较例涉及的偏置电路进行说明。
图1是示出比较例涉及的偏置电路100的一个例子的电路结构图。另外,实施方式涉及的偏置电路在其一部分具有与比较例涉及的偏置电路100相同的电路结构,在此,省略偏置电路100具备的各构成要素的详细说明。
在比较例涉及的偏置电路100中,代替使用了P沟道型晶体管或者耗尽型FET的电流源,使用电阻R1来谋求偏置电路100的低成本化。在电阻R1中能够流过与从端子11供给的电源电压相应的电流,因此能够利用电阻R1来代替电流源。但是,例如在从便携式终端等设备具有的电池供给电源电压的情况下,该设备被使用而电池容量减少,与此相伴地,电源电压逐渐下降,与此相应地,流过电阻R1的电流不断变小。因此,从端子12输出的偏置电压会依赖于电源电压而变动。具体地,与电源电压的变动相应地,流过电阻R2以及R3的电流也变动,从端子12输出的偏置电压变动。
针对这样的问题,在本发明中,提供一种能够不依赖于电源电压地供给稳定的偏置电压的偏置电路。以下,对这样的偏置电路进行说明。
图2是示出实施方式涉及的偏置电路10的一个例子的电路结构图。另外,在图2中还示出了负载200。
偏置电路10是生成偏置电压并将生成的偏置电压供给到负载200的电路。例如,偏置电路10具有端子11以及12。端子11是电源端子的一个例子,其连接电源。偏置电路10经由端子11从电源被供给电源电压。端子12是输出端子的一个例子,其连接负载200。偏置电路10经由端子12对负载200供给偏置电压。
偏置电路10具备晶体管Tr1、Tr2、Tr3、Tr4、Tr5以及Tr6和电阻R1、R2、R3、R4以及R5。
晶体管Tr1是第1晶体管的一个例子,其具有作为基极或者栅极的第1端子、作为集电极或者漏极的第2端子、以及作为发射极或者源极的第3端子。
晶体管Tr2是第2晶体管的一个例子,其具有作为基极或者栅极的第4端子、作为集电极或者漏极的第5端子、以及作为发射极或者源极的第6端子。
晶体管Tr3是第3晶体管的一个例子,其具有作为基极或者栅极的第7端子、作为集电极或者漏极的第8端子、以及作为发射极或者源极的第9端子。
晶体管Tr4是第4晶体管的一个例子,其具有作为基极或者栅极的第10端子、作为集电极或者漏极的第11端子、以及作为发射极或者源极的第12端子。
晶体管Tr5是第5晶体管的一个例子,其具有作为基极或者栅极的第13端子、作为集电极或者漏极的第14端子、以及作为发射极或者源极的第15端子。
晶体管Tr6是第6晶体管的一个例子,其具有作为基极或者栅极的第16端子、作为集电极或者漏极的第17端子、以及作为发射极或者源极的第18端子。
电阻R1是第1电阻的一个例子,电阻R2是第2电阻的一个例子,电阻R3是第3电阻的一个例子,电阻R4是第4电阻的一个例子,电阻R5是第5电阻的一个例子。以下,进行电阻的一端、另一端这样的描述,例如,一端是附图上的电阻的上侧的端子,另一端是附图上的电阻的下侧的端子。
晶体管Tr5以及Tr6构成电流镜电路,具有如下功能,即,用于使从节点N1(参照图2)流到晶体管Tr5的第14端子的电流值和流过电阻R5的电流值相同。
例如,晶体管Tr1、Tr2、Tr3、Tr4、Tr5以及Tr6为双极晶体管(例如,异质结双极晶体管)。在该情况下,第1端子、第4端子、第7端子、第10端子、第13端子以及第16端子成为基极,第2端子、第5端子、第8端子、第11端子、第14端子以及第17端子成为集电极,第3端子、第6端子、第9端子、第12端子、第15端子以及第18端子成为发射极。
晶体管Tr1的集电极、电阻R1的一端以及电阻R5的一端相互连接,并且与端子11连接。晶体管Tr1的基极、晶体管Tr2的集电极以及电阻R1的另一端相互连接。晶体管Tr1的发射极、电阻R2的一端以及电阻R3的一端相互连接,并且与端子12连接。晶体管Tr2的基极、晶体管Tr3的集电极以及电阻R2的另一端相互连接。晶体管Tr3的基极、晶体管Tr4的基极、晶体管Tr4的集电极、晶体管Tr5的集电极以及电阻R3的另一端相互连接。节点N1是将晶体管Tr4的集电极和电阻R3的另一端连结的路径上的节点。晶体管Tr5的基极、晶体管Tr6的基极、晶体管Tr6的集电极以及电阻R5的另一端相互连接。晶体管Tr3的发射极以及电阻R4的一端相互连接。晶体管Tr2的发射极、晶体管Tr4的发射极、晶体管Tr5的发射极、晶体管Tr6的发射极以及电阻R4的另一端相互连接,并且与接地连接。
晶体管Tr2、Tr3以及Tr4和电阻R2、R3以及R4构成了维德拉(Widlar)型带隙基准电路。
若将从端子12输出的偏置电压设为Vbgr,将晶体管Tr2的基极与发射极之间的电压设为VBE2,将施加于电阻R2的电压(即,晶体管Tr1的发射极与晶体管Tr2的基极之间的电压)设为VR2,则Vbgr可用以下的式1表示。
[数学式1]
Vbgr=VBE2+VR2 (式1)
此外,若将晶体管Tr2的绝对温度设为T,则例如以下的式2成立。
[数学式2]
也就是说,晶体管Tr2的基极与发射极之间的电压的温度系数成为-1.8mV/℃。另外,-1.8mV/℃为一个例子,晶体管Tr2的基极与发射极之间的电压的温度系数成为依赖于晶体管Tr2的晶体管构造的值。
此外,若将电阻R2的电阻值设为R2,将电阻R3的电阻值设为R3,将电阻R4的电阻值设为R4,将k设为玻尔兹曼常数,将q设为电子电荷,则以下的式3成立。
[数学式3]
也就是说,通过调整电阻R2的电阻值与电阻R3的电阻值之比以及电阻R2的电阻值与电阻R4的电阻值之比,从而能够调整施加于电阻R2的电压的温度系数。例如,通过将施加于电阻R2的电压的温度系数设为1.8mV/℃,从而可抵消晶体管Tr2的基极与发射极之间的电压的负的温度系数(-1.8mV/℃),即使温度变化,也能够使从端子12输出的偏置电压恒定。
此外,虽然在偏置电路10中代替电流源而使用了电阻R1,但是偏置电路10通过具备晶体管Tr5、Tr6以及电阻R5,从而能够不依赖于电源电压地供给稳定的偏置电压。对能够不依赖于电源电压地供给稳定的偏置电压的原理进行说明。
在与端子11连接的电源的电源电压变动了的情况下,与该变动相应地,流过电阻R5的电流也变动。此外,在与端子11连接的电源的电源电压变动了的情况下,流过电阻R3的电流也变动。晶体管Tr5以及Tr6(即,电流镜电路)具有如下的功能,即,用于使从节点N1流到晶体管Tr5的集电极的电流和流过电阻R5的电流相同,因此若流过电阻R5的电流变动,则同样地,从节点N1流到晶体管Tr5的集电极的电流也变动。也就是说,流过电阻R3的电流的变动量从节点N1流到晶体管Tr5的集电极,从而即使电源电压变动,从节点N1流到晶体管Tr4的集电极的电流也变得恒定。因为晶体管Tr3以及Tr4构成了电流镜电路,所以流过电阻R2、晶体管Tr3以及电阻R4的电流也变得恒定,即使电源电压变动,偏置电压也变得恒定。
图3是示出实施方式涉及的偏置电路10以及比较例涉及的偏置电路100各自的电源电压和偏置电压的关系的曲线图。
可知在比较例涉及的偏置电路100中,与电源电压的变动相应地,偏置电压也变动。另一方面,可知在实施方式涉及的偏置电路10中,即使电源电压变动,偏置电压也变得大致恒定。例如,可知在作为便携式终端等设备的电源电压的实际使用范围的3V至3.3V中,偏置电压被维持在大约2.4V。
接下来,对负载200的具体例进行说明。
图4是示出从实施方式涉及的偏置电路10被供给偏置电压的负载200的一个例子的电路结构图。另外,在图4中还示出了对负载200供给偏置电压的偏置电路10。
虽然在图4中未示出,但是在图4中的偏置电路10的上侧有端子11,在端子11连接电源(在图4中,描述为“VCC”),在图4中的偏置电路10的下侧有端子12,在端子12连接负载200(检测电路)。
关于图4所示的负载200具备的各构成要素的详情,省略说明,但是负载200具有对功率放大器的输出功率进行检测的功能。在图4所示的“PAin”被输入功率放大器的输出信号的一部分,负载200从“Vout”输出与输入到“PAin”的信号相应的电压。即,从“Vout”输出的输出电压与功率放大器的输出功率相对应,通过计测从“Vout”输出的输出电压,从而能够检测功率放大器的输出功率。另外,在“PAen”被输入使能信号,当在“PAen”被输入了使能信号时,负载200的检测功率放大器的输出功率的功能变得有效。
例如,负载200中的各晶体管为双极晶体管(例如,砷化镓类的双极晶体管),由此实现了负载200的小型化以及高性能化。此外,也可以是,偏置电路10中的晶体管Tr2、Tr3、Tr4、Tr5以及Tr6也为双极晶体管(例如砷化镓类的双极晶体管),由此能够实现偏置电路10的小型化以及高性能化。
另外,晶体管Tr1、Tr2、Tr3、Tr4、Tr5以及Tr6也可以为FET。在该情况下,第1端子、第4端子、第7端子、第10端子、第13端子以及第16端子成为栅极,第2端子、第5端子、第8端子、第11端子、第14端子以及第17端子成为漏极,第3端子、第6端子、第9端子、第12端子、第15端子以及第18端子成为源极。可以将在上述的说明中设为基极的地方替换为栅极,也可以将设为集电极的地方替换为漏极,还可以将设为发射极的地方替换为源极。
像以上说明的那样,偏置电路10具备:晶体管Tr1,具有作为基极或者栅极的第1端子、作为集电极或者漏极的第2端子、以及作为发射极或者源极的第3端子;晶体管Tr2,具有作为基极或者栅极的第4端子、作为集电极或者漏极的第5端子、以及作为发射极或者源极的第6端子;晶体管Tr3,具有作为基极或者栅极的第7端子、作为集电极或者漏极的第8端子、以及作为发射极或者源极的第9端子;晶体管Tr4,具有作为基极或者栅极的第10端子、作为集电极或者漏极的第11端子、以及作为发射极或者源极的第12端子;晶体管Tr5,具有作为基极或者栅极的第13端子、作为集电极或者漏极的第14端子、以及作为发射极或者源极的第15端子;晶体管Tr6,具有作为基极或者栅极的第16端子、作为集电极或者漏极的第17端子、以及作为发射极或者源极的第18端子;电阻R1;电阻R2;电阻R3;电阻R4;和电阻R5。第2端子、电阻R1的一端以及电阻R5的一端相互连接,并且与端子11连接,第1端子、第5端子以及电阻R1的另一端相互连接,第3端子、电阻R2的一端以及电阻R3的一端相互连接,并且与端子12连接,第4端子、第8端子以及电阻R2的另一端相互连接,第7端子、第10端子、第11端子、第14端子以及电阻R3的另一端相互连接,第13端子、第16端子、第17端子以及电阻R5的另一端相互连接,第9端子以及电阻R4的一端相互连接,第6端子、第12端子、第15端子、第18端子以及电阻R4的另一端相互连接,并且与接地连接。
由此,在电阻R5流过与电源电压的变动相应的电流,通过由晶体管Tr5以及Tr6构成的电流镜电路使与该变动相应的电流从节点N1流向晶体管Tr5的第14端子,由此,即使电源电压变动,也能够使从节点N1流向晶体管Tr4的第11端子的电流恒定。晶体管Tr3以及Tr4构成了电流镜电路,因此流过电阻R2、晶体管Tr3以及电阻R4的电流也变得恒定,即使电源电压变动,偏置电压也变得恒定。像这样,能够抵消偏置电压的电源电压依赖性,能够不依赖于电源电压地供给稳定的偏置电压。此外,在偏置电路10中,利用电阻R1来代替电流源,因此能够低成本化。
例如,晶体管Tr2、Tr3以及Tr4也可以为双极晶体管。
由此,能够实现偏置电路10的小型化以及高性能化。例如,在与端子12连接的负载200为小型的负载的情况下,为了系统整体的小型化,偏置电路10也需要实现小型化,通过使偏置电路10中的各晶体管为双极晶体管,从而系统整体的小型化成为可能。
例如,也可以在端子12连接有用于对功率放大器的输出功率进行检测的检测电路。
由此,能够不依赖于电源电压地对用于检测功率放大器的输出功率的检测电路供给稳定的偏置电压。
(变形例1)
接下来,对变形例1涉及的偏置电路进行说明。
图5是示出变形例1涉及的偏置电路10a的一个例子的电路结构图。
在变形例1涉及的偏置电路10a中,与实施方式涉及的偏置电路10的不同点在于,晶体管Tr1为FET(具体地,是增强型FET)。其它方面与实施方式涉及的偏置电路10中的相同,因此省略说明。
晶体管Tr1为FET,由此,与晶体管Tr1为双极晶体管的情况相比,偏置电路10a能够供给稳定的偏置电压。这是因为,与双极晶体管相比,FET的栅极与源极之间的电压降不易依赖于温度。此外,与双极晶体管相比,晶体管Tr1的栅极与源极之间的电压下降量小,因此作为电源能够使用电源电压低的电源。或者,能够使偏置电压为接近电源电压的值。
(变形例2)
接下来,对变形例2涉及的偏置电路进行说明。
图6是示出变形例2涉及的偏置电路10b的一个例子的电路结构图。
变形例2涉及的偏置电路10b与变形例1涉及的偏置电路10a的不同点在于,还具备电阻R6,晶体管Tr1的第1端子、晶体管Tr2的第5端子以及电阻R1的另一端相互连接,并且与端子12连接(具体地,晶体管Tr1的第1端子以及电阻R1的另一端经由电阻R6与端子12连接),晶体管Tr1的第3端子、电阻R2的一端以及电阻R3的一端相互连接。其它方面与变形例1涉及的偏置电路10a中的相同,因此省略说明。另外,设流过负载200的负载电流恒定。
在变形例1涉及的偏置电路10a中,对端子12与晶体管Tr1的第3端子连接的例子进行了说明,但是在变形例2中,端子12与晶体管Tr1的第1端子连接(具体地,经由电阻R6与晶体管Tr1的第1端子连接)。
在端子12与晶体管Tr1的第3端子连接的情况下,从端子12输出的偏置电压相对于电源电压变低与由电阻R1造成的电压降相应的量以及与晶体管Tr1的栅极与源极之间的电压降相应的量。即,需要准备电源电压比这些电压下降量大的电源。
另一方面,在端子12与晶体管Tr1的第1端子连接的情况下,从端子12输出的偏置电压不包含与晶体管Tr1的栅极与源极之间的电压降相应的量的下降。即,只要准备电源电压至少比由电阻R1造成的电压下降量大的电源即可。
另外,电阻R6是用于对偏置电压的大小进行调整的第6电阻的一个例子。从端子12输出的偏置电压相对于电源电压变低与由电阻R6造成的电压降相应的量。例如,电阻R6的电阻值成为如下的小的电阻值,即,由于电流流过电阻R6而产生的电压降小于晶体管Tr1的栅极与源极之间的电压下降量。
像这样,偏置电路10b具备:晶体管Tr1,具有作为基极或者栅极的第1端子、作为集电极或者漏极的第2端子、以及作为发射极或者源极的第3端子;晶体管Tr2,具有作为基极或者栅极的第4端子、作为集电极或者漏极的第5端子、以及作为发射极或者源极的第6端子;晶体管Tr3,具有作为基极或者栅极的第7端子、作为集电极或者漏极的第8端子、以及作为发射极或者源极的第9端子;晶体管Tr4,具有作为基极或者栅极的第10端子、作为集电极或者漏极的第11端子、以及作为发射极或者源极的第12端子;晶体管Tr5,具有作为基极或者栅极的第13端子、作为集电极或者漏极的第14端子、以及作为发射极或者源极的第15端子;晶体管Tr6,具有作为基极或者栅极的第16端子、作为集电极或者漏极的第17端子、以及作为发射极或者源极的第18端子;电阻R1;电阻R2;电阻R3;电阻R4;和电阻R5。第2端子、电阻R1的一端以及电阻R5的一端相互连接,并且与端子11连接,第1端子、第5端子以及电阻R1的另一端相互连接,并且与端子12连接,第3端子、电阻R2的一端以及电阻R3的一端相互连接,第4端子、第8端子以及电阻R2的另一端相互连接,第7端子、第10端子、第11端子、第14端子以及电阻R3的另一端相互连接,第13端子、第16端子、第17端子以及电阻R5的另一端相互连接,第9端子以及电阻R4的一端相互连接,第6端子、第12端子、第15端子、第18端子以及电阻R4的另一端相互连接,并且与接地连接。
由此,能够提供一种能够不依赖于电源电压地供给稳定的偏置电压的偏置电路10b。进而,通过端子12与晶体管Tr1的第1端子连接,从而从端子12输出的偏置电压不包含与晶体管Tr1的栅极与源极之间的电压降相应的量的下降,因此作为电源能够使用电源电压低的电源。或者,能够使偏置电压为接近电源电压的值。
例如,也可以是,偏置电路10b还具备电阻R6,第1端子以及电阻R1的另一端经由电阻R6与端子12连接。
由此,能够通过调整电阻R6的电阻值,从而调整偏置电压的大小。
(其它实施方式)
以上,列举实施方式对本发明涉及的偏置电路进行了说明,但是本发明并不限定于上述实施方式。将上述实施方式中的任意的构成要素组合而实现的其它实施方式、在不脱离本发明的主旨的范围内对上述实施方式实施本领域技术人员想到的各种变形而得到的变形例、内置了本发明涉及的放大电路的各种设备也包含于本发明。
例如,虽然在变形例2中,对晶体管Tr1为FET的例子进行了说明,但是在变形例2中,也可以与实施方式同样地,晶体管Tr1为双极晶体管。
例如,虽然在变形例2中,对偏置电路10b具备电阻R6的例子进行了说明,但是偏置电路10b也可以不具备电阻R6。
例如,虽然在实施方式中,对负载200为检测功率放大器的输出功率的检测电路的例子进行了说明,但是负载200也可以不是这样的检测电路。
产业上的可利用性
本发明例如作为对检测功率放大器的输出功率的检测电路供给偏置电压的偏置电路,能够广泛地利用于便携式电话等通信设备。
Claims (6)
1.一种偏置电路,具备:
第1晶体管,具有作为基极或者栅极的第1端子、作为集电极或者漏极的第2端子、以及作为发射极或者源极的第3端子;
第2晶体管,具有作为基极或者栅极的第4端子、作为集电极或者漏极的第5端子、以及作为发射极或者源极的第6端子;
第3晶体管,具有作为基极或者栅极的第7端子、作为集电极或者漏极的第8端子、以及作为发射极或者源极的第9端子;
第4晶体管,具有作为基极或者栅极的第10端子、作为集电极或者漏极的第11端子、以及作为发射极或者源极的第12端子;
第5晶体管,具有作为基极或者栅极的第13端子、作为集电极或者漏极的第14端子、以及作为发射极或者源极的第15端子;
第6晶体管,具有作为基极或者栅极的第16端子、作为集电极或者漏极的第17端子、以及作为发射极或者源极的第18端子;
第1电阻;
第2电阻;
第3电阻;
第4电阻;和
第5电阻,
所述第2端子、所述第1电阻的一端以及所述第5电阻的一端相互连接,并且与电源端子连接,
所述第1端子、所述第5端子以及所述第1电阻的另一端相互连接,
所述第3端子、所述第2电阻的一端以及所述第3电阻的一端相互连接,并且与输出端子连接,
所述第4端子、所述第8端子以及所述第2电阻的另一端相互连接,
所述第7端子、所述第10端子、所述第11端子、所述第14端子以及所述第3电阻的另一端相互连接,
所述第13端子、所述第16端子、所述第17端子以及所述第5电阻的另一端相互连接,
所述第9端子以及所述第4电阻的一端相互连接,
所述第6端子、所述第12端子、所述第15端子、所述第18端子以及所述第4电阻的另一端相互连接,并且与接地连接。
2.一种偏置电路,具备:
第1晶体管,具有作为基极或者栅极的第1端子、作为集电极或者漏极的第2端子、以及作为发射极或者源极的第3端子;
第2晶体管,具有作为基极或者栅极的第4端子、作为集电极或者漏极的第5端子、以及作为发射极或者源极的第6端子;
第3晶体管,具有作为基极或者栅极的第7端子、作为集电极或者漏极的第8端子、以及作为发射极或者源极的第9端子;
第4晶体管,具有作为基极或者栅极的第10端子、作为集电极或者漏极的第11端子、以及作为发射极或者源极的第12端子;
第5晶体管,具有作为基极或者栅极的第13端子、作为集电极或者漏极的第14端子、以及作为发射极或者源极的第15端子;
第6晶体管,具有作为基极或者栅极的第16端子、作为集电极或者漏极的第17端子、以及作为发射极或者源极的第18端子;
第1电阻;
第2电阻;
第3电阻;
第4电阻;和
第5电阻,
所述第2端子、所述第1电阻的一端以及所述第5电阻的一端相互连接,并且与电源端子连接,
所述第1端子、所述第5端子以及所述第1电阻的另一端相互连接,并且与输出端子连接,
所述第3端子、所述第2电阻的一端以及所述第3电阻的一端相互连接,
所述第4端子、所述第8端子以及所述第2电阻的另一端相互连接,
所述第7端子、所述第10端子、所述第11端子、所述第14端子以及所述第3电阻的另一端相互连接,
所述第13端子、所述第16端子、所述第17端子以及所述第5电阻的另一端相互连接,
所述第9端子以及所述第4电阻的一端相互连接,
所述第6端子、所述第12端子、所述第15端子、所述第18端子以及所述第4电阻的另一端相互连接,并且与接地连接。
3.根据权利要求2所述的偏置电路,其中,
还具备第6电阻,
所述第1端子以及所述第1电阻的另一端经由所述第6电阻与所述输出端子连接。
4.根据权利要求1~3中的任一项所述的偏置电路,其中,
所述第1晶体管为FET,即,场效应晶体管。
5.根据权利要求1~4中的任一项所述的偏置电路,其中,
所述第2晶体管、所述第3晶体管以及所述第4晶体管为双极晶体管。
6.根据权利要求1~5中的任一项所述的偏置电路,其中,
在所述输出端子连接用于对功率放大器的输出功率进行检测的检测电路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020090842A JP2021189489A (ja) | 2020-05-25 | 2020-05-25 | バイアス回路 |
JP2020-090842 | 2020-05-25 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113721691A true CN113721691A (zh) | 2021-11-30 |
CN113721691B CN113721691B (zh) | 2022-09-09 |
Family
ID=78608477
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110543012.9A Active CN113721691B (zh) | 2020-05-25 | 2021-05-18 | 偏置电路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11863129B2 (zh) |
JP (1) | JP2021189489A (zh) |
CN (1) | CN113721691B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA3231013A1 (en) | 2021-09-15 | 2023-03-23 | Marel Power Solutions, Inc. | Air-cooled power converter |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0288939A1 (en) * | 1987-05-01 | 1988-11-02 | National Semiconductor Corporation | Bandgap voltage reference circuit with an NPN current bypass circuit |
US20020158614A1 (en) * | 2001-02-13 | 2002-10-31 | Nec Corporation | Reference current circuit and reference voltage circuit |
US20100127689A1 (en) * | 2008-11-21 | 2010-05-27 | Mitsubishi Electric Corporation | Reference voltage generation circuit and bias circuit |
CN104977964A (zh) * | 2015-07-08 | 2015-10-14 | 北京兆易创新科技股份有限公司 | 一种无运放的低输出电压高电源抑制比带隙基准源电路 |
CN104977971A (zh) * | 2015-07-08 | 2015-10-14 | 北京兆易创新科技股份有限公司 | 一种无运放低压低功耗的带隙基准电路 |
CN106656064A (zh) * | 2015-11-02 | 2017-05-10 | 株式会社村田制作所 | 功率放大电路 |
CN106961277A (zh) * | 2017-04-18 | 2017-07-18 | 江苏信息职业技术学院 | 一种低功率高性能的vco电路 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08139587A (ja) | 1994-11-04 | 1996-05-31 | Hitachi Ltd | バイアス回路、及び多重化回路 |
JP4676177B2 (ja) | 2004-08-25 | 2011-04-27 | 三洋電機株式会社 | バンドギャップ型基準電圧発生回路 |
TWI460988B (zh) * | 2012-12-10 | 2014-11-11 | Universal Scient Ind Shanghai | 電子系統、射頻功率放大器及其輸出功率補償方法 |
-
2020
- 2020-05-25 JP JP2020090842A patent/JP2021189489A/ja active Pending
-
2021
- 2021-05-18 CN CN202110543012.9A patent/CN113721691B/zh active Active
- 2021-05-24 US US17/328,473 patent/US11863129B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0288939A1 (en) * | 1987-05-01 | 1988-11-02 | National Semiconductor Corporation | Bandgap voltage reference circuit with an NPN current bypass circuit |
US20020158614A1 (en) * | 2001-02-13 | 2002-10-31 | Nec Corporation | Reference current circuit and reference voltage circuit |
US20100127689A1 (en) * | 2008-11-21 | 2010-05-27 | Mitsubishi Electric Corporation | Reference voltage generation circuit and bias circuit |
CN104977964A (zh) * | 2015-07-08 | 2015-10-14 | 北京兆易创新科技股份有限公司 | 一种无运放的低输出电压高电源抑制比带隙基准源电路 |
CN104977971A (zh) * | 2015-07-08 | 2015-10-14 | 北京兆易创新科技股份有限公司 | 一种无运放低压低功耗的带隙基准电路 |
CN106656064A (zh) * | 2015-11-02 | 2017-05-10 | 株式会社村田制作所 | 功率放大电路 |
CN106961277A (zh) * | 2017-04-18 | 2017-07-18 | 江苏信息职业技术学院 | 一种低功率高性能的vco电路 |
Also Published As
Publication number | Publication date |
---|---|
US20210367561A1 (en) | 2021-11-25 |
CN113721691B (zh) | 2022-09-09 |
JP2021189489A (ja) | 2021-12-13 |
US11863129B2 (en) | 2024-01-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6509722B2 (en) | Dynamic input stage biasing for low quiescent current amplifiers | |
US6507179B1 (en) | Low voltage bandgap circuit with improved power supply ripple rejection | |
US10296026B2 (en) | Low noise reference voltage generator and load regulator | |
US7166991B2 (en) | Adaptive biasing concept for current mode voltage regulators | |
KR101829416B1 (ko) | 보상된 밴드갭 | |
US6992533B2 (en) | Temperature-stabilized oscillator circuit | |
US20040140845A1 (en) | Regulatated cascode structure for voltage regulators | |
US8476967B2 (en) | Constant current circuit and reference voltage circuit | |
US20040257150A1 (en) | Bandgap reference voltage generator | |
US6831504B1 (en) | Constant temperature coefficient self-regulating CMOS current source | |
US10775828B1 (en) | Reference voltage generation circuit insensitive to element mismatch | |
US20080258798A1 (en) | Analog level shifter | |
US9886052B2 (en) | Voltage regulator | |
CN113721691B (zh) | 偏置电路 | |
US7436245B2 (en) | Variable sub-bandgap reference voltage generator | |
US11500408B2 (en) | Reference voltage circuit | |
US7795954B2 (en) | Device for providing substantially constant current in response to varying voltage | |
US9582015B2 (en) | Voltage regulator | |
US20210376806A1 (en) | Internal power supply for amplifiers | |
US10979000B2 (en) | Differential amplifier circuit | |
JP2550871B2 (ja) | Cmos定電流源回路 | |
US11025213B2 (en) | Output pole-compensated operational amplifier | |
CN114237340B (zh) | 分段温度补偿基准电压源 | |
CN113485519B (zh) | 一种线性稳压供电电路 | |
US20230170864A1 (en) | Amplifier with adaptive biasing |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |