CN1137197A - 利用可控振荡器的电路装置产生同步时钟的方法 - Google Patents

利用可控振荡器的电路装置产生同步时钟的方法 Download PDF

Info

Publication number
CN1137197A
CN1137197A CN 94106554 CN94106554A CN1137197A CN 1137197 A CN1137197 A CN 1137197A CN 94106554 CN94106554 CN 94106554 CN 94106554 A CN94106554 A CN 94106554A CN 1137197 A CN1137197 A CN 1137197A
Authority
CN
China
Prior art keywords
frequency
signal
phase
output
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN 94106554
Other languages
English (en)
Inventor
克劳斯-哈特维希·里德
冈特·霍希
威廉·爱德华·鲍威尔
弗朗西斯克·莱德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alcatel Lucent NV
Original Assignee
Alcatel NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE19934319066 external-priority patent/DE4319066A1/de
Application filed by Alcatel NV filed Critical Alcatel NV
Publication of CN1137197A publication Critical patent/CN1137197A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0994—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising an accumulator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/1806—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop the frequency divider comprising a phase accumulator generating the frequency divided signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
    • H03L7/1978—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider using a cycle or pulse removing circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
    • H03L7/23—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers
    • H03L7/235—Nested phase locked loops
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明的电路装置和方法，可使振荡器的频率在很宽的控制范围内得到线性改变，而不影响振荡器的稳定性。固定频率发生器(1)的频率由分频器(2)分频成所希望的频率，该分频器的分频比可以非常小的间隔进行改变，且所产生的起伏由非常简单的相位控制电路(3)滤除。还实现了改进的短期稳定性和保持性能。该振荡器可普遍地用作所有数字电路装置中的时钟发生器。

Description

利用可控振荡器的电路装置 产生同步时钟的方法
本发明涉及用于利用一种电路装置产生一同步时钟的方法，这种电路装置可以作诸如数字信息传递系统中的时钟发生器的基础。
为保证数字信息不受干扰地进行传送需要具有长期可靠性的高质量振荡器。为此目的，一般采用石英振荡器，它由微处理器和数/模转换器进行调谐，并形成诸如基本的锁相环等相控制电路，见W.Ernst，Hartmann H.L.：New ClockGenerator for EWSD，telecom report 9(1986)，brochure 4，pages 263-269。
实现时钟发生器的高精度和稳定要求，需要很昂贵的电路，需要采用诸如微机控制的数字相控制电路(DPLL)。而且，可控石英振荡器的物理特性产生了某些限制。因而，必须在控制范围(电压控制晶体振荡器(VCXO)的“频率牵引”范围)和稳定性之间进行平衡，因为石英振荡器的稳定性随控制范围的增加而下降，从而限制了控制的范围。由于描述控制电压与频率之间的函数关系的控制曲线(Kv的电压/频率特性)的非线性，当制作电路时必须考虑50％的容差。因而，相控制电路在设计上必须是为±50％的放大涨落(Kv值的变化)的，并具有±50％的带宽容差。最后，控制范围的分辨率受到数/模转换器的步宽的限制，其中在数/模转换器的运行中温度改变和非线性是附加的变量。一般地，数/模转换器必须被提供有±12V的运行电压。在可调谐的恒温控制石英振荡器中，低的长期稳定性、温度依赖性和控制曲线的非线性在制作高精度时钟发生器时会产生问题。
本发明的一个目的，是提供一个成本低且普遍适用的振荡器，它在保持紧容差的同时，可在不影响其稳定性的情况下在大范围内进行连续的控制。
根据本发明，一个稳定的、固定频率的振荡器向一可变驱动电路提供了一固定频率的信号，该电路又将一可变频率输出提供给一锁相环电路。
又根据本发明，该可变分频电路可包括加法器，该加法器在其第一输入端响应一微处理器接口并在其第二输入端响应一寄存器输出以在其数据输出端提供一和信号并在其进位输出端提供一进位信号。加法器的数据输出被提供给一由固定频率输入提供时钟信号的寄存器。该可变分频电路还可包括一周期挪用单元，它响应加法器的进位输出和固定频率信号以向一固定分频器提供一周期挪用输出信号，而该固定分频器又向锁相环提供可变分频器的输出。
又根据本发明，该锁相环可包括一模拟相位比较器，用于将锁相环的输出与可变分频器的输出相比较。该相位比较器的输出被提供给一用于提供一模拟锁相环输出的电压控制晶体振荡器。
且根据本发明，并不是提供一固定频率给一可变分频电路，而是将其提供给一固定分频器，后者又向锁相环的相位比较器的输入端之一提供一输出。锁相环的该输出被提供到可变分频电路，后者将其输出作为第二输入提供提供给锁相环的相位比较器。在此情况下，可变分频电路可包括一加法器，后者在第一输入端响应于一微处理器接口并在一第二输入端响应于一寄存器的输出，该寄存器由锁相环的输出的分频形式提供时钟信号。加法器的数据输出被提供给寄存器，同时进位输出被提供到一周期挪用单元，后者响应于锁相环的输出并用于提供一周期挪用输出，该周期挪用输出可被分频并被作为可变分频电路的输出提供给锁相环的相位比较器的第二输入端。
根据本发明，可变分频器可包括一加法器，后者在其第一输入端响应于一微处理器接口并在其第二输入端响应于一寄存器输出，该寄存器由来自稳定参照振荡器的一分频固定频率信号进行定时并对加法器的数据输出进行寄存。该加法器的一个进位输出被提供到一第一周期挪用器，后者也响应于来自稳定振荡器的固定频率信号。第一周期挪用的输出被提供给一分频器，该分频器将其输出提供到锁相环中的相位比较器的第一输入端。在可变分频器中的一第二周期挪用器响应加法器的进位输出和锁相环的输出，用于提供一输出信号，该输出信号被分频并被提供在锁相环的相位比较器的第二输入端。如果需要，锁相环的输出可被再次分频。
根据本发明，提出了一种使用本发明的可控振荡器提供同步时钟的方法，该振荡器包括微处理器控制电路和低费用锁相环，用于在大范围内提供高精度频率。
本发明的本质，是从一恒温稳定的标准固定频率振荡器，主要通过一分频器，来导出所需要的频率；该分频器的分频比可按照所需的方式改变。不再需要数/模转换器，因而该时钟发生器现在需要传统的5伏特运行电压。根据本发明的电路装置可在例如±70ppm的范围内，在完全不影响振荡器的稳定性的情况下，线性地改变  频率。因此，可对固定频率振荡器的老化毫无问题地进行补偿。
从对本发明如附图所示的最佳实施例的详细描述，本发明的这些和其他目的、特征和优点将变得更加明显。
图1显示了根据本发明的电路装置的电路框图；
图2显示了一模拟相位控制电路的切换细节的第一种变形；
图3显示了根据本发明的电路装置的第二种变形；
图4显示了根据本发明的电路装置的第三种变形；
图5显示了带有两个周期挪用电路的第四种变形；
图6显示了根据本发明的低带宽锁相环；
图7显示了根据本发明的频率合成器，它可被用于图6的频率合成器；
图8显示了根据本发明的另一频率合成器，它可被用于图6的频率合成器。
根据图1，用于可控振荡器的电路装置由恒温稳定固定频率发生器1(恒温控制晶体振荡器(OCXO))、具有可变分频比的分频器2、以及模拟相位控制电路3(锁相环(PLL))组成。分频器2主要包括一寄存器和一加法器，该加法器由一微处理器经过单板控制器(OBC)接口进行控制，且如果需要，还包括周期挪用电路和具有固定分频比(在此情况下例如是被3除)的分频器。根据图2，模拟相位控制电路3包括一相位比较器(Kp)、一具有运算放大器和电压控制晶体振荡器(VCXO)的有源环形滤波器，且如果需要，还包括分频器(DIV)，后者为相位比较器提供基准频率。模拟锁相环电路3在此例中如下设计：
R＝10,000欧姆  C＝15.9nF
R1＝872,340欧姆  C1＝75nF
R2＝1,000,000欧姆  C2＝159pF
在此情况下，相位比较器的斜率是Kp＝0.4V/rad。电压控制振荡器VCXO的控制斜率可以是Kv＝204.8Hz/V。
在图1的电路装置中，固定频率发生器1对寄存器进行循环，而该寄存器的内容在加法器中被加到微处理器OBC提供的数字控制值上。加法器的进位输出则包含一脉冲序列，后者的频率可被微处理器OBC的数字控制值改变。进位输出的平均频率
            fcarry(AVG)＝focxo(M/2m)
当数字控制值增加时增加，且固定频率发生器1的频率保持不变(其中M是OBC值和m是在相位积累电路中的位数)。这使得能以非常小的间隔改变频率。例如，借助所谓的周期挪用或时钟间隙电路，从固定频率发生器的频率f1＝10MHz减去加法器的频率f2＝169.6kHz。一分频器用3除所产生的f3＝9.8304MHz(额定)，并将其提供到模拟锁相环电路3。在根据本发明的该电路中，模拟锁相环电路3不象在已知的先有技术中那样被用作时钟发生器的频率判定部件，而是被只被用于滤掉时钟间隙中的起伏，并在需要时提供简单的频率倍增功能。借助具有非常简单的结构的模拟相位控制电路3，并用传统的石英振荡器，将这种起伏限制在很狭窄的范围中。它闭环带宽可以是在诸如90Hz的量级。借助图1所示的电路，并采用上述的模拟相位控制电路3，实现了在±7ppm的控制范围内小于280微微秒的起伏。
与图1所示的电路相比，图2的电路装置中省略了带有下游分频器的的周期挪用电路，并且对于很多应用来说是足够的。这种简单且普遍适用的解决方案，借助所示的结构，产生了小于800微微秒的起伏。
图3、4和5显示了根据本发明的电路装置的变形，它们的不同之处在于频率的准备，并具有与输出频率和所允许的起伏相关的优越性。
根据图3，在用图1所示的电路装置进行进一步的处理之前，先用分频器将固定频率发生器1的频率f1＝10MHz除以32。该电路的优点在于寄存器和加法器的位宽只有32位，从而实现了较高的可比控制精度。
图4显示了一电路装置，其中固定频率发生器1的频率f1＝10MHz被分成频率f＝2.04082MHz，并随后被作为额定频率而提供到相位检测器。基准频率，是借助被切换到周期挪用电路的下游的分频器，从模拟相位控制电路3的输出脉冲频率和加法器的输出频率之差，通过周期挪用而形成的。当产生其中起伏小于前述电路装置中的起伏时，这种电路装置是适用的。
图5显示了一种电路变形，其中模拟相位控制电路3的相位检测器的额定频率和基准频率，都是借助周期挪用电路，从频率差形成的。但基本电路结构保持不变。该电路变形主要是在必须产生特别低的起伏频率时有利。
图6显示了一低带宽、数字锁相环10。它主要包括用于提供稳定的基准频率信号40的装置1、用于比较一数字输入信号12的相位和一反馈输出信号16的相位以提供一误差信号18的装置14、用于对误差信号18进行低通滤波以提供一滤波误差信号36的装置20和用于响应于滤波误差信号36和稳定的基准信号40对反馈输出信号16进行频率合成的装置38，以及在需要时用于对输出信号16进行分频的装置17。线12上的、具有额定频率(FIN)的数字基准输入信号被提供到相位比较器14，后者也响应于在线15上的一个信号，该信号是在线16上的具有频率(FOUT)的输出信号的分频形式。显示有一用Q电路17分频，它响应于线16上的输出信号，用于在线15上提供其低频(FIN/Q)形式，以与线12上的输入信号FIN相匹配。当然，应理解的是，该用Q电路17分频不是必须的，因而线16上的输出信号和线15上的信号可以是相同的。为达到相同的效果，分频数Q的值可以是1。
线12上的输入基准信号可代表一输入网络线信号频率，而线16上的输出信号可代表一局部时钟信号；为了局部的目的和将网络的信息传递到其他的网络成员，该时钟信号必须与线12上的输入基准信号相同步；其中每个网络成员都有它们自己的局部时钟，后者必须与网络密切同步。
相位比较器14在线18上提供了一误差信号给低通滤波器20；后者滤除诸如噪音的高频干扰，并存储输入信号的长期平均频率的一种表示。
滤波器20在线36上向一频率合成器38提供一数字误差信号；该合成器也响应于线40上的、来自具有高稳定性或高品质因数的稳定振荡器1的、非常稳定的时钟信号。根据本发明的频率合成器38将结合图7进行详细描述。频率合成器38在线16上提供一输出信号，该输出信号具有改善的短期稳定性和同步范围，并具有非常细的频率分辨率。
如图7所示，根据本发明的一个实施例，显示了一N分合成器，它使得能够从单个的源，以高分辨率，在宽频率范围内，进行合成。图7中的每一个东西代表诸如图6的频率合成器38的频率合成器。输入信号是图6的线36上的信号，它是低通滤波器20的输出，和线40上的稳定基准。
稳定振荡器在线40上的输出被提供到相位检测器74；后者也响应于线76上的一反馈信号，以在线78上提供一误差信号；而该误差信号可具有如在相位误差与时间的曲线图上所示的波形80。图7的锁相环具有环滤波器82和VCXO 84，但是还具有一分频器86；后者除了当线88上出现有来自加法器90的控制信号时，在所有情况下都被N除，而在上述例外情况下线16上的输出信号被N+1(而不是N)除。
相位误差的增加速率或波形的锯齿斜面的斜率，以及锯齿的周期，将取决于线40和76上的信号的相位和频率的即时差，而它又影响着分频器86用N+1而不是N除的速率。在波形80中，锯齿增加的斜面部分代表其中分频器86用N除的时期。在交换达到顶峰和跳回到时间轴处的边缘不连续性，代表其中分频器86用N+1除的时期。在大部分时间中用N除并在某些时间中用N+1除这一想法，是为了使线16上的输出频率能被分除且分除的商能被与一稳定的基准进行比较。根据分频器86用N+1除的频率，锁相环的输出频率将以精细的分辨率进行改变，它也是以线40上非常稳定的基准信号作为基准的。
相位累加寄存器可包括加法器90；后者具有与线36上的数字输入端相连的m位输入端和与连接到线94上的m位输入端该输出提供给包括m个触发器的寄存器92。该相位积累寄存器的分辨率可被选择得非常高。例如，它可以是四十位宽的。寄存器92中的值在每个输出时钟周期16中都得到增加，而线36上的一数值计数与线16上的输出合成频率成比例。在正常情况下，如上所述，反馈环中的分频器86被N分频。然而，其中加法器90溢出时，该除数暂时被变成N+1。这造成信号线76以及来自相位检测器74的信号线78上的锯齿式相位滑动调制，而这是必须得到补偿的。为了实现这种补偿，相位寄存器92的k个最有效位(其中k≤m)随后在减法器98中被从线78上的信号中减去；这k个最有效位也代表线96上的锯齿相位误差(至精度{1-2-k})，如锯齿相位误差波形99所示。如果k＝4，则减的精度为大约0.94。对k＝8，精度为大约0.996，等等。在图7中，所示的锯齿相位误差波形100代表线81上的信号，即线78上的信号和线96上的信号之差。这将线81上的相位误差降低到：
                  φe＝TOUT/2k
它被环形滤波器82进一步滤波。
如果，例如，VCXO频率是10MHz，且相位寄存器的上高8位被用在锯齿相位补偿电路中，则在线81上产生的相位误差为100ns/28＝0.4ns。
图8显示了频率合成器38的另一实施例，它可被用作图6的频率合成器。
在图8中，一相位寄存器包括一加法器186和一寄存器188，两者都具有m位分辨率。线189上的一反馈信号被提供给该加法器，以把无意的过去值提供回加法器186的输入端B中。线36上的数字输入将值M加到稳定基准的各个周期上。一周期挪用器190响应线40上的稳定基准和线191上的、来自加法器186的进位信号。该进值信号将稳定基准的一个周期挪用到加法器的过流上。根据线182上的选择信号的幅度，一选择装置184将提供线192上的信号或线191上的信号来作为线193上的、至分频器194的输出信号。一分频信号随后在线196上被提供给一低成本锁相环，该锁相环包括一相位比较器198；后者响应于线196上的信号和在线200上的反馈信号，以将一在线202上的误差信号提供给环形滤波器204。这在线206上的信号中提供了具有高频起伏的低带宽截止；该信号又被提供给提供线16上的输出信号的电压控制晶体振荡器208以用于局部定时的目的，并被提供给一分频器210以用于提供线200上的信号。
根据本发明的电路装置和方法，可被用来借助同一恒温稳定固定频率发生器，产生具有不同频率的时钟发生器。这种普遍的用途，使得能够大量地生产这种可控振荡器，从而有效地降低成本。这种电路装置可完全用需要U＝+5V供电电压的部件来实现，并可在毫无问题地用在传统的信息传递设备中。
虽然对于本发明已结合其最佳实施例进行了描述，但本领域的技术人员应该理解的是，在不脱离本发明的精神和范围的情况下，可对本发明的细节和形式进行前述和各种其他的改变、省略及增加。

Claims (9)

1.可控振荡器，包括与具有可调节分频比的分频器(2)相连的固定频率发生器(1)，其中分频器(2)的输出端连接到模拟相位控制电路(3)的相位检测器的输入端。
2.权利要求1的可控振荡器，其中分频器(2)包括一寄存器，其输出端与一加法器的第一输入端相连，该加法器的第二输入端与一微处理器(OBC)相连，且该加法器的输出端与模拟相位控制电路(3)的相位检测器的额定频率输入端相连。
3.权利要求2的可控振荡器，其中加法器的输出端与一周期挪用电路的第一输入端相连，该周期挪用电路的第二输入端与固定频率发生器(1)的输出端相连，且具有固定分频比的分频器与该周期挪用电路的输出端相连，且其中固定频率发生器(1)的一输出端与相位检测器的额定频率输入端相连。
4.权利要求2的可控振荡器，其中固定频率发生器(1)一方面通过具有固定分频比的分频器与寄存器相连，而另一方面又被切换到一第一周期挪用电路1，该周期挪用电路形成固定频率发生器(1)的频率和加法器的输出脉冲的频率之差，并借助一下游分频器将该差提供到模拟相位控制电路(3)中的相位检测器的额定频率输入端，且加法器的输出端借助一下游分频器，通过形成加法器的输出脉冲与模拟相位控制电路(3)的输出频率之差的一第二周期挪用电路2而与模拟相位控制电路(3)中的相位检测器的比较频率输入端相连。
5.权利要求1的可控振荡器，其中固定频率发生器(1)通过一分频器而与相位检测器的额定频率输入端相连，具有可调分频比的分频器(2)的输入端与模拟相位控制电路(3)的输出端相连，且具有可调分频比的分频器(2)的输出端与模拟相位控制电路(3)中的相位检测器的比较频率输入端相连。
6.产生同步时钟的方法，包括以下步骤(图6)：将一数字输入信号(12)的相位与反馈输出信号(16)的相位相比较(14)，以提供一误差信号(18)；对误差信号(18)进行低通滤波，以提供一滤波误差信号(36)；提供一稳定基准频率信号(40)；响应滤波误差信号(36)和稳定基准信号(40)对反馈输出信号16进行频率合成(38)。
7.权利要求6的方法，进一步包括对输出信号(16)进行分频(17)以提供用于与数字输入信号进行比较的分频反馈输出信号(15)的步骤。
8.权利要求6的方法，其中频率合成步骤包括以下步骤(图7)：将稳定基准信号(40)的相位与一第二反馈信号(76)的相位进行比较(74)，以提供一第二相位误差信号(78)；将第二相位误差信号(78)与一相位累加调制信号(96)相比较(98)，以提供一减小的相位误差信号(81)；对该减小的相位误差信号(81)进行滤波(82)，以提供经过滤波的、减小的相位误差信号(83)；提供(84)具有与该滤波的、减小的相位误差信号(83)成比例地变化的频率的输出信号(16)；响应于一控制信号(88)而用N或N+1对输出信号(16)进行分频(86)，以提供第二反馈信号(76)。
9.权利要求6的方法，其中频率合成步骤包括以下步骤(图8)：将滤波误差信号(36)和相位累加调制信号(189)相加，以提供一和信号(187)和一进位信号(191)；存储(188)该和信号(187)，以响应稳定基准频率信号(40)提供相位累加调制信号(189)；响应进位信号(191)而对稳定基准信号(40)中的周期进行周期挪用(190)，以提供有间隙的稳定基准信号(192)；响应一选择信号(182)，选择(184)有间隙的稳定基准信号(192)或进位信号(191)，以提供有间隙的稳定基准信号(192)或进位信号(191)以进行分频(194)，以提供具有重叠的相位起伏的分频信号(196)；将分频信号(196)和一分频反馈信号(200)相比较(198)，以提供一第二相位误差信号(202)；对该第二相位误差信号(202)进行滤波(204)，以提供一滤波第二相位误差信号(206)；根据滤波的第二相位误差信号(206)的幅度按一频率提供(208)的输出信号(16)；对该输出信号(16)进行分频(210)，以提供分频反馈信号(200)。
CN 94106554 1993-06-09 1994-06-09 利用可控振荡器的电路装置产生同步时钟的方法 Pending CN1137197A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US7410893A 1993-06-09 1993-06-09
DE19934319066 DE4319066A1 (de) 1993-06-09 1993-06-09 Schaltungsanordnung für einen regelbaren Oszillator

Publications (1)

Publication Number Publication Date
CN1137197A true CN1137197A (zh) 1996-12-04

Family

ID=25926611

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 94106554 Pending CN1137197A (zh) 1993-06-09 1994-06-09 利用可控振荡器的电路装置产生同步时钟的方法

Country Status (3)

Country Link
EP (1) EP0630129A2 (zh)
JP (1) JPH07143000A (zh)
CN (1) CN1137197A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100505828C (zh) * 2003-12-19 2009-06-24 松下电器产业株式会社 同步时钟产生装置及同步时钟产生方法
CN101064520B (zh) * 2006-04-26 2012-07-04 瑞萨电子株式会社 数字广播接收装置和数字广播系统
CN103338041A (zh) * 2013-07-16 2013-10-02 广州致远电子股份有限公司 同步采样时钟发生电路、发生方法及电能质量分析仪
CN111342776A (zh) * 2018-12-18 2020-06-26 精工爱普生株式会社 电路装置、振荡器、电子设备以及移动体

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0665651A3 (en) * 1994-01-31 1995-11-08 Hewlett Packard Co Frequency synthesizer with phase synchronization loop comprising a digital rate multiplier circuit.
NL9500034A (nl) * 1995-01-06 1996-08-01 X Integrated Circuits Bv Frequentiesyntheseschakeling.
JP2001230660A (ja) * 2000-02-17 2001-08-24 Matsushita Electric Ind Co Ltd クロック信号発生装置およびそれを用いた通信装置
EP1301992A1 (en) * 2000-07-10 2003-04-16 Ciena Corporation Frequency synthesizer
KR20060030850A (ko) * 2003-05-02 2006-04-11 실리콘 래버래토리즈 , 인코포레이티드 저 지터 듀얼-루프 ｎ분의 1 합성기를 위한 방법 및 장치
TWI387208B (zh) * 2005-03-21 2013-02-21 Integrated Device Tech 用於單片式時脈產生器及時序／頻率參考器之低延遲的起動

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3928813A (en) * 1974-09-26 1975-12-23 Hewlett Packard Co Device for synthesizing frequencies which are rational multiples of a fundamental frequency
US3976945A (en) * 1975-09-05 1976-08-24 Hewlett-Packard Company Frequency synthesizer
GB2049245A (en) * 1979-05-09 1980-12-17 Marconi Co Ltd Frequency synthesisers
GB2117199A (en) * 1982-03-19 1983-10-05 Philips Electronic Associated Frequency synthesiser
US4590602A (en) * 1983-08-18 1986-05-20 General Signal Wide range clock recovery circuit
EP0278140A1 (en) * 1987-02-12 1988-08-17 Hewlett-Packard Limited Clock signal generation

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100505828C (zh) * 2003-12-19 2009-06-24 松下电器产业株式会社 同步时钟产生装置及同步时钟产生方法
CN101064520B (zh) * 2006-04-26 2012-07-04 瑞萨电子株式会社 数字广播接收装置和数字广播系统
CN103338041A (zh) * 2013-07-16 2013-10-02 广州致远电子股份有限公司 同步采样时钟发生电路、发生方法及电能质量分析仪
CN103338041B (zh) * 2013-07-16 2016-09-07 广州致远电子股份有限公司 同步采样时钟发生方法及电能质量分析仪
CN111342776A (zh) * 2018-12-18 2020-06-26 精工爱普生株式会社 电路装置、振荡器、电子设备以及移动体
CN111342776B (zh) * 2018-12-18 2023-09-29 精工爱普生株式会社 电路装置、振荡器、电子设备以及移动体

Also Published As

Publication number Publication date
EP0630129A3 (zh) 1995-01-11
JPH07143000A (ja) 1995-06-02
EP0630129A2 (de) 1994-12-21

Similar Documents

Publication Publication Date Title
CN1158768C (zh) 带有抖动补偿的分数n分频的频率综合器
US4204174A (en) Phase locked loop variable frequency generator
US4689664A (en) Circuit arrangement for deriving digital color signals from an analog television signal
US6016113A (en) System for enhancing the accuracy of analog-digital-analog conversions
US5708687A (en) Synchronized clock using a non-pullable reference oscillator
CN1768479A (zh) 用于抖动补偿的方法和系统
US5349310A (en) Digitally controlled fractional frequency synthesizer
US5847611A (en) Fractional divided frequency synthesizer with phase error compensating circuit
CN1137197A (zh) 利用可控振荡器的电路装置产生同步时钟的方法
JPS61245629A (ja) Ｎ分数型周波数シンセサイザ
US4712224A (en) Offset digitally controlled oscillator
US4185247A (en) Means for reducing spurious frequencies in a direct frequency synthesizer
AU743930B2 (en) Step-controlled frequency synthesizer
US4996699A (en) Digitally settable frequency divider, especially for a frequency synthesizer
CN102075181B (zh) 频率合成器及锁频环
US4468632A (en) Phase locked loop frequency synthesizer including fractional digital frequency divider
CN1294453A (zh) 校准调频锁相环的方法和设备
US5070254A (en) Pulse generators with constant mark/space ratio and small phase modulation jitter
CN86101017A (zh) 振荡电路
CN201550097U (zh) 锁频环
CN100341244C (zh) 自动调整压控振荡器中心频率的时钟脉冲恢复电路
US6114902A (en) Frequency tracking arrangements
EP0312193A2 (en) Code correlation arrangement
JP3331941B2 (ja) タイム・インターリーブａ／ｄ変換装置
GB2239115A (en) Direct dividing frequency synthesiser

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C01 Deemed withdrawal of patent application (patent law 1993)
WD01 Invention patent application deemed withdrawn after publication