CN113711510A - 相位预测器和相关联的使用方法 - Google Patents
相位预测器和相关联的使用方法 Download PDFInfo
- Publication number
- CN113711510A CN113711510A CN201980095016.6A CN201980095016A CN113711510A CN 113711510 A CN113711510 A CN 113711510A CN 201980095016 A CN201980095016 A CN 201980095016A CN 113711510 A CN113711510 A CN 113711510A
- Authority
- CN
- China
- Prior art keywords
- clock
- event
- event clock
- predicted
- system clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 60
- 230000000630 rising effect Effects 0.000 claims description 98
- 238000005070 sampling Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 18
- 101100457838 Caenorhabditis elegans mod-1 gene Proteins 0.000 description 7
- 101150110972 ME1 gene Proteins 0.000 description 7
- 238000004590 computer program Methods 0.000 description 6
- 230000015654 memory Effects 0.000 description 6
- 230000006870 function Effects 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000013307 optical fiber Substances 0.000 description 2
- 230000000644 propagated effect Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
- H04J3/0697—Synchronisation in a packet node
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
- H04L7/0012—Synchronisation information channels, e.g. clock distribution lines by comparing receiver clock with transmitter clock
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明公开了一种相位预测器,该相位预测器包括用于接收在系统时钟域中运行的系统时钟和在事件时钟域中运行的事件时钟的事件时钟周期预测器,该事件时钟周期预测器用于确定与系统时钟周期相关的事件时钟的事件时钟周期预测。该相位预测器包括相位差预测器,该相位差预测器用于基于事件时钟周期预测来仿真系统时钟域中的预测的事件时钟;用于预测事件时钟与系统时钟之间的相位差;以及用于基于预测的相位差来使预测的事件时钟与系统时钟对准。在系统时钟的边沿处预测该预测的相位差并且预测的相位差等于系统时钟的边沿与预测的事件时钟的先前边沿之间的时间。
Description
背景技术
已知相位预测器能连续地预测两个不同时钟之间的相位关系。获知两个不同时钟之间的相位关系在数字锁相环(PLL)和精确时间协议(PTP)系统以及5G电信网和各种装备测量系统中有应用,在这些系统中有必要以提供时钟信号的同步的精度获知时钟的相位关系。
在两个不同时钟域中操作的装备的同步精度取决于相位预测器所预测的相位关系的精度。例如,要求在小区发射塔和小小区处操作的时钟的准确同步以支持日益增长的带宽要求并且支持移动用户的准确定位,其中所述要求对于系统可以是低于5ns总时间误差。测量和工业控制系统还会因提高时钟时间同步的精度而受益。
虽然相位预测器在本领域中是已知的,但它们不能提供现代装备环境所需的必要精度,它们仅可支持有限数量的特定时钟速率并且它们通常涉及复杂而昂贵的实现。
因此,本领域中需要的是这样的相位预测器,其在预测两个不同时钟信号之间的相位关系时提供提高的精度,同时还支持不同时钟频率。
发明内容
根据本发明的各种实施方案,提供了一种用于预测两个时钟信号之间的相位关系的改进系统和方法。具体地讲,本发明提供了一种系统和方法,该系统和方法提高预测的相位关系的精度和分辨率,同时还支持不同时钟频率。
在一个实施方案中,本发明提供了一种用于预测两个时钟信号之间的相位差的方法。该方法可包括确定与系统时钟域中的系统时钟周期相关的事件时钟域中的事件时钟的事件时钟周期预测以及基于事件时钟周期预测来仿真系统时钟域中的预测的事件时钟。该方法还可包括基于系统时钟域中仿真的预测的事件时钟来预测事件时钟与系统时钟之间的相位差,其中在系统时钟的边沿处预测相位差并且相位差等于系统时钟的边沿与预测的事件时钟的先前边沿之间的时间;以及基于预测的相位差来使系统时钟域中仿真的预测的事件时钟与事件时钟域中的事件时钟对准。
当使事件时钟域中的事件时钟与系统时钟域中仿真的预测的事件时钟对准时,该方法还可包括基于相位差来识别事件时钟预先确定的边沿的预期数量。该对准方法还可包括在系统时钟边沿处采样对事件时钟域中的事件时钟的预先确定的边沿进行计数的预先确定的边沿计数器以确定系统时钟的每个预先确定的边沿之间的事件时钟的预先确定的边沿的数量;将事件时钟预先确定的边沿的预期数量与事件时钟的预先确定的边沿的数量进行比较;以及如果事件时钟预先确定的边沿的预期数量不匹配事件时钟的预先确定的边沿的数量,则使预测的事件时钟与系统时钟重新对准。
在另一个实施方案中,提供了一种相位预测器,该相位预测器可包括用于接收在系统时钟域中运行的系统时钟和在事件时钟域中运行的事件时钟的事件时钟周期预测器,该事件时钟周期预测器用于确定与系统时钟域中的系统时钟周期相关的事件时钟域中的事件时钟的事件时钟周期预测。该相位预测器还可包括相位差预测器,该相位差预测器用于基于事件时钟周期预测来仿真系统时钟域中的预测的事件时钟;用于预测事件时钟与系统时钟之间的相位差,其中在系统时钟的边沿处预测相位差并且相位差等于系统时钟的边沿与预测的事件时钟的先前边沿之间的时间;以及用于使系统时钟域中仿真的预测的事件时钟与系统时钟对准。
事件时钟与系统时钟之间的相位差可用于调节事件时钟域与系统时钟域之间传输的一个或多个数据分组的所生成的时间戳。
因此,本发明提供了一种相位预测器,该相位预测器通过预测两个不同时钟信号之间的相位关系来提供提高的时间戳精度,同时还支持不同时钟频率。
附图说明
并入本说明书中并形成本说明书的一部分的附图示出了各种实施方案,并且与实施方案的描述一起用于解释下面讨论的原理。除非特别指明,否则在该简要描述中提及的附图不应被理解为按比例绘制。
图1是根据本发明的一个实施方案的示出相位预测器的框图。
图2A是根据本发明的一个实施方案的示出相位预测器的输入和输出的框图。
图2B是根据本发明的一个实施方案的示出时钟信号的检测和同步的时序图。
图3是根据本发明的一个实施方案的示出用于预测事件时钟信号与系统时钟信号之间的相位差的方法的流程图,该方法包括确定在每个系统时钟周期期间发生的事件时钟周期的数量。
图4是根据本发明的一个实施方案的示出用于预测事件时钟信号与系统时钟信号之间的相位差的方法的流程图,该方法包括确定在每个事件时钟周期期间发生的系统时钟周期的数量。
图5是根据本发明的一个实施方案的示出用于预测事件时钟信号与系统时钟信号之间的相位差的方法的流程图,该方法包括在给出系统时钟周期的持续时间的情况下确定事件时钟周期的持续时间。
图6是根据本发明的一个实施方案的示出用于使系统时钟域中仿真的预测的事件时钟与事件时钟域中的事件时钟对准的方法的流程图。
具体实施方式
现在将详细参考各种实施方案,这些实施方案的示例在附图中示出。虽然本文讨论了各种实施方案,但应当理解,它们不旨在是限制性的。相反,所提出的实施方案旨在涵盖可包括在由所附权利要求限定的各种实施方案的精神和范围内的替代形式、修改形式和等同物。此外,在该具体实施方式中,阐述了许多具体细节以便提供透彻的理解。然而,可在没有这些具体细节中的一个或多个具体细节的情况下实践实施方案。在其他情况下,并未详细描述熟知的方法、程序、部件和电路以免不必要地模糊所述实施方案的各方面。
应当理解,尽管术语第一、第二、第三等可在本文中用于描述各种元件、部件、区域、层和/或部分,但是这些元件、部件、区域、层和/或部分不应受这些术语的限制。这些术语仅用于将一个元件、部件、区域、层或部分与另一个区域、层或部分区分开。因此,下面讨论的第一元件、部件、区域、层或部分可被称为第二元件、部件、区域、层或部分而不脱离本发明的教导内容。
除非另外定义,否则本文使用的所有术语(包括技术和科学术语)具有与本发明所属领域的普通技术人员通常理解的含义相同的含义。还应当理解,术语(诸如在常用字典中定义的术语)应当被解释为具有与其在相关领域的上下文中的含义一致的含义,并且将不以理想化或过于正式的意义来解释,除非本文明确地如此定义。
根据本发明的各种实施方案,提供了一种用于预测两个时钟信号之间的相位关系的改进系统和方法。具体地讲,本发明提供了一种系统和方法,该系统和方法提高预测的相位关系的精度和分辨率,同时还支持不同时钟频率。
一般来讲,本发明检测系统时钟域中的事件并且减去自事件时钟域中发生的先前上升时钟边沿以来经过的时间,从而使系统时钟域始终知道从事件时间域中的先前上升时钟边沿起的持续时间。
参照图1,示出了相位预测器100,该相位预测器准确地检测和预测在不同频率下运行的两个时钟之间的相位关系。
在该示例性实施方案中,相位预测器100用于准确地预测在事件时钟域105中运行的事件时钟107与在系统时钟域110中运行的系统时钟112之间的预测的相位差137。相位预测器100包括事件时钟周期预测器150和相位差预测器160。
事件时钟周期预测器150包括在事件时钟域105中操作的事件时钟计数器115、在系统时钟域110中操作的系统时钟计数器120以及耦接到事件时钟计数器115和系统时钟计数器120两者的除法器电路125。在各种实施方案中,事件时钟周期预测器150确定事件时钟周期预测127,该事件时钟周期预测用于仿真系统时钟域110中的预测的事件时钟。
相位差预测器160包括相位预测计数器136和对准检测器130。相位预测计数器136与对准检测器130联合提供预测的相位差137,该预测的相位差可用于调节事件时钟域105或系统时钟域110中的帧的时间戳,如下文将更详细描述的。
在一个实施方案中,相对于一个系统时钟周期时段来确定事件时钟周期预测127,并且事件时钟周期预测127是以等于系统时钟112的一个周期的时间单位来测量的从事件时钟边沿到先前事件时钟边沿的时间。在该实施方案中,系统时钟计数器120对系统时钟112的周期进行计数并且输出在如由事件时钟计数器115计数的事件时钟周期117的计数的数量期间发生的系统时钟周期122的数量。除法器电路125将所得事件时钟周期计数117除以系统时钟周期计数122以确定事件时钟周期预测127,其中在该实施方案中,事件时钟周期预测127是在系统时钟112的每个周期期间发生的事件时钟周期的分数。在一个示例性实施方案中,如果在事件时钟计数器115计数了事件时钟107的128个时钟周期的时间期间系统时钟计数器120计数了系统时钟112的221个时钟周期,则除法器电路125将确定事件时钟周期预测127等于约因此在每个系统时钟周期期间存在约0.58个事件时钟周期。
在第二实施方案中,相对于一个事件时钟周期时段来确定事件时钟周期预测127,并且事件时钟周期预测127是以等于事件时钟107的一个周期的时间单位来测量的从系统时钟边沿到先前系统时钟边沿的时间。在该实施方案中,系统时钟计数器120对系统时钟112的周期进行计数并且输出在由事件时钟计数器115计数的事件时钟周期117的计数的数量期间发生的系统时钟周期122的数量。除法器电路125将所得系统时钟周期计数122除以事件时钟周期计数117以确定事件时钟周期预测127,其中在该实施方案中,事件时钟周期预测127是在事件时钟107的每个周期期间发生的系统时钟周期的数量。在一个示例性实施方案中,如果在事件时钟计数器115计数了事件时钟107的128个时钟周期的时间期间系统时钟计数器120计数了系统时钟112的221个时钟周期,则除法器电路125将确定事件时钟周期预测127等于约因此在每个事件时钟周期期间存在约1.73个系统时钟周期。
在第三实施方案中,相对于已知系统时钟周期时段108来确定事件时钟周期预测127,并且事件时钟周期预测127是相对于已知系统时钟周期时段108来确定的、以在一个示例性实施方案中按纳秒表示的时间单位来测量的从事件时钟边沿到先前事件时钟边沿的时间。系统时钟周期时段108为除法器电路125所知并且是恒定值。在该实施方案中,系统时钟计数器120对系统时钟112的周期进行计数并且输出在由事件时钟计数器115计数和输出的事件时钟周期117的计数的数量期间发生的系统时钟周期122的数量。通过将计数的系统时钟周期的数量与事件时钟周期的数量的比率乘以已知系统时钟周期时段108来确定事件时钟周期预测127。在一个示例性实施方案中,假定已知系统时钟周期时段108为6.25ns并且在128个事件时钟周期期间计数了221个系统时钟周期,则除法器电路125将确定事件时钟周期预测127等于约
在一个特定实施方案中,事件时钟107和系统时钟112的上升边沿可用于对事件时钟周期进行计数,但是这并非意在以任何方式进行限制。在另一个实施方案中,事件时钟计数器115可被布置为对事件时钟107的下降边沿的数量进行计数,而不超出该范围。在又一个实施方案中,可对上升边沿和下降边沿两者进行计数,并且除法器电路125进一步将该结果除以2。
另外,系统时钟计数器120可利用保持信号126和重置信号124来控制事件时钟计数器115的计数操作。当系统时钟计数器120所提供的系统时钟计数122达到系统时钟的预先确定的数量时,系统时钟计数器120可应用保持信号126。在应用保持信号126时,事件时钟计数器115输出事件时钟周期计数117。系统时钟计数器120还可使用保持信号126将系统时钟周期计数122输出到除法器电路125。在事件时钟计数器115已提供事件时钟周期计数117之后,系统时钟计数器120可应用重置信号124以将事件时钟计数器115和系统时钟计数器120清零。然后可释放保持信号126,从而重新启动事件时钟计数器115和系统时钟计数器120。通过响应于系统时钟计数器120来控制事件时钟计数器115的计数操作,将连续地更新事件时钟周期预测127。
将事件时钟周期预测127提供给相位预测器100的相位差预测器160。相位差预测器160使用除法器电路125所提供的事件时钟周期预测127来输出预测的相位差137,该预测的相位差表示事件时钟107与系统时钟112之间的相位差的预测的变化。由相位差预测器160在系统时钟112的每个周期内对预测的相位差137进行预测。相位差预测器160包括相位预测计数器136和对准检测器130,并且提供事件时钟107与系统时钟112之间的预测的相位差137作为输出。
图2A示出了相位预测器100,该相位预测器将事件时钟107和系统时钟112当作输入并且在输出处提供事件时钟107与系统时钟112之间的预测的相位差作为预测的相位差137。
图2B示出了系统时钟112、事件时钟107的示例性时序图、与事件时钟周期预测127相对应的预测的事件时钟200的图形表示以及系统时钟112与事件时钟107之间的预测的相位差137。
为了准确地预测系统时钟112与事件时钟107之间的相位差137,由相位预测计数器136在系统时钟域110内仿真预测的事件时钟200,这基于事件时钟周期预测器150所确定的事件时钟周期预测127。根据先前描述的第一实施方案,相位预测计数器136在每个系统时钟周期都随最新事件时钟周期预测127而递增。如果递增的相位预测计数器136的值变为大于“1”(表示一个事件时钟时段),则将该值除以1且将该值设定为模值,并且该除法的商仍然表示事件时钟上升边沿134的预期数量。预测的事件时钟200不是物理时钟信号,而是由预测的相位值表示的仿真的时钟信号,其中期望获知系统时钟域110中的事件时钟107的所有上升边沿的相位。
根据先前描述的第一实施方案,其中事件时钟周期预测127基于每个系统时钟周期的事件时钟周期分数,由图1的相位预测计数器136使用事件时钟周期预测127来仿真系统时钟域110中的预测的事件时钟200。相位预测计数器136存储当前相位预测值并且相位预测值在每个系统时钟周期随最新事件时钟周期预测127而递增。因此,相位预测计数器136基于相位预测计数器136的当前相位预测值和事件时钟周期预测127的值来预测事件时钟107与系统时钟112之间的相位差137。
在该第一实施方案中,当系统时钟112具有上升边沿202时,已知在系统时钟112的上升边沿202之前的时间(t1)时发生预测的事件时钟200的先前上升边沿250。因此,在该实施方案中,在事件时钟周期中测量第一系统时钟周期225期间系统时钟112与事件时钟107之间的预测的相位差137,其中一个事件时钟周期等于1值。在该实施方案中,系统时钟周期期间的相位差的状态被预测为等于先前状态加上每个系统时钟周期的事件时钟周期分数。
除了确定预测的相位差137的当前状态之外,相位差预测器160还使预测的事件时钟200与事件时钟107对准。这可由对准检测器130控制。为了使预测的事件时钟200与事件时钟107对准,事件时钟107驱动对准检测器130的边沿计数器138,从而改变每个事件时钟预先确定的边沿上的值。在一个实施方案中,边沿计数器138是格雷码计数器,并且在一个示例性实施方案中对上升边沿进行计数。在系统时钟112的每个上升边沿处采样对准检测器130的边沿计数器138并且计数器的数量递增,例如将自上一个计数器样本以来的事件时钟的上升边沿与预期数量事件时钟上升边沿134进行比较。如果事件时钟上升边沿134的预期数量不匹配事件时钟107上所见的上升边沿的数量,则通过将预测的相位差137设定为零来使预测的事件时钟200与系统时钟112重新对准。
事件时钟上升边沿134的预期数量由相位预测计数器136确定并且基于相位预测计数器136所提供的预测的相位差137。相位预测计数器136确定预测的事件时钟200何时经历时钟周期翻转,其中在一个实施方案中,在事件时钟周期预测127与当前预测的相位差137相加得到超过事件时钟时段的值时发生时钟周期翻转。翻转数量表示事件时钟上升边沿134的预期数量并且是将所得值与事件时钟时段相除时的商。预测的相位差137的新值是所得值对事件时钟时段取模。在一个实施方案中,当相位预测计数器136基于预测的相位差137来确定预测的事件时钟200不会经历时钟周期翻转时,可将事件时钟上升边沿134的预期数量设定为零,这指示预期预测的事件时钟200在系统时钟112的下一个周期期间不具有任何上升边沿。另外,当相位预测计数器136确定预测的事件时钟200将经历一个或多个时钟周期翻转时,可将事件时钟上升边沿134的预期数量设定为一定值,该值指示预期事件时钟107在系统时钟112的下一个周期期间具有一个或多个上升边沿。下文将提供与相位预测计数器136由此确定事件时钟上升边沿134的预期数量的方法有关的附加细节。
将事件时钟上升边沿134的预期数量提供给对准检测器130。在对准检测器130中,事件时钟107驱动小格雷码计数器,从而改变每个事件时钟上升边沿上的值。对准检测器130在每个系统时钟周期的上升边沿处采样格雷码计数器的值,并且将格雷码计数器的采样值与格雷码计数器的上一个采样值进行比较以确定已在上一个系统时钟周期内发生的上升边沿的数量。将该值与事件时钟上升边沿134的预期数量进行比较,并且如果这些值不匹配,则预测的事件时钟200需要与事件时钟107重新对准。在这种情况下,对准检测器130将重新对准信号132发送到相位预测计数器136以将预测的相位差137重置为零,从而使预测的事件时钟200与系统时钟112的上升边沿重新对准。
在其他实施方案中,可通过在每个系统时钟上升边沿处采样事件时钟的电平并且将采样值与先前样本值进行比较来确定事件时钟上的上升边沿的数量。应当理解,虽然本文描述了时钟上升边沿,但下降边沿的使用可代替上升边沿而不超出该范围。因此,可利用任何预先确定的边沿,并且边沿计数器138可对下降边沿进行计数。
如图2B所示,在系统时钟112的第一上升边沿202与系统时钟112的第二上升边沿204之间的第一系统时钟周期期间,预测的相位差137的状态(T1)225在模运算中被预测为T1=(t0+d)mod 1,其中d等于每个系统时钟周期112的事件时钟周期107数量,例如事件时钟周期预测127。假定系统时钟112和事件时钟107在时间t0时对准,因此T1=(0+0.58)mod1。根据模运算,“mod 1”指示一个事件时钟周期等于相位差中的1值,并且在相位差超过1模值时相位差重新开始,从而指示预测的事件时钟200的一个或多个时钟周期翻转。通过除法(t0+d)/1来确定翻转的预期数量,并且事件时钟上升边沿134的预期数量等于商。因此,第一时钟周期期间的预测的相位差137为T1=0.58,其以预测的相位差137的形式提供为来自相位差预测器160的输出。在T1下,预测的相位差137尚未超过1模值并且通过除法(t0+d)/1=0的商来确定翻转的预期数量,从而指示预测的事件时钟200在系统时钟112的下一个周期期间(在系统时钟112的第一上升边沿202与第二上升边沿204之间)不会经历时钟周期翻转。因此将事件时钟上升边沿134的预期数量设定为0。在系统时钟112的上升边沿204处将事件时钟上升边沿134的预期数量与事件时钟107的上升边沿的实际数量进行比较以确定预测的事件时钟200是否需要重新对准。
在下一个状态(T2)230下,当系统时钟112具有第二上升边沿204时,已知在系统时钟112的上升边沿204之前的时间(t2)时发生预测的事件时钟200的先前上升边沿250。因此,第二时钟周期期间的相位差137的状态(T2)230被预测为T2=(t1+d)mod 1=(0.58+0.58)mod 1=(1.16)mod1=0.16。在T2下,通过除法(t1+d)/1=(0.58+0.58/1)=1.16的商来确定翻转的预期数量,因此商为1,从而指示预测的事件时钟200已经历时钟周期翻转并且预期在系统时钟112的下一个周期期间(在系统时钟112的第二上升边沿204与第三上升边沿206之间)事件时钟107上有一个上升边沿。相位预测计数器136将事件时钟上升边沿134的预期数量设定为“1”以指示预测的事件时钟200经历了周期时钟翻转。相位预测计数器136将事件时钟上升边沿134的预期数量发送到对准检测器130,并且在时钟上升边沿206处,对准检测器130将事件时钟上升边沿134的预期数量的值与事件时钟107的上升边沿的实际数量进行比较以确定预测的事件时钟200是否需要与系统时钟112重新对准。在系统时钟112的上升边沿206处,发现事件时钟107的上升边沿的实际数量为1并且事件时钟上升边沿134的预期数量也为1。由于事件时钟107的上升边沿的实际数量和事件时钟上升边沿134的预期数量匹配,因此不必在上升边沿206处使预测的事件时钟200与系统时钟112重新对准。
在下一个状态235下,当系统时钟112具有下一个上升边沿206时,T3=(t2+d)mod1=(0.16+0.58)mod 1=0.74。通过除法(t1+d)/1=(0.16+0.58/1)=0.74的商来确定上升边沿的预期数量,因此商为0,从而指示预测的事件时钟200在状态235期间不会具有任何上升边沿。相位预测计数器136将事件时钟上升边沿134的预期数量设定为“0”以指示预期预测的事件时钟200在系统时钟112的下一个周期(上升边沿206之后的周期)期间不具有任何上升边沿,并且将事件时钟上升边沿134的预期数量发送到对准检测器130。对准检测器130在系统时钟112的上升边沿208处将事件时钟107的上升边沿的实际数量与事件时钟上升边沿134的预期数量进行比较以确定预测的事件时钟200是否需要与系统时钟112重新对准。在系统时钟112的上升边沿208处,发现事件时钟107的上升边沿的实际数量为1。由于事件时钟107的上升边沿的实际数量的值不同于事件时钟上升边沿134的预期数量,因此有必要在状态T4下使预测的事件时钟200与系统时钟112重新对准。因此,对准检测器130将重新对准信号132发送到相位预测计数器136并且相位预测计数器136将相位差137设定为零。
在第二实施方案中,其中相对于一个系统时钟周期时段来确定事件时钟周期预测127,并且事件时钟周期预测127是以等于一个系统时钟周期的时间单位来测量的从事件时钟边沿到先前事件时钟边沿的时间,状态T1下的事件时钟周期预测127被确定为等于约并且因此,在每个事件时钟周期期间存在约1.73个系统时钟周期,从而指示1.73的模数。根据该实施方案,并参照图2B,发现相应预测的相位差137为T1=(t0+1)mod1.73=1,T2=(1+1)mod1.73=0.27,T3=(0.27+1)mod1.73=1.27,T4=(1.27+1)mod1.73=0.54。与第一实施方案类似,由于与1.73相除的商在T1和T3下为“0”并且在T2下为“1”,因此由对准检测器130在系统时钟112的上升边沿处比较事件时钟107的上升边沿的实际数量和事件时钟上升边沿134的预期数量。在上升边沿204和206处,发现事件时钟107的上升边沿的数量和事件时钟上升边沿134的预期数量匹配,因此不执行预测的事件时钟200的重新对准。然而,在上升边沿208处,事件时钟107的上升边沿的数量和事件时钟上升边沿134的预期数量不匹配,并且因此,使预测的事件时钟200与系统时钟112重新对准并将相位差137设定为零。
在第三实施方案中,其中相对于已知系统时钟周期时段来确定事件时钟周期预测127,并且事件时钟周期预测127是以按纳秒计的时间单位来测量的从事件时钟边沿到先前事件时钟边沿的时间,假定系统时钟周期时段等于6.25ns,则事件时钟周期预测127被确定为等于约 根据该实施方案,并参照图2B,发现预测的相位差137为T1=(t0+6.25ns)mod10.8ns=6.25ns,T2=(6.25ns+6.25ns)mod10.8ns=1.7ns,T3=(1.7ns+6.25)mod10.8ns=7.95ns,T4=(7.95ns+6.25)mod10.8ns=3.4ns。与第一实施方案和第二实施方案类似,与10.8相除的商在T1和T3下为“0”并且在T2下为“1”。在每个系统时钟112的上升边沿处将事件时钟上升边沿134的预期数量与对准检测器130所检测的上升事件时钟边沿的实际数量进行比较。在上升边沿204和206处,发现事件时钟107的上升边沿的实际数量和事件时钟上升边沿134的预期数量匹配,因此不执行预测的事件时钟200的重新对准。然而,在上升边沿208处,事件时钟上升边沿的实际数量和事件时钟上升边沿134的预期数量不匹配,并且因此,使预测的事件时钟200与系统时钟112重新对准并将相位差137设定为零。
一般来讲,预测的相位差最初将不正确,因为系统时钟112与事件时钟107之间的实际相位差是未知的。然而,通过将系统时钟112的每个上升边沿之间的事件时钟107的上升边沿的数量与事件时钟上升边沿134的预期数量进行比较,可以检测事件时钟与系统时钟之间的相位差何时不匹配来自相位预测计数器136的预测的相位差137。该自动重新对准确保预测的相位差值极快位于实际相位差的皮秒以内。
来自本发明的相位预测器100的预测的相位差137可用于处理已在事件时钟域105中发生的事件在系统时钟域110中的时序事件信息。在一个特定实施方案中,来自相位预测器100的预测的相位差输出137可用于支持多时钟域硬件中的高精度时间戳记,该多时钟域硬件需要能评估何时在与使用时间戳的时钟域不同的另一个时钟域中发生事件的能力。利用本发明,通过仿真系统时钟域110中的预测的事件时钟200来实现使可用时序信息进入系统时钟域110,并且由于从相位预测器得知这两个时钟域之间的相位关系,因此所提供的时间戳记精度可比系统时钟域110的时钟时段高得多。
在一个特定示例中,就以太网交换机而言,在以太网交换机的物理层(PHY)处,预测的相位差输出137可用于以极高精度记录传输的以太网帧的传输和接收时间。传输和接收时间通常在PTP(精确时间协议,IEEE1588)中使用以在装备之间传递时间,并且时间传递的精度直接取决于时间戳的精度。
PTP可用于使具有不同同步要求的许多不同应用中的装备(包括小区发射塔及测量和工业控制系统)同步。预期使在以太网上连接的装备的时间非常精确地同步的能力也能满足本领域中的许多新应用。
图3A示出了用于预测两个时钟信号之间的相位差的方法300的流程图,其中相位差具有等于一个系统时钟周期的时间单位。该方法包括用于通过确定在每个系统时钟周期期间发生的事件时钟周期的数量来确定与系统时钟域中的系统时钟周期相关的事件时钟域中的事件时钟的事件时钟周期预测的第一步骤305。确定事件时钟周期预测可由如参照图1描述的相位预测器100的事件时钟周期预测器150来完成。
在下一个步骤310中,该方法包括基于所确定的事件时钟周期预测来仿真系统域中的预测的事件时钟。如参照图1描述的相位差预测器160的相位预测计数器136可用于仿真预测的事件时钟。
在步骤315处,该方法包括基于系统时钟域中仿真的预测的事件时钟来预测事件时钟与系统时钟之间的相位差,其中在系统时钟的边沿处预测该相位差并且该相位差等于系统时钟的边沿与预测的事件时钟的先前边沿之间的时间,并且其中预测的相位差具有等于一个系统时钟周期的时间单位。图1的相位预测计数器136可用于基于相位预测计数器136的当前值和事件时钟周期预测127的值来预测事件时钟与系统时钟之间的相位差。
在步骤320处,该方法包括基于预测的相位差来使系统时钟域中仿真的预测的事件时钟与事件时钟域中的事件时钟对准。参照图1描述的相位差预测器160的相位预测计数器136和对准检测器130可用于使预测的事件时钟与事件时钟域中的事件时钟对准。
图4示出了用于预测两个时钟信号之间的相位差的方法400的流程图,其中相位差具有等于一个事件时钟周期的时间单位。该方法包括用于通过确定在每个事件时钟周期期间发生的系统时钟周期的数量来确定与系统时钟域中的系统时钟周期相关的事件时钟域中的事件时钟的事件时钟周期预测的第一步骤405。确定事件时钟周期预测可由如参照图1描述的相位预测器100的事件时钟周期预测器150来完成。
在下一个步骤410中,该方法包括基于所确定的事件时钟周期预测来仿真系统域中的预测的事件时钟。如参照图1描述的相位差预测器160的相位预测计数器136可用于仿真预测的事件时钟。
在步骤415处,该方法包括基于系统时钟域中仿真的预测的事件时钟来预测事件时钟与系统时钟之间的相位差,其中在系统时钟的边沿处预测该相位差并且该相位差等于系统时钟的边沿与预测的事件时钟的先前边沿之间的时间,并且其中预测的相位差具有等于一个事件时钟周期的时间单位。图1的相位预测计数器136可用于基于相位预测计数器136的当前值和事件时钟周期预测127的值来预测事件时钟与系统时钟之间的相位差。
在步骤420处,该方法包括基于预测的相位差来使系统时钟域中仿真的预测的事件时钟与事件时钟域中的事件时钟对准。参照图1描述的相位差预测器160的相位预测计数器136和对准检测器130可用于使预测的事件时钟与事件时钟域中的事件时钟对准。
图5示出了用于预测两个时钟信号之间的相位差的方法500的流程图,其中相位差以时间单位来测量。该方法包括用于通过在给出系统时钟周期的持续时间的情况下确定事件时钟周期的持续时间来确定与系统时钟域中的系统时钟周期相关的事件时钟域中的事件时钟的事件时钟周期预测的第一步骤505。确定事件时钟周期预测可由如参照图1描述的相位预测器100的事件时钟周期预测器150来完成。
在下一个步骤510中,该方法包括基于所确定的事件时钟周期预测来仿真系统域中的预测的事件时钟。如参照图1描述的相位差预测器160的相位预测计数器136可用于仿真预测的事件时钟。
在步骤515处,该方法包括基于系统时钟域中仿真的预测的事件时钟来预测事件时钟与系统时钟之间的相位差,其中在系统时钟的边沿处预测该相位差并且该相位差等于系统时钟的边沿与预测的事件时钟的先前边沿之间的时间,并且其中预测的相位差以时间单位来测量。图1的相位预测计数器136可用于基于相位预测计数器136的当前值和事件时钟周期预测127的值来预测事件时钟与系统时钟之间的相位差。
在步骤520处,该方法包括基于预测的相位差来使系统时钟域中仿真的预测的事件时钟与事件时钟域中的事件时钟对准。参照图1描述的相位差预测器160的相位预测计数器136和对准检测器130可用于使预测的事件时钟与事件时钟域中的事件时钟对准。
将参照图6进一步示出对准检测器130所执行的对准步骤320、420和520的细节,其中图6示出了用于基于预测的相位差来使系统时钟域中仿真的预测的事件时钟与事件时钟域中的事件时钟对准的方法600的流程图。该方法包括用于基于预测的相位差来确定预测的事件时钟的每个系统时钟周期的预先确定的边沿(例如,上升边沿或下降边沿)的数量的第一步骤605。
在下一个步骤610中,该方法包括对事件时钟域中的事件时钟的预先确定的边沿的数量进行计数并且在系统时钟边沿处采样计数器的值以确定每个系统时钟周期的事件时钟的预先确定的边沿的实际数量。
在步骤615处,该方法包括在系统时钟边沿处将预测的事件时钟的预先确定的边沿的数量与事件时钟的预先确定的边沿的实际数量进行比较,其中如果预测的事件时钟的预先确定的边沿的数量匹配事件时钟的预先确定的边沿的数量,则使系统时钟域中仿真的预测的事件时钟与系统时钟对准,并且不需要执行重新对准动作。如果预测的事件时钟的预先确定的边沿的数量不匹配事件时钟的预先确定的边沿的数量,则通过使预测的时钟上升边沿与系统时钟上升边沿对准,例如将事件时钟与系统时钟之间的预测的相位差设定为零,来使预测的事件时钟重新对准。
本发明的实施方案更准确地检测和预测驱动PTP时间的系统时钟与驱动每个物理以太网端口的RX(接收)和TX(传输)事件时钟之间的相位关系。PTP逻辑在检测到PTP帧时生成系统时钟域中的RX和TX时间戳。当PTP帧经过系统时钟域的连接器时,帧进入/存在系统时钟域的实际时间与PTP逻辑生成RX/TX时间戳的时间之间有差异。本发明的相位预测器100结果与PHY的已知延迟一起用于调节PTP逻辑所捕获的时间戳并且生成待在PTP帧中使用的真实PTP时间戳。在一些具体实施中,相位预测器100可用于将PTP时间从系统时钟域传递到事件时钟域并且在事件时钟域中诸如在以太网MAC中执行PTP帧修改。
IEEE 1588通常用于使装备同步并且同步的精度主要取决于装备中使用的以太网交换机和PHY的时间戳精度。利用本发明的系统和方法,可以使端点同步,达到允许包括5G电信网同步和多个测量设备同步在内的许多新应用的精度。1588协议传递帧数据,其中从系统域中的主节点到事件域中的从节点的路径上传送的每个节点必须用该节点中所见的传输时间(in-flight time)来更新字段。因此,该节点必须能够断定帧通过的精确时间是1.235187微秒(作为一个非限制性示例),且精度为1纳秒。在不采用本发明的情况下,仅可以断定帧的传输时间在1.23微秒与1.25微秒之间,即精度为+/-20纳秒。因此,本发明的系统所提供的时间戳记精度是以太网交换机和PHY的重要特征。
另外,本发明的相位预测器100实现是纯数字功能并且可用于其他需要获知时钟之间的相位的应用。本发明的相位预测器100以极高精度(皮秒级)提供系统时钟与事件时钟之间的相位值。相位预测器100可被实现为纯RTL逻辑并因此易于集成到不同电路设计中。本发明自动地调整以适应频率波动,需要极少配置并且不需要校准。本发明自动地测量和补偿时钟之间的频率漂移,并且因此,这些时钟不需要一起同步。因此,被设计为具有本发明的相位检测器和预测器100的系统可支持极高精度PTP时间戳记而不需要SyncE(同步以太网)或模拟锁相环(PLL)。
在一个实施方案中,相位预测器的部分可在集成电路中实现为单个半导体管芯。另选地,集成电路可包括电耦接在一起的多个半导体管芯,诸如封装在单个集成电路封装中的多芯片模块。
在各种实施方案中,本发明的系统的部分可在现场可编程门阵列(FPGA)或专用集成电路(ASIC)中实现。本领域技术人员应当理解,电路元件的各种功能也可被实现为软件程序中的处理步骤。此类软件可用于例如数字信号处理器、网络处理器、微控制器或通用计算机中。
除非如从讨论中显而易见的另有特别说明,否则应当理解,在整个本说明书中,利用诸如“接收”、“确定”、“生成”、“限制”、“发送”、“计数”、“分类”等的术语的讨论可以指计算机系统或类似电子计算设备的动作和过程,该计算机系统或类似电子计算设备将表示为计算机系统的寄存器和存储器内的物理(电子)量的数据操纵和转化成类似地表示为计算机系统存储器或寄存器或者其他此类信息存储、传输或显示设备内的物理量的其他数据。
本发明可以体现在响应于基于软件的指令而执行动作的各种计算平台上。下文提供了可用于实现本发明的信息技术的前置基础。
本发明的方法可以存储在计算机可读介质上,该计算机可读介质可以是计算机可读信号介质或计算机可读存储介质。计算机可读存储介质可以是例如但不限于电子、磁、光、电磁、红外或半导体系统、装置或设备,或前述各项的任何合适的组合。计算机可读存储介质的更具体示例(非穷尽列表)将包括以下各项:具有一个或多个导线的电连接、便携式计算机磁盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦可编程只读存储器(EPROM或闪速存储器)、光纤、便携式压缩盘只读存储器(CD-ROM)、光学存储设备、磁存储设备,或前述各项的任何合适的组合。在本文件的上下文中,计算机可读存储介质可以是可包含或存储供指令执行系统、装置或设备使用或与它们结合在一起使用的程序的任何非暂态有形介质。
计算机可读信号介质可以包括例如在基带中或作为载波的一部分传播的数据信号,其中体现了计算机可读程序代码。这种传播的信号可以采用多种形式中的任何一种形式,包括但不限于电磁信号、光信号或它们的任何合适的组合。计算机可读信号介质可以是并非计算机可读存储介质的任何计算机可读介质,该计算机可读介质可传送、传播或传输供指令执行系统、装置或设备使用或与它们结合在一起使用的程序。然而,如上所指示,由于电路法定主题限制,本发明的作为软件产品的权利要求是体现在诸如计算机硬盘驱动器、闪存-RAM、光盘等的非暂态软件介质中的那些。
计算机可读介质上体现的程序代码可以使用任何适当的介质来传输,包括但不限于无线、有线线路、光纤电缆、射频等,或者前述各项的任何合适的组合。用于执行本发明的各方面的操作的计算机程序代码可以使用一种或多种编程语言的任何组合来编写,该编程语言包括诸如Java、C#、C++、Visual Basic等面向对象的编程语言以及诸如“C”编程语言或类似编程语言的常规过程编程语言。
下文将参照根据本发明的实施方案的方法、装置(系统)和计算机程序产品的流程图和/或框图来描述本发明的各方面。应当理解,流程图和/或框图的每个框以及流程图和/或框图中的框的组合可以由计算机程序指令实现。可以将这些计算机程序指令提供给通用计算机、专用计算机或其他可编程数据处理装置的处理器以产生机器,使得经由该计算机或其他可编程数据处理装置的处理器执行的该指令产生用于实现在一个或多个流程图和/或框图框中指定的功能/动作的装置。
还可以将这些计算机程序指令存储在计算机可读介质中,该计算机可读介质可以引导计算机、其他可编程数据处理装置或其他设备以特定方式发挥功能,使得存储在计算机可读介质中的该指令产生包括实现在一个或多个流程图和/或框图框中指定的功能/动作的指令的制品。
还可以将计算机程序指令加载到计算机、其他可编程数据处理装置或其他设备上,使得在该计算机、其他可编程装置或其他设备上执行一系列操作步骤以产生计算机实现的过程,从而在该计算机或其他可编程装置上执行的指令提供用于实现在一个或多个流程图和/或框图框中指定的功能/动作的过程。
此外,为了讨论和理解本发明的实施方案,应当理解,本领域技术人员使用各种术语来描述技术和方法。此外,在本说明书中,为了进行解释,阐述了许多具体细节以便提供本发明的透彻理解。然而,对于本领域普通技术人员显而易见的是,可以在没有这些具体细节的情况下实践本发明。在一些情况下,为了避免模糊本发明,以框图形式而不是详细地示出熟知的结构和设备。充分详细地描述了这些实施方案以使得本领域普通技术人员能够实践本发明,并且应当理解,在不脱离本发明的范围的情况下,可以利用其他实施方案,并且可以作出逻辑、机械、电气和其他改变。
Claims (20)
1.一种用于预测两个时钟信号之间的相位差的方法,所述方法包括:
确定与系统时钟域中的系统时钟周期相关的事件时钟域中的事件时钟的事件时钟周期预测;
基于所确定的事件时钟周期预测来仿真所述系统时钟域中的预测的事件时钟;
基于所述系统时钟域中仿真的所述预测的事件时钟来预测所述事件时钟与所述系统时钟之间的相位差,其中在所述系统时钟的边沿处预测所述相位差并且所述相位差等于所述系统时钟的所述边沿与所述预测的事件时钟的先前边沿之间的时间;以及
基于所述预测的相位差来使所述系统时钟域中仿真的所述预测的事件时钟与所述事件时钟域中的所述事件时钟对准。
2.根据权利要求1所述的方法,其中确定与所述系统时钟域中的所述系统时钟周期相关的所述事件时钟域中的所述事件时钟的所述事件时钟周期预测还包括确定在每个系统时钟周期期间发生的事件时钟周期的数量,并且其中所述相位差具有等于一个系统时钟周期的时间单位。
3.根据权利要求1所述的方法,其中确定与所述系统时钟域中的所述系统时钟周期相关的所述事件时钟域中的所述事件时钟的所述事件时钟周期预测还包括确定在每个事件时钟周期期间发生的系统时钟周期的数量,并且其中所述相位差具有等于一个事件时钟周期的时间单位。
4.根据权利要求1所述的方法,其中所述系统时钟周期的持续时间是已知的,并且其中确定与所述系统时钟域中的所述系统时钟周期相关的所述事件时钟域中的所述事件时钟的所述事件时钟周期预测还包括在给出系统时钟周期的所述持续时间的情况下确定事件时钟周期的持续时间,并且其中所述相位差以时间单位来测量。
5.根据权利要求1所述的方法,其中确定与所述系统时钟域中的所述系统时钟周期相关的所述事件时钟域中的所述事件时钟的所述事件时钟周期预测还包括在所述事件时钟域中计数的事件时钟周期的数量期间对在所述系统时钟域中发生的系统时钟周期的数量进行计数。
6.根据权利要求1所述的方法,其中使所述系统时钟域中仿真的所述预测的事件时钟与所述事件时钟域中的所述事件时钟对准还包括:
基于所述预测的相位差来确定所述预测的事件时钟的每个系统时钟周期的预先确定的边沿的数量;
对所述事件时钟域中的所述事件时钟的预先确定的边沿的所述数量进行计数并且在系统时钟边沿处采样计数器的值以确定每个系统时钟周期的所述事件时钟的预先确定的边沿的实际数量;
在所述系统时钟边沿处将所述预测的事件时钟的预先确定的边沿的所述数量与所述事件时钟的预先确定的边沿的所述实际数量进行比较;以及
如果所述预测的事件时钟的预先确定的边沿的所述数量不匹配所述事件时钟的预先确定的边沿的所述数量,则使所述系统时钟域中仿真的所述预测的事件时钟与所述系统时钟重新对准。
7.根据权利要求6所述的方法,其中使所述系统时钟域中仿真的所述预测的事件时钟与所述系统时钟重新对准还包括如果所述预测的事件时钟的预先确定的边沿的所述数量不匹配所述事件时钟的预先确定的边沿的所述数量,则将所述预测的相位差设定为零。
8.根据权利要求6所述的方法,其中基于所述预测的相位差来确定事件时钟预先确定的边沿的预期数量还包括从所述预测的相位差中识别所述预测的事件时钟的时钟周期翻转。
9.根据权利要求8所述的方法,其中时钟周期翻转指示预期所述预测的事件时钟在所述系统时钟的下一个周期期间具有一个或多个预先确定的边沿级。
10.根据权利要求6所述的方法,其中使所述系统时钟域中仿真的所述预测的事件时钟与所述系统时钟重新对准还包括当所述预测的事件时钟的预先确定的边沿的所述数量不匹配所述事件时钟的预先确定的边沿的所述数量时,生成重新对准信号。
11.根据权利要求1所述的方法,所述方法还包括使用所述预测的相位差来调节在所述事件时钟域与所述系统时钟域之间或在所述系统时钟域与所述事件时钟域之间传输的一个或多个数据分组的时间戳。
12.一种用于预测两个时钟信号之间的相位差的方法,所述方法包括:
在事件时钟域中计数的事件时钟周期的预先确定的数量期间对在系统时钟域中发生的系统时钟周期的数量进行计数;
将系统时钟周期的所述计数的数量除以事件时钟周期的所述计数的数量以确定每个事件时钟周期的系统时钟周期的数量;
将每个事件时钟周期的系统时钟周期的所述数量乘以所述系统时钟周期的已知持续时间以预测事件时钟周期的持续时间;
基于所述事件时钟周期的所述预测的持续时间来仿真所述系统时钟域中的预测的事件时钟;
基于所述系统时钟域中仿真的所述预测的事件时钟来预测所述事件时钟与所述系统时钟之间的相位差,其中在所述系统时钟的边沿处预测所述预测的相位差并且所述预测的相位差等于所述系统时钟的所述边沿与所述预测的事件时钟的先前边沿之间的时间;
基于所述预测的相位差来确定事件时钟预先确定的边沿的预期数量;
在系统时钟边沿处采样由所述事件时钟域中的所述事件时钟驱动的预先确定的边沿计数器以确定所述预先确定的边沿计数器的采样值;
通过将所述采样的预先确定的边沿计数器的所述值与所述采样的预先确定的边沿计数器的上一个值进行比较来在所述上一个系统时钟周期期间检测所述事件时钟的预先确定的边沿的所述数量;
在所述系统时钟边沿处将事件时钟预先确定的边沿的所述预期数量与所述事件时钟的预先确定的边沿的所述数量进行比较;以及
如果事件时钟预先确定的边沿的所述数量不匹配所述事件时钟的预先确定的边沿的所述数量,则使所述预测的事件时钟与所述系统时钟重新对准。
13.一种相位预测器,包括:
事件时钟周期预测器,所述事件时钟周期预测器用于接收在系统时钟域中运行的系统时钟和在事件时钟域中运行的事件时钟,所述事件时钟周期预测器用于确定与所述系统时钟周期相关的所述事件时钟的事件时钟周期预测;
相位差预测器,所述相位差预测器用于基于所述事件时钟周期预测来仿真所述系统时钟域中的预测的事件时钟;用于预测所述事件时钟与所述系统时钟之间的相位差;以及用于基于所述预测的相位差来使所述预测的事件时钟与所述系统时钟对准,其中在所述系统时钟的边沿处预测所述预测的相位差并且所述预测的相位差等于所述系统时钟的所述边沿与所述预测的事件时钟的先前边沿之间的时间。
14.根据权利要求13所述的相位预测器,其中所述事件时钟周期预测器还包括用于确定在每个系统时钟周期期间发生的事件时钟周期的数量的事件时钟计数器、系统时钟计数器和除法器电路,并且其中由所述相位差预测器确定的所述相位差具有等于一个系统时钟周期的时间单位。
15.根据权利要求13所述的相位预测器,其中所述事件时钟周期预测器还包括用于确定在每个事件时钟周期期间发生的系统时钟周期的数量的事件时钟计数器、系统时钟计数器和除法器电路,并且其中由所述相位差预测器确定的所述相位差具有等于一个事件时钟周期的时间单位。
16.根据权利要求13所述的相位预测器,其中所述事件时钟周期预测器还包括用于在给出系统时钟周期的持续时间的情况下确定事件时钟周期的持续时间的事件时钟计数器、系统时钟计数器和除法器电路,并且其中由所述相位差预测器确定的所述相位差以时间单位来测量。
17.根据权利要求13所述的相位预测器,其中所述相位差预测器还包括:
相位预测计数器,所述相位预测计数器用于基于所述预测的相位差来确定所述下一个系统时钟周期中的所述预测的事件时钟的上升时钟的预期数量。
18.根据权利要求17所述的相位预测器,其中基于所述预测的相位差来确定所述下一个系统时钟周期中的所述预测的事件时钟的上升时钟的预期数量还包括从所述预测的相位差中识别所述预测的事件时钟的时钟周期翻转。
19.根据权利要求17所述的相位预测器,其中所述相位差预测器还包括用于以下操作的对准检测器:
接收所述预测的事件时钟的预先确定的边沿的所述预期数量;
在系统时钟边沿处采样对所述事件时钟域中的所述事件时钟的预先确定的边沿的所述数量进行计数的预先确定的边沿计数器以确定所述上一个系统时钟周期期间的所述事件时钟的预先确定的边沿的所述数量;
将事件时钟预先确定的边沿的所述预期数量与所述事件时钟的预先确定的边沿的所述实际数量进行比较;以及
如果所述预测的事件时钟的预先确定的边沿的所述数量不匹配所述事件时钟的预先确定的边沿的所述数量,则生成重新对准信号。
20.根据权利要求17所述的相位预测器,其中所述相位预测计数器进一步用于如果所述预测的事件时钟的预先确定的边沿的所述数量不匹配所述事件时钟的预先确定的边沿的所述数量,则将所述预测的相位差设定为零。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201962833533P | 2019-04-12 | 2019-04-12 | |
US62/833,533 | 2019-04-12 | ||
US16/557,866 | 2019-08-30 | ||
US16/557,866 US10797686B1 (en) | 2019-04-12 | 2019-08-30 | Phase predictor and associated method of use |
PCT/US2019/052589 WO2020209891A1 (en) | 2019-04-12 | 2019-09-24 | Phase predictor and associated method of use |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113711510A true CN113711510A (zh) | 2021-11-26 |
CN113711510B CN113711510B (zh) | 2023-01-13 |
Family
ID=72664309
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201980095016.6A Active CN113711510B (zh) | 2019-04-12 | 2019-09-24 | 相位预测器和相关联的使用方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US10797686B1 (zh) |
CN (1) | CN113711510B (zh) |
DE (1) | DE112019007204T5 (zh) |
TW (1) | TWI821549B (zh) |
WO (1) | WO2020209891A1 (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116700431A (zh) * | 2023-08-04 | 2023-09-05 | 深圳时识科技有限公司 | 事件驱动的时钟生成方法及装置、芯片及电子设备 |
CN117254872A (zh) * | 2023-11-17 | 2023-12-19 | 江苏信而泰智能装备有限公司 | 一种高精度时间戳的获取方法、系统、设备及存储介质 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11296806B2 (en) | 2018-06-11 | 2022-04-05 | Skyworks Solutions, Inc. | Shared communication channel that interleaves 1 PPS signals and messaging |
US11526193B2 (en) | 2019-03-07 | 2022-12-13 | Skyworks Solutions, Inc. | Maintaining the correct time when counter values are transferred between clock domains |
US11088819B1 (en) * | 2020-03-31 | 2021-08-10 | Silicon Laboratories Inc. | Secondary phase compensation assist for PLL IO delay |
US11088816B1 (en) * | 2020-03-31 | 2021-08-10 | Silicon Laboratories Inc. | Secondary phase compensation assist for PLL IO delay aligning sync signal to system clock signal |
US11290250B2 (en) | 2020-04-15 | 2022-03-29 | Skyworks Solutions, Inc. | Phase transport with frequency translation without a PLL |
US11658911B2 (en) | 2020-12-16 | 2023-05-23 | Microchip Technology Inc. | System and method for low latency network switching |
US11502764B2 (en) | 2020-12-28 | 2022-11-15 | Skyworks Solutions, Inc. | FSYNC mismatch tracking |
US11892955B2 (en) | 2021-06-01 | 2024-02-06 | Microchip Technology Inc. | System and method for bypass memory read request detection |
US11502812B1 (en) | 2021-07-14 | 2022-11-15 | Skyworks Solutions, Inc. | Data protocol over clock line |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102843134A (zh) * | 2011-06-20 | 2012-12-26 | 英特尔移动通信有限责任公司 | 具有自动时钟对准的数字pll |
CN104639118A (zh) * | 2013-11-08 | 2015-05-20 | 瑞士优北罗股份有限公司 | 时钟信号之间的相位对齐 |
US20180138915A1 (en) * | 2016-11-16 | 2018-05-17 | Perceptia Devices, Inc. | Fractional-n jitter attenuator |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6744285B2 (en) * | 2002-08-08 | 2004-06-01 | Agilent Technologies, Inc. | Method and apparatus for synchronously transferring data across multiple clock domains |
US7242737B2 (en) | 2003-07-09 | 2007-07-10 | International Business Machines Corporation | System and method for data phase realignment |
US7206958B1 (en) | 2003-10-21 | 2007-04-17 | Sun Microsystems, Inc. | Determining cycle adjustments for static timing analysis of multifrequency circuits |
TWI436630B (zh) * | 2010-11-16 | 2014-05-01 | Etron Technology Inc | 可容忍擾動之相位選擇器與相關方法、以及時脈與資料恢復電路 |
-
2019
- 2019-08-30 US US16/557,866 patent/US10797686B1/en active Active
- 2019-09-24 CN CN201980095016.6A patent/CN113711510B/zh active Active
- 2019-09-24 WO PCT/US2019/052589 patent/WO2020209891A1/en active Application Filing
- 2019-09-24 DE DE112019007204.8T patent/DE112019007204T5/de active Pending
-
2020
- 2020-03-26 TW TW109110198A patent/TWI821549B/zh active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102843134A (zh) * | 2011-06-20 | 2012-12-26 | 英特尔移动通信有限责任公司 | 具有自动时钟对准的数字pll |
CN104639118A (zh) * | 2013-11-08 | 2015-05-20 | 瑞士优北罗股份有限公司 | 时钟信号之间的相位对齐 |
US20180138915A1 (en) * | 2016-11-16 | 2018-05-17 | Perceptia Devices, Inc. | Fractional-n jitter attenuator |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116700431A (zh) * | 2023-08-04 | 2023-09-05 | 深圳时识科技有限公司 | 事件驱动的时钟生成方法及装置、芯片及电子设备 |
CN116700431B (zh) * | 2023-08-04 | 2024-02-02 | 深圳时识科技有限公司 | 事件驱动的时钟生成方法及装置、芯片及电子设备 |
CN117254872A (zh) * | 2023-11-17 | 2023-12-19 | 江苏信而泰智能装备有限公司 | 一种高精度时间戳的获取方法、系统、设备及存储介质 |
CN117254872B (zh) * | 2023-11-17 | 2024-04-05 | 江苏信而泰智能装备有限公司 | 一种高精度时间戳的获取方法、系统、设备及存储介质 |
Also Published As
Publication number | Publication date |
---|---|
TW202042521A (zh) | 2020-11-16 |
WO2020209891A1 (en) | 2020-10-15 |
TWI821549B (zh) | 2023-11-11 |
DE112019007204T5 (de) | 2022-01-20 |
US10797686B1 (en) | 2020-10-06 |
CN113711510B (zh) | 2023-01-13 |
US20200328736A1 (en) | 2020-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN113711510B (zh) | 相位预测器和相关联的使用方法 | |
CN110520815B (zh) | 加精确时间戳的方法和系统 | |
US10868664B2 (en) | Minimizing timestamp error in PTP systems | |
CN106533399B (zh) | 修改时钟信号的电路和方法及执行时间敏感任务的装置 | |
EP3905554A1 (en) | Time synchronization method and electronic device | |
CN111510237B (zh) | 修改时钟信号的控制器和方法、同步装置 | |
US20070260906A1 (en) | Clock synchronization method and apparatus | |
JP4944894B2 (ja) | 同期クロック信号を調整する方法および装置 | |
CN115698898B (zh) | 用于在网络设备中同步节点的系统和方法 | |
KR20150143801A (ko) | 타임스탬프를 생성하는 방법, 장치, 그리고 시스템 | |
CN113810145A (zh) | 接收端时间戳准确性 | |
US9806876B2 (en) | Method and apparatus for compensating synchronization timing in a distributed timing network | |
US10142043B2 (en) | Time differential digital circuit | |
EP3580577B1 (en) | Phase difference estimator and signal source locating system | |
US8294501B1 (en) | Multiphase clock generation and calibration | |
CN106533598B (zh) | 事件之间的发生时间差的估计电路和方法、计算机可读存储介质 | |
CN115333660A (zh) | 精确时间戳校正 | |
CN114070762B (zh) | 网络监测探针组件、同步方法、数据采集分析装置 | |
JP6427967B2 (ja) | データ受信機、入出力装置、ジッタ測定装置およびジッタ測定方法 | |
CN113067655B (zh) | 用于时钟同步的方法、设备、装置以及计算机存储介质 | |
US9344209B2 (en) | Discrete time compensation mechanisms | |
JP2018067824A (ja) | 位相差推定装置及びその位相差推定装置を備えた通信機器 | |
JP2023104245A (ja) | 中継装置 | |
CN117768055A (zh) | 一种时钟同步测试系统和方法 | |
KR20040105070A (ko) | 클럭신호의 지연을 이용한 클럭신호 위상변화 검출 장치및 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |