CN115698898B - 用于在网络设备中同步节点的系统和方法 - Google Patents

用于在网络设备中同步节点的系统和方法 Download PDF

Info

Publication number
CN115698898B
CN115698898B CN202180037106.7A CN202180037106A CN115698898B CN 115698898 B CN115698898 B CN 115698898B CN 202180037106 A CN202180037106 A CN 202180037106A CN 115698898 B CN115698898 B CN 115698898B
Authority
CN
China
Prior art keywords
timing signal
nodes
delay
transmission path
timing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202180037106.7A
Other languages
English (en)
Other versions
CN115698898A (zh
Inventor
A·查托帕德亚
A·德库斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microchip Technology Inc
Original Assignee
Microchip Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microchip Technology Inc filed Critical Microchip Technology Inc
Publication of CN115698898A publication Critical patent/CN115698898A/zh
Application granted granted Critical
Publication of CN115698898B publication Critical patent/CN115698898B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/0033—Correction by delay
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0682—Clock or time synchronisation in a network by delay compensation, e.g. by compensation of propagation delay or variations thereof, by ranging
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/14—Time supervision arrangements, e.g. real time clock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0658—Clock or time synchronisation among packet nodes
    • H04J3/0661—Clock or time synchronisation among packet nodes using timestamps
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/08—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
    • H04L43/0852—Delays
    • H04L43/0864—Round trip delays

Abstract

一种用于使用菊花链网络将多个节点同步到定时信号的系统和方法，该菊花链网络具有在中点处连接的正向传输路径和反向传输路径。确定定时信号到菊花链网络的中点的时延，确定定时信号从节点到菊花链网络的中点的相应时延，并且计算多个节点中的每个节点的相应定时偏移。基于该节点的相应定时偏移调整多个节点中的每个节点处的本地日时计数器，以将多个节点同步到定时信号。

Description

用于在网络设备中同步节点的系统和方法
相关申请的交叉引用
本申请要求于2020年7月22日提交的美国临时专利申请序列号63/055,228以及于2021年4月28日提交的美国非临时专利申请序列号17/242,493的优先权，这些专利申请中的每个专利申请的内容全文以引用方式并入本文。
背景技术
定时和同步对于日益数字化、网络化的世界至关重要。精确和准确的定时对于数据中心、有线和无线通信、金融交易所、工业网络、智能电网和各种其他安全通信系统是至关重要的。精确和准确的定时通常需要系统内各个节点的同步。需要同步的节点可以是通过网络连接的多个设备，或者需要同步的多个节点可被包含在通过网络连接的单个设备中。由于这些节点中的每个节点都可在不同的日时(ToD)钟上运行并且可能位于系统的不同区域中，因此在这些节点中实现亚纳秒精度并非易事。
为了实现端点设备的定时同步，定时主机通常会传输定时脉冲，从而向节点指示预定时间。然而，定时脉冲在行进通过定时主机的输出引脚、在印刷电路板迹线上行进、行进通过节点输入引脚和在节点内部行进时也会经历传播延迟。定时脉冲到节点上的每个ToD计数器的传播延迟甚至更复杂，因为门时延受过程/电压/温度(PVT)变化的影响。对于作为大型设备的部件的节点，沿途具有较长片上路由和大量缓冲区，时延的变化可超过5ns至10ns，这可大于定时同步尝试实现的精度。校正节点的PVT变化并不容易，因为作为电压和温度的函数对时延的任何提前预测都可能随时间而变化。另外，不能保证PVT变化在单个节点内或在各节点之间是一致的。
因此，本领域需要一种用于将节点同步到网络设备中的参考定时信号的改进系统和方法。
发明内容
在各种实施方案中，本发明提供了一种用于利用菊花链网络将多个节点同步到定时信号以将该定时信号分配给该多个节点的系统和方法。
根据本发明的一个示例性实施方案，一种用于将多个节点同步到公共参考信号的技术包括使用顺序地连接所有节点的单个双导体菊花链式定时信号，其中定时参考信号在菊花链的末端处回环并且路由返回通过所有节点，从而为每个节点提供一对定时样本。本发明的方法和装置易于实施并且适用于广泛的应用。将定时信号与节点共同定位简化了延迟平衡并确保对PVT变化的容许偏差。本发明的方法和装置适用于路径时延在与所需定时精度相比时不可忽略的管芯、板或系统。此外，定时信号可用于同时启动应用程序，诸如在接收到定时信号时告知多个节点启动应用程序。另选地，定时信号可广播日时(ToD)以同步多个节点。
在一个实施方案中，提供了一种用于将多个节点同步到定时信号的方法。该方法包括：在顶层测量电路处接收定时信号以及在多个节点处接收该定时信号，其中该多个节点中的每个节点通过菊花链网络连接，该菊花链网络包括在中点处连接的正向传输路径和反向传输路径。该方法还包括：在顶层测量电路处确定定时信号在菊花链网络上的总往返延迟；在顶层测量电路处将定时信号到菊花链网络的中点的时延估计作为总往返延迟的一半；以及在多个节点中的每个节点处确定定时信号在菊花链网络上的相应往返延迟。该方法另外包括：针对多个节点中的每个节点将定时信号从该节点到菊花链网络的中点的相应时延估计作为相应往返延迟的一半；计算多个节点中的每个节点的相应定时偏移，其中该相应定时偏移等于定时信号到菊花链网络的中点的时延与定时信号从该节点到菊花链网络的中点的相应时延之间的差异；以及基于该节点的相应定时偏移调整多个节点中的每个节点处的本地日时计数器，以将多个节点同步到定时信号。
在另外的实施方案中，提供了一种用于将多个节点同步到定时信号的系统。该系统包括：多个节点，该多个节点中的每个节点包括相应测量电路；菊花链网络，该菊花链网络连接多个节点中的每个节点，该菊花链网络包括在中点处连接的正向传输路径和反向传输路径；和顶层测量电路，该顶层测量电路用于接收通过正向传输路径传输的定时信号，用于接收菊花链网络的反向传输路径上的定时信号，用于确定定时信号在菊花链网络上的总往返延迟，以及用于将定时信号从顶层测量电路到菊花链网络的中点的时延估计作为总往返延迟的一半。在该实施方案中，多个节点中的每个节点处的相应测量电路用于：接收通过正向传输路径传输的定时信号并且接收通过菊花链网络的反向传输路径传输的定时信号；确定定时信号在菊花链网络上的相应往返延迟；将定时信号从该节点到菊花链网络的中点的相应时延估计作为相应往返延迟的一半；计算多个节点中的每个节点的相应定时偏移，其中该相应定时偏移等于定时信号从顶层测量电路到菊花链网络的中点的估计时延与定时信号从该节点到菊花链网络的中点的相应估计时延之间的差异；以及基于该节点的相应计算出的定时偏移调整多个节点中的每个节点处的本地日时计数器，以将多个节点同步到定时信号。
因此，这些各种实施方案提供了一种用于将节点同步到网络设备中的参考定时信号的改进系统和方法。
附图说明
并入本说明书中并形成本说明书的一部分的附图示出了各种实施方案，并且与实施方案的描述一起用于解释下面讨论的原理。除非特别指明，否则在该简要描述中提及的附图不应被理解为按比例绘制。
图1是示出了根据本发明的实施方案的用于将多个节点同步到定时信号的系统的框图。
图2示出了根据本发明的实施方案的定时信号在菊花链网络上的传输。
图3是示出了根据本发明的实施方案的用于将多个节点同步到定时信号的方法的流程图。
图4是示出了根据本发明的实施方案的用于执行同步以考虑从定时信号源到顶层测量电路的定时延迟的附加步骤的流程图。
图5是示出了根据本发明的实施方案的用于确定定时信号在菊花链网络上的往返延迟的方法的流程图。
图6是示出了根据本发明的实施方案的用于确定定时信号在菊花链网络上从多个节点中的每个节点的往返延迟的方法的流程图。
具体实施方式
现在将详细参考各种实施方案，这些实施方案的示例在附图中示出。虽然本文讨论了各种实施方案，但应当理解，它们不旨在是限制性的。相反，所提出的实施方案旨在涵盖可包括在由所附权利要求限定的各种实施方案的精神和范围内的替代形式、修改形式和等同物。此外，在该具体实施方式中，阐述了许多具体细节以便提供透彻的理解。然而，可在没有这些具体细节中的一个或多个具体细节的情况下实践实施方案。在其他情况下，并未详细描述熟知的方法、程序、部件和电路以免不必要地模糊所述实施方案的各方面。
应当理解，尽管术语第一、第二、第三(不限于此)可在本文中用于描述各种元件、部件、区域、层和/或部分，但是这些元件、部件、区域、层和/或部分不应受这些术语的限制。这些术语仅用于将一个元件、部件、区域、层或部分与另一个区域、层或部分区分开。因此，下面讨论的第一元件、部件、区域、层或部分可被称为第二元件、部件、区域、层或部分而不脱离本发明的教导内容。
除非另外定义，否则本文使用的所有术语(包括技术和科学术语)具有与本发明所属领域的普通技术人员通常理解的含义相同的含义。还应当理解，术语(诸如在常用字典中定义的术语)应当被解释为具有与其在相关领域的上下文中的含义一致的含义，并且将不以理想化或过于正式的意义来解释，除非本文明确地如此定义。
本发明的方法和系统可在IEEE 1588精确时间协议(PTP)应用中实施，其中有必要以已知延迟将ToD信息广播到多个节点的时间戳引擎，而不管节点内存在的任何制造和环境变化。ToD信息通常利用1Hz信号来广播，该信号指示网络时间的秒滚动。在各种实施方案中，当前示例使由所有端点设备使用的1Hz信号偏移，以使相对于1Hz信号源的采样误差最小化。
对于需要片上、多节点同步的应用，定时信号的路由问题非常重要。虽然可以尽最大努力来平衡用于定时信号的所有路径，但这会根据环境条件和过程而产生不同的偏斜和不同的时延。对于一些应用，这种程度的不确定性是可接受的，但在其他情况下，诸如以太网数据包的PTP时间戳，可能需要更准确的方法。例如，对于需要同步到+/-10ns内的PTP时间戳，需要使定时不确定性源最小化，包括到网络的节点的ToD分布。在典型的时间戳应用中，在接收节点和发射节点中的每一者处存在两个源或误差。第一误差源是节点处相对于主定时参考信号的本地时间，并且第二误差源是用于从节点处的本地时间生成实际时间戳的预测逻辑。在各种实施方案中，当前示例通过去除片上日时(ToD)和参考定时信号传输不确定性的显著部分来解决第一误差源。
在各种实施方案中，当前示例利用菊花链网络来将同步信号或定时信号从定时源路由通过每个节点、再次沿相反方向返回通过每个节点并且然后返回到定时源。通过将定时信号路由通过每个节点两次——一次在正向方向上以及一次在反向方向上，由每个节点获取一对定时参考(正向和反向)，并且然后每个节点能够估计定时信号从相应节点到菊花链网络的中点的时延。
参考图1，本发明提供了用于将多个节点同步到定时信号的系统100。在该示例中，系统100包括6个节点105、110、115、120、125、130。然而，这并不旨在是限制性的，并且可在系统100中实施任何数量的节点。
本发明的系统100还包括定时源260，诸如主要参考时钟(PRTC)，用于生成用于使多个节点同步的定时信号。在一个另外的示例中，定时信号是基于高度准确的参考时钟，诸如精确到通用协调时间(UTC)的100ns内的PRTC。定时源260可提供定时信号，该定时信号用于在多个节点105、110、115、120、125、130中的每个节点处确定日时(ToD)，作为重复率为每秒一个脉冲(1-PPS)的脉冲序列，其中每个脉冲都附有时间码，该时间码将该脉冲与年、月、日、小时、分钟和秒相关联，其被称为标准，诸如UTC。定时源260使用系统100的外部输入焊盘160和外部输出焊盘166将定时信号耦合到系统100。系统100还可包括输入缓冲区162和输出缓冲区164，该输入缓冲区用于缓冲从外部输入焊盘160到达以递送到系统100的定时信号，该输出缓冲区用于缓冲从系统100接收并去往外部输出焊盘166的定时信号。
如图1所示，系统100包括多个节点105、110、115、120、125、130，该多个节点通过菊花链网络190连接，该菊花链网络包括在中点275处连接的正向传输路径150和反向传输路径155。由用于使节点105、110、115、120、125、130同步的定时源260提供的定时信号195在正向传输路径150上行进通过多个节点105、110、115、120、125、130中的每个节点。然后，定时信号195在中点275处反转方向并且在反向传输路径155上行进并返回通过多个节点130、125、120、115、110、105中的每个节点。
当将定时信号195路由到菊花链网络190上的多个节点105、115、115、120、125、130时，获得从定时信号195源到多个节点105、115、115、120、125、130中的每个节点的已知延迟是非常困难的，因为承载定时信号的布线的物理路由行进通过每个节点的不同区域，这些区域会经历会影响定时信号在定时源与每个节点之间的延迟的过程、电压和环境/温度(PVT)条件。另外，定时源与节点之间的物理线越长，可预期的延迟变化就越多。为了解决在确定定时延迟时PVT条件的不期望变化，将菊花链网络190的正向传输路径150和反向传输路径155共同定位。另外，菊花链网络190被划分为在经过延迟平衡的相邻节点之间的区段，以限制每个区段内的延迟变化并创建其中每个区段暴露于相同PVT条件的情形，从而进一步减少延迟错配的概率。菊花链网络190上的相邻节点通过菊花链网络190的正向传输路径区段和反向传输路径区段连接，该正向传输路径区段和反向传输路径区段形成菊花链网络190的区段对，菊花链网络190的每个区段对被布置成延迟平衡，使得定时信号195在相邻节点之间的传播延迟在正向传输路径150和反向传输路径155上基本上相等，例如，对于每个区段对，正向传输路径150和反向传输路径155被共同定位。在特定示例中，定时信号195在正向传输路径150上在节点105与节点110之间的传播延迟基本上等于定时信号195在反向传输路径155上在节点110与节点105之间的传播延迟，并且因此节点105和节点110之间的区段对是延迟平衡的。因此，菊花链网络190的每个区段对在相邻节点之间是延迟平衡的。如将在下文更详细地描述的，假定菊花链网络190的每个区段对是延迟平衡的，可使用定时信号195在菊花链网络190上的总往返延迟的一半的公共参考时间来将节点105、110、115、120、125、130中的每个节点同步到定时信号195。
另外，虽然菊花链的每个区段对是延迟平衡的，但是任一区段对在节点之间的传播延迟不必匹配。例如，节点105与节点110之间的传播延迟不需要等于节点125与节点130之间的传播延迟。
在当前示例中，多个节点105、110、115、120、125、130中的每个节点包括相应测量电路205、210、215、220、225、230。相应测量电路205、210、215、220、225、230中的每个测量电路包括正向采样器、反向采样器和本地ToD计数器。因此，节点105的测量电路205包括正向采样器102、反向采样器104和本地ToD计数器106，节点110的测量电路210包括正向采样器112、反向采样器114和本地ToD计数器116，节点115的测量电路215包括正向采样器117、反向采样器119和本地ToD计数器121，节点120的测量电路220包括正向采样器122、反向采样器124和本地ToD计数器126，节点125的测量电路225包括正向采样器127、反向采样器129和本地ToD计数器131，并且节点130的测量电路230包括正向采样器132、反向采样器134和本地ToD计数器136。
正向采样器102、112、117、122、127、132中的每个正向采样器包括被布置成响应于接收到通过正向传输路径150传输的定时信号195而对相应的本地ToD计数器106、116、121、126、131、136进行采样的电路系统，并且反向采样器104、114、119、124、129、134中的每个反向采样器包括被布置成响应于接收到通过反向传输路径155传输的定时信号195而对相应的本地ToD计数器106、116、121、126、131、136进行采样的电路系统。虽然该实施方案将相应节点105、110、115、120、125、130的正向采样器102、112、117、122、127、132和反向采样器104、114、119、124、129、134描述和示出为是单独的和不同的，但这并不旨在是限制性的，并且正向采样器和反向采样器可共享一个或多个电路来对相应的本地ToD计数器106、116、121、126、131、126进行采样。
系统100还包括顶层测量电路250，该顶层测量电路用于接收由定时源260提供并且通过菊花链网络190的正向传输路径150和反向传输路径155传输的定时信号195。顶层测量电路250包括正向采样器136、反向采样器138和顶层ToD计数器140。顶层测量电路250的正向采样器136包括被布置成响应于接收到正向传输路径150上的定时信号195而对顶层ToD计数器140进行采样的电路系统，并且顶层测量电路250的反向采样器138包括被布置成响应于接收到反向传输路径155上的定时信号195而对顶层ToD计数器140进行采样的电路系统。虽然该实施方案将顶层测量电路250的正向采样器136和反向采样器138描述和示出为单独的和不同的，但这并不旨在是限制性的，并且正向采样器和反向采样器可共享一个或多个电路来对顶层ToD计数器140进行采样。
本示例的系统100实施1-PPS输入定时信号195的菊花链式信令，该输入定时信号在正向传输路径150中从外部输入焊盘160顺序地循环到每个节点105、110、115、120、125、130，并且然后在与正向路径150共同定位的反向传输路径155中返回，通过每个节点105、110、115、120、125、130。如将进一步详细描述的，菊花链具体实施利用两组样本，使得正向信号和反向信号两者均使用相应的本地日时(ToD)计数器在每个节点处被加盖时间戳。假定正向传输路径150和反向传输路径155在相邻节点之间的每个区段是延迟平衡的，将节点105、110、115、120、125、130中的每个节点的本地时间设定为正向时间戳和反向时间戳的中点提供了作为总往返延迟的一半的共同参考时间，等同于菊花链网络190中的中点275处的1-PPS到达时间。
在本发明的系统100的操作中，来自定时源260的定时信号195被传输到顶层测量电路250和多个节点105、110、115、120、125、130，其中多个节点105、110、115、120、125、130中的每个节点是通过菊花链网络190连接，该菊花链网络包括在中点275处连接的正向传输路径150和反向传输路径155。顶层测量电路250用于将定时信号195到菊花链网络190的中点275的时延估计作为定时信号195的总往返延迟的1/2。节点105、110、115、120、125、130的相应测量电路205、210、215、220、225、230中的每个测量电路用于将定时信号195从相应节点到菊花链网络190的中点275的时延估计作为定时信号195在参考节点处的往返延迟的1/2。然后，节点105、110、115、120、125、130中的每个节点计算相应定时偏移，该相应定时偏移等于定时信号195从顶层测量电路250到菊花链网络190的中点275的时延与定时信号195从节点105、110、115、120、125、130到菊花链网络190的中点275的相应时延之间的差异。然后，使用在节点105、110、115、120、125、130中的每个节点处计算出的相应定时偏移来调整节点105、110、115、120、125、130中的每个节点处的相应本地ToD计数器106、116、121、126、131、136，以将多个节点105、110、115、120、125、130同步到定时信号195。
如所描述的，顶层测量电路250用于估计定时信号195到菊花链网络190的中点275的时延。具体地，顶层测量电路250通过在正向传输路径150上的定时信号195到达时使用正向采样器136对顶层ToD计数器140进行采样并且在反向传输路径155上的定时信号195到达时使用反向采样器138对顶层ToD计数器140进行采样，来确定定时信号195在菊花链网络190上的总往返延迟。然后将定时信号195在菊花链网络190上的往返延迟计算作为由正向采样器136采样的ToD与由反向采样器138采样的ToD之间的差异。在特定实施方案中，顶层ToD计数器140由正向采样器136在通过正向传输路径150接收到的定时信号195的上升边沿上进行采样以生成第一顶层时间戳，并且顶层ToD计数器140在通过反向传输路径155接收到的定时信号195的上升边沿上进行采样以生成第二顶层时间戳，并且计算该第一顶层时间戳与该第二顶层时间戳之间的差异以确定定时信号在菊花链网络190上的总往返延迟。然后将定时信号195到菊花链网络190的中点275的时延估计作为定时信号195在菊花链网络190上的计算出的往返延迟的一半。虽然上文已被描述为在上升边沿上采样，但是应理解，在不超出范围的情况下，可使用下降边沿代替上升边沿。
另外，如所描述的，节点105、110、115、120、125、130的相应测量电路205、210、215、220、225、230中的每个测量电路用于估计定时信号195从相应节点到菊花链网络190的中点275的时延。例如，测量电路205估计定时信号195从节点105到菊花链网络的中点275的时延，测量电路210估计定时信号195从节点110到菊花链网络的中点275的时延，测量电路215估计定时信号195从节点115到菊花链网络的中点275的时延，测量电路220估计定时信号195从节点120到菊花链网络的中点275的时延，测量电路225估计定时信号195从节点125到菊花链网络的中点275的时延，并且测量电路230估计定时信号195从节点130到菊花链网络的中点275的时延。
具体地，多个节点105、110、115、120、125、130中的每个节点处的相应测量电路205、210、215、220、225、130接收通过正向传输路径150传输的定时信号195并且接收通过菊花链网络190的反向传输路径155传输的定时信号195。相应测量电路205、210、215、220、225、230中的每个测量电路然后估计定时信号195从节点105、110、115、120、125、130到菊花链网络190的中点275的相应时延。为了估计定时信号195从节点105、110、115、120、125、130的相应时延，相应节点105、110、115、120、125、130的相应测量电路205、210、215、220、225、230的相应正向采样器102、112、117、122、127、132在通过正向传输路径150接收的定时信号195的边沿上对相应本地ToD计数器106、116、121、126、131、136进行采样以生成第一本地时间戳，并且相应测量电路205、210、215、220、225、230的反向采样器104、114、119、124、129、134在通过反向传输路径155接收的定时信号195的边沿上对相应ToD计数器106、116、121、126、131、136进行采样以在节点105、110、115、120、125、130中的每个节点处生成第二本地时间戳。如上所指示，可使用上升边沿或下降边沿。然后，相应节点105、110、115、120、125、130计算第一本地时间戳与第二本地时间戳之间的差异以确定定时信号195在菊花链网络190上的相应节点往返延迟。然后，多个节点105、110、115、120、125、130中的每个节点将相应节点往返延迟除以一半，以估计定时信号195从多个节点中的每个节点到菊花链网络190的中点275的相应时延。如前所述，节点然后使用定时信号195从多个节点中的每个节点到菊花链网络190的中点275的相应时延来计算相应定时偏移，该相应定时偏移等于定时信号195从顶层测量电路250到菊花链网络190的中点275的时延与定时信号195从节点105、110、115、120、125、130到菊花链网络190的中点275的相应时延之间的差异。然后，使用在节点105、110、115、120、125、130中的每个节点处计算出的相应定时偏移来调整节点105、110、115、120、125、130中的每个节点处的相应本地ToD计数器106、116、121、126、131、136，以将多个节点105、110、115、120、125、130同步到定时信号195。
除了基于相应定时偏移调整节点105、110、115、120、125、130中的每个节点处的相应本地ToD计数器106、116、121、126、131、136之外，另外还可能需要减去定时信号195到达外部输入引脚160与在顶层测量电路250处对定时信号195进行采样之间的延迟时间。由于该延迟时间在菊花链网络190的外部，因此在为每个节点105、110、115、120、125、130计算出的相应定时偏移中不考虑该延迟时间。在某些实施方案中，可能期望将顶层测量电路250定位为尽可能靠近定时源以减少该延迟时间。在一个示例中，从外部输入引脚160处的定时源提供定时信号195与在顶层测量电路250处接收定时信号之间的预期时延是已知的，并且可从相应定时偏移中被减去以将该延迟结合到节点的同步中。特别地，从外部输入引脚160处的定时源提供定时信号195与在顶层测量电路250处接收定时信号之间的预期时延可能已在先前通过使用测量和设计信息的各种组合来确定。
图2示出了对于1-PPS定时信号，定时信号195在菊花链网络190上的传输的示例性实施方案，其进一步展示了本发明的系统100如何将通过菊花链网络连接的多个节点同步到定时信号195。
参考图2，在示例性实施方案中，定时信号195到达外部输入焊盘160，并且然后被传输到顶层测量电路250并且在正向传输路径150上传输通过菊花链网络上的节点105、110、115、120、125、130中的每个节点。然后，定时信号195反转方向并且在反向传输路径155上往回行进通过节点105、110、115、120、125、130中的每个节点，到达顶层测量电路250并且然后到达外部输出焊盘166。
为了计算用于将节点105、110、115、120、125、130中的每个节点同步到定时信号195的节点105、110、115、120、125、130中的每个节点的相应定时偏移，顶层测量电路250的正向采样器136在通过正向传输路径150传输的定时信号195的上升边沿305上对顶层ToD计数器进行采样以生成第一顶层时间戳，并且顶层测量电路250的反向采样器138在通过反向传输路径155传输的定时信号195的上升边沿310上对顶层ToD计数器进行采样以生成第二顶层时间戳。该第一顶层时间戳和该第二顶层时间戳之间的差异可被认为是定时信号195的总往返时延，并且然后将定时信号195的总往返延迟分成两半以估计定时信号到菊花链网络的中点275的时延。
另外，通过在正向传输路径150和反向传输路径155两者中的定时信号的上升边沿上对本地ToD计数器进行采样来估计定时信号195从每个节点到菊花链网络的中点275的相应时延。例如，节点120的正向采样器122在通过正向传输路径150传输的定时信号195的上升边沿325上对本地ToD计数器进行采样以生成第一本地时间戳，并且节点120的反向采样器124对通过反向传输路径传输的定时信号195的上升边沿330的本地ToD计数器进行采样以生成第二本地时间戳。然后计算该第一本地时间戳和该第二本地时间戳之间的差异并分成两半以估计节点120到菊花链网络190的中点275的相应时延。其他节点105、110、115、120、125、130中的每个节点都遵循相同的过程，以估计定时信号195从相应端点到菊花链网络的中点275的相应时延。
如前所述，然后在节点105、110、115、120、125、130中的每个节点处计算相应定时偏移，其中该相应定时偏移等于定时信号195到菊花链网络的中点275的时延与定时信号195从相应节点到菊花链网络的中点275的相应时延之间的差异。然后使用节点的相应定时偏移来调整节点的本地ToD计数器以将该节点同步到定时信号195。
另外，如果当定时信号195到达外部输入焊盘160时与当定时信号195到达顶层测量电路250时之间的预期时延340是已知的，则可从相应定时偏移中减去该预期时延340以将该延迟结合到节点的同步中。
在各种实施方案中，菊花链用于将1-PPS定时信号从定时源路由到多个节点中的每个节点，并且然后将1-PPS信号路由返回通过多个节点到达顶层测量电路250。本发明的系统接收一对参考(正向和反向)，而不是接收单个定时参考，并且估计位于正向传输路径150和反向传输路径155的中点处的定时信号195的相应时延。在具体实施方案中，定时信号195可连接回到定时源260以帮助估计定时信号195从定时源260到顶层测量电路250的预期时延。可确定从定时源260返回到定时源260的往返时延(其包括来自外部输入焊盘160和输入缓冲区162的正向延迟以及来自输出缓冲区164和外部输出焊盘166的反向延迟)，并且将该往返时延与由顶层测量电路250针对定时信号195确定的往返时延进行比较。然后可将正向采样器136的输入延迟估计作为以下比例：从定时源260返回到定时源260的测量出的往返时延减去由顶层测量电路250针对定时信号195确定的往返延迟。一旦估计了正向采样器136的输入延迟，就可适当地调整定时信号195的到达时间。
图3是示出了根据本发明的实施方案的用于将多个节点同步到定时信号的方法300的流程图。
在图3的操作350处，方法300包括将定时信号传输到多个节点，其中该多个节点中的每个节点通过菊花链网络连接，该菊花链网络包括在中点处连接的正向传输路径和反向传输路径。在特定实施方案中，该方法包括使多个节点中的相邻节点延迟平衡，使得定时信号在正向传输路径上的两个相邻节点之间的传播延迟等于定时信号在反向传输路径上的两个相邻节点之间的传播延迟。参考图1，定时信号195被传输到菊花链网络190上的多个节点105、110、115、120、125、135，该菊花链网络包括在中点275处连接的正向传输路径150和反向传输路径155。
在操作355处，方法300继续在顶层测量电路处确定定时信号在菊花链网络上的总往返延迟，并且在操作360处继续将定时信号到菊花链网络的中点的时延估计作为总往返延迟的一半。参考图2，顶层测量电路250确定定时信号的总往返延迟并且估计定时信号195到菊花链网络190的中点275的时延。
方法300在操作365处继续在多个节点中的每个节点处确定定时信号在菊花链网络上的相应往返延迟，并且在操作370处继续针对多个节点中的每个节点将定时信号从该节点到菊花链网络的中点的相应时延估计作为相应往返延迟的一半。然后，方法300在操作375处继续计算多个节点中的每个节点的相应定时偏移，其中该相应定时偏移等于定时信号到菊花链网络的中点的时延与定时信号从该节点到菊花链网络的中点的相应时延之间的差异。参考图2，多个节点105、110、115、120、125、130中的每个节点确定相应往返延迟，估计定时信号195从该节点到菊花链网络175的中点275的相应时延，并且多个节点105、110、115、120、125中的每个节点然后计算相应定时偏移，其中该相应定时偏移等于如由顶层测量电路250估计的定时信号195到菊花链网络190的中点275的时延与定时信号195从该节点到菊花链网络190的中点275的相应时延之间的差异。在图1和图2所示的实施方案中，多个节点105、110、115、120、125中的每个节点使用相应测量电路205、210、215、220、225、230来估计定时信号195从该节点到菊花链网络175的中点275的相应时延。在另选实施方案中，相应测量电路205、210、215、220、225、230可被公共测量电路取代，该公共测量电路负责估计多个节点105、110、115、120、125中的每个节点的相应延迟，并且然后由公共测量电路将估值提供给多个节点105、110、115、120、125中的每个节点。
方法300在操作380处结束，基于节点的相应定时偏移调整多个节点中的每个节点处的本地日时(ToD)计数器以将多个节点同步到定时信号。参考图1，多个节点105、110、115、120、125、130中的每个节点基于该节点的相应定时偏移来调整其本地ToD计数器以将其自身同步到定时信号195。
图4是示出了本发明的方法的用于执行同步300以考虑从定时信号源到顶层测量电路的定时延迟的附加步骤400的流程图。
在图4的操作405处，方法400包括接收来自定时源的定时信号。参考图1，定时源260在外部输入焊盘160处提供定时信号195。
该方法在操作410处继续确定在外部输入焊盘处接收定时信号与在顶层测量电路处接收定时信号之间的预期时延，并且在操作415处继续从多个节点中的每个节点的相应定时偏移中减去该预期时延。参考图1和图2，可确定在外部输入焊盘160处从定时源260接收定时信号195与在顶层测量电路250处接收定时信号195之间的已知预期时延340，并且多个节点105、110、115、120、125、130中的每个节点然后可从其相应定时偏移中减去该预期时延以与定时信号195同步。
图5是示出了用于确定定时信号在菊花链网络上的往返延迟的方法500的流程图。
在图5的操作505处，方法500包括在通过正向传输路径接收到的定时信号的边沿上对顶层ToD计数器进行采样以生成第一顶层时间戳，并且在操作510处，方法500包括在通过反向传输路径接收到的定时信号的边沿上对顶层ToD计数器进行采样以生成第二顶层时间戳。可使用定时信号的上升边沿或下降边沿。参考图1，顶层测量电路250的正向采样器136在通过正向传输路径150接收到的定时信号195的边沿上对顶层计数器140进行采样以生成第一顶层时间戳，并且顶层测量电路250的反向采样器138在通过反向传输路径155接收到的定时信号195的边沿上对顶层计数器140进行采样以生成第二顶层时间戳。
方法500在操作515处继续计算该第一顶层时间戳与该第二顶层时间戳之间的差异以确定定时信号在菊花链网络上的总往返延迟。参考图1，顶层测量电路250计算第一顶层时间戳与第二顶层时间戳之间的差异以确定定时信号195在菊花链网络190上的总往返延迟。
图6是示出了用于在多个节点中的每个节点处确定定时信号在菊花链网络上的相应往返延迟的方法600的流程图。
在图6的操作605处，方法600包括在通过正向传输路径接收到的定时信号的边沿上对本地ToD计数器进行采样以生成第一本地时间戳，并且在操作610处，方法600包括在通过反向传输路径接收到的定时信号的边沿上对本地ToD计数器进行采样以生成第二本地时间戳。可使用定时信号的上升边沿或下降边沿。参考图1，多个节点105、110、115、120、125、130中的每个节点的相应正向采样器102、112、117、122、127、132在通过正向传输路径150接收到的定时信号195的边沿上对相应ToD计数器106、116、121、126、131、136进行采样以生成第一本地时间戳，并且多个节点105、110、115、120、125、130中的每个节点的相应反向采样器104、114、119、124、129、134在通过反向传输路径155接收到的定时信号195的边沿上对相应ToD计数器106、116、121、126、131、136进行采样以生成第二本地时间戳。
在操作615处，该方法继续在多个节点中的每个节点处计算第一本地时间戳与第二本地时间戳之间的差异以确定定时信号在菊花链网络上的相应节点往返延迟。参考图1，多个节点105、110、115、120、125、130中的每个节点计算第一本地时间戳与第二本地时间戳之间的差异以确定定时信号195在菊花链网络190上的相应节点往返延迟。
实验结果表明，根据本发明的同步方法能够优于+/-40ps的误差，该误差比作为主要误差源的公共采样时钟周期小一个数量级。与先前已知的解决方案相比，这是重大改进，先前已知的解决方案只能对单个端点产生+/-160ps的误差，并且实施起来更加困难和耗时。先前已知的同步方法还需要在外部进行定时测量，而本发明方法可在节点内部。因此，该解决方案允许经由固件例程实现完全集成同步，该固件例程对最终用户而言几乎无缝，从而促进节点集成，从而减少设计工作并加快开发周期。
在一个实施方案中，定时同步系统的部分可在单个半导体管芯上的集成电路中实现。另选地，集成电路可包括电耦合在一起的多个半导体管芯，诸如封装在单个集成电路封装中的多芯片模块。
在各种实施方案中，本发明的系统的部分可在现场可编程门阵列(FPGA)或专用集成电路(ASIC)中实现。本领域技术人员应当理解，电路元件的各种功能也可被实现为软件程序中的处理步骤。此类软件可用于例如数字信号处理器、网络处理器、微控制器或通用计算机中。
除非如从讨论中显而易见的另有特别说明，否则应当理解，在整个本说明书中，利用诸如“接收”、“确定”、“生成”、“限制”、“发送”、“计数”、“分类”等的术语的讨论可以指计算机系统或类似电子计算设备的动作和过程，该计算机系统或类似电子计算设备将表示为计算机系统的寄存器和存储器内的物理(电子)量的数据操纵和转化成类似地表示为计算机系统存储器或寄存器或者其他此类信息存储、传输或显示设备内的物理量的其他数据。
本发明可以体现在响应于基于软件的指令而执行动作的各种计算平台上。下文提供了可用于实现本发明的信息技术的前置基础。
本发明的方法可以存储在计算机可读介质上，该计算机可读介质可以是计算机可读信号介质或计算机可读存储介质。计算机可读存储介质可以是例如但不限于电子、磁、光、电磁、红外或半导体系统、装置或设备，或前述各项的任何合适的组合。计算机可读存储介质的更具体示例(非穷尽列表)将包括以下各项：具有一个或多个导线的电连接、便携式计算机磁盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦可编程只读存储器(EPROM或闪速存储器)、光纤、便携式压缩盘只读存储器(CD-ROM)、光学存储设备、磁存储设备，或前述各项的任何合适的组合。在本文件的上下文中，计算机可读存储介质可以是可包含或存储供指令执行系统、装置或设备使用或与它们结合在一起使用的程序的任何非暂态有形介质。
计算机可读信号介质可以包括例如在基带中或作为载波的一部分传播的数据信号，其中体现了计算机可读程序代码。这种传播的信号可以采用多种形式中的任何一种形式，包括但不限于电磁信号、光信号或它们的任何合适的组合。计算机可读信号介质可以是并非计算机可读存储介质的任何计算机可读介质，该计算机可读介质可传送、传播或传输供指令执行系统、装置或设备使用或与它们结合在一起使用的程序。然而，如上所指示，由于电路法定主题限制，本发明的作为软件产品的权利要求是体现在诸如计算机硬盘驱动器、闪存-RAM、光盘等的非暂态软件介质中的那些。
计算机可读介质上体现的程序代码可以使用任何适当的介质来传输，包括但不限于无线、有线线路、光纤电缆、射频等，或者前述各项的任何合适的组合。用于执行本发明的各方面的操作的计算机程序代码可以使用一种或多种编程语言的任何组合来编写，该编程语言包括诸如Java、C#、C++、Visual Basic等面向对象的编程语言以及诸如“C”编程语言或类似编程语言的常规过程编程语言。
下文将参照根据本发明的实施方案的方法、装置(系统)和计算机程序产品的流程图和/或框图来描述本发明的各方面。应当理解，流程图和/或框图的每个框以及流程图和/或框图中的框的组合可以由计算机程序指令实现。可以将这些计算机程序指令提供给通用计算机、专用计算机或其他可编程数据处理装置的处理器以产生机器，使得经由该计算机或其他可编程数据处理装置的处理器执行的该指令产生用于实现在一个或多个流程图和/或框图框中指定的功能/动作的装置。
还可将这些计算机程序指令存储在计算机可读介质中，该计算机可读介质可引导计算机、处理器或其他可编程数据处理装置或其他设备以特定方式发挥功能，使得存储在计算机可读介质中的该指令产生包括实现在一个或多个流程图和/或框图框中指定的功能/动作的指令的制品。
还可以将计算机程序指令加载到计算机、其他可编程数据处理装置或其他设备上，使得在该计算机、其他可编程装置或其他设备上执行一系列操作步骤以产生计算机实现的过程，从而在该计算机或其他可编程装置上执行的指令提供用于实现在一个或多个流程图和/或框图框中指定的功能/动作的过程。
此外，为了讨论和理解本发明的实施方案，应当理解，本领域技术人员使用各种术语来描述技术和方法。此外，在本说明书中，为了进行解释，阐述了许多具体细节以便提供本发明的透彻理解。然而，对于本领域普通技术人员显而易见的是，可以在没有这些具体细节的情况下实践本发明。在一些情况下，为了避免模糊本发明，以框图形式而不是详细地示出熟知的结构和设备。充分详细地描述了这些实施方案以使得本领域普通技术人员能够实践本发明，并且应当理解，在不脱离本发明的范围的情况下，可以利用其他实施方案，并且可以作出逻辑、机械、电气和其他改变。

Claims (18)

1.一种用于将多个节点同步到定时信号的方法，所述方法包括：
在外部输入焊盘处从定时源接收所述定时信号；
在顶层测量电路处接收所述定时信号；
确定在所述外部输入焊盘处从所述定时源接收所述定时信号与在所述顶层测量电路处接收所述定时信号之间的预期时延；
在多个节点处接收所述定时信号，其中所述多个节点中的每个节点通过菊花链网络连接，所述菊花链网络包括在中点处连接的正向传输路径和反向传输路径；
在所述顶层测量电路处确定所述定时信号在所述菊花链网络上的总往返延迟；
在所述顶层测量电路处将所述定时信号到所述菊花链网络的所述中点的时延估计作为所述总往返延迟的一半；
在所述多个节点中的每个节点处确定所述定时信号在所述菊花链网络上的相应往返延迟；
针对所述多个节点中的每个节点将所述定时信号从所述节点到所述菊花链网络的所述中点的相应时延估计作为所述相应往返延迟的一半；
计算所述多个节点中的每个节点的相应定时偏移，其中所述相应定时偏移等于所述定时信号到所述菊花链网络的所述中点的所述时延与所述定时信号从所述节点到所述菊花链网络的所述中点的所述相应时延之间的差异，减去在所述外部输入焊盘处从所述定时源接收所述定时信号与在所述顶层测量电路处接收所述定时信号之间的所述预期时延；以及
基于所述节点的所述相应定时偏移调整所述多个节点中的每个节点处的本地日时计数器，以将所述多个节点同步到所述定时信号。
2.根据权利要求1所述的方法，所述方法还包括使所述多个节点中的相邻节点延迟平衡，其中当所述定时信号在所述正向传输路径上的两个相邻节点之间的传播延迟等于所述定时信号在所述反向传输路径上的所述两个相邻节点之间的传播延迟时，相邻节点是延迟平衡的。
3.根据权利要求1所述的方法，其中所述定时源是主要参考时钟。
4.一种用于将多个节点同步到定时信号的方法，所述方法包括：
在顶层测量电路处接收定时信号；
在多个节点处接收所述定时信号，其中所述多个节点中的每个节点通过菊花链网络连接，所述菊花链网络包括在中点处连接的正向传输路径和反向传输路径；
通过以下方式在所述顶层测量电路处确定所述定时信号在所述菊花链网络上的总往返延迟：在通过所述正向传输路径接收到的所述定时信号的边沿上对顶层日时计数器进行采样以生成第一顶层时间戳，在通过所述反向传输路径接收到的所述定时信号的所述边沿上对所述顶层日时计数器进行采样以生成第二顶层时间戳以及计算所述第一顶层时间戳与所述第二顶层时间戳之间的差异以确定所述定时信号在所述菊花链网络上的所述总往返延迟；
在所述顶层测量电路处将所述定时信号到所述菊花链网络的所述中点的时延估计作为所述总往返延迟的一半；
在所述多个节点中的每个节点处确定所述定时信号在所述菊花链网络上的相应往返延迟；
针对所述多个节点中的每个节点将所述定时信号从所述节点到所述菊花链网络的所述中点的相应时延估计作为所述相应往返延迟的一半；
计算所述多个节点中的每个节点的相应定时偏移，其中所述相应定时偏移等于所述定时信号到所述菊花链网络的所述中点的所述时延与所述定时信号从所述节点到所述菊花链网络的所述中点的所述相应时延之间的差异；以及
基于所述节点的所述相应定时偏移调整所述多个节点中的每个节点处的本地日时计数器，以将所述多个节点同步到所述定时信号。
5.根据权利要求4所述的方法，所述方法还包括：利用所述顶层测量电路的正向采样器在通过所述正向传输路径接收到的所述定时信号的所述边沿上对所述顶层日时计数器进行采样，以及利用所述顶层测量电路的反向采样器在通过所述反向传输路径接收到的所述定时信号的所述边沿上对所述顶层日时计数器进行采样。
6.一种用于将多个节点同步到定时信号的方法，所述方法包括：
在顶层测量电路处接收定时信号；
在多个节点处接收所述定时信号，其中所述多个节点中的每个节点通过菊花链网络连接，所述菊花链网络包括在中点处连接的正向传输路径和反向传输路径；
在所述顶层测量电路处确定所述定时信号在所述菊花链网络上的总往返延迟；
在所述顶层测量电路处将所述定时信号到所述菊花链网络的所述中点的时延估计作为所述总往返延迟的一半；
通过以下方式在所述多个节点中的每个节点处确定所述定时信号在所述菊花链网络上的相应往返延迟：在通过所述正向传输路径接收到的所述定时信号的边沿上对本地日时计数器进行采样以生成第一本地时间戳，在通过所述反向传输路径接收到的所述定时信号的所述边沿上对所述本地日时计数器进行采样以生成第二本地时间戳以及计算所述第一本地时间戳与所述第二本地时间戳之间的差异以确定所述定时信号在所述菊花链网络上的相应节点往返延迟；
针对所述多个节点中的每个节点将所述定时信号从所述节点到所述菊花链网络的所述中点的相应时延估计作为所述相应往返延迟的一半；
计算所述多个节点中的每个节点的相应定时偏移，其中所述相应定时偏移等于所述定时信号到所述菊花链网络的所述中点的所述时延与所述定时信号从所述节点到所述菊花链网络的所述中点的所述相应时延之间的差异；以及
基于所述节点的所述相应定时偏移调整所述多个节点中的每个节点处的本地日时计数器，以将所述多个节点同步到所述定时信号。
7.根据权利要求6所述的方法，所述方法还包括：利用所述相应节点的正向采样器在通过所述正向传输路径接收到的所述定时信号的所述边沿上对所述本地日时计数器进行采样，以及利用所述相应节点的反向采样器在通过所述反向传输路径接收到的所述定时信号的所述边沿上对所述本地日时计数器进行采样。
8.根据权利要求6所述的方法，其中所述定时信号包括每秒脉冲(PPS)信号。
9.根据权利要求6所述的方法，其中所述定时信号包括日时参考。
10.一种用于将多个节点同步到定时信号的方法，所述方法包括：
在外部输入焊盘处从定时源接收定时信号；
将所述定时信号从所述外部输入焊盘传输到顶层测量电路；
将所述定时信号从所述外部输入焊盘传输到多个节点，其中所述多个节点中的每个节点通过菊花链网络连接，所述菊花链网络包括在中点处连接的正向传输路径和反向传输路径，并且其中所述多个节点中的相邻节点是延迟平衡的，使得所述定时信号在所述正向传输路径上的两个相邻节点之间的传播延迟等于所述定时信号在所述反向传输路径上的所述两个相邻节点之间的传播延迟；
在所述顶层测量电路处接收所传输的定时信号；
在所述多个节点处接收所传输的定时信号；
在所述顶层测量电路处确定所述定时信号在所述菊花链网络上的总往返延迟；
在所述顶层测量电路处将所述定时信号到所述菊花链网络的所述中点的时延估计作为所述总往返延迟的一半；
在所述多个节点中的每个节点处确定所述定时信号在所述菊花链网络上的相应往返延迟；
针对所述多个节点中的每个节点将所述定时信号从所述节点到所述菊花链网络的所述中点的相应时延估计作为所述相应往返延迟的一半；
确定在所述外部输入焊盘处接收所述定时信号与在所述顶层测量电路处接收所述定时信号之间的预期时延；
计算所述多个节点中的每个节点的相应定时偏移，其中所述相应定时偏移等于所述定时信号到所述菊花链网络的所述中点的所述时延与所述定时信号从所述节点到所述菊花链网络的所述中点的所述相应时延之间的差异，减去在所述外部输入焊盘处接收所述定时信号与将所述定时信号传输到所述顶层测量电路之间的所述预期时延；以及
基于所述节点的所述相应定时偏移调整所述多个节点中的每个节点处的本地日时计数器，以将所述多个节点同步到所述定时信号。
11.一种用于将多个节点同步到定时信号的系统，所述系统包括：
多个节点，所述多个节点中的每个节点包括相应测量电路；
菊花链网络，所述菊花链网络连接所述多个节点中的每个节点，所述菊花链网络包括在中点处连接的正向传输路径和反向传输路径；
顶层测量电路，所述顶层测量电路用于接收通过所述正向传输路径传输的定时信号，用于接收所述菊花链网络的所述反向传输路径上的所述定时信号，用于确定所述定时信号在所述菊花链网络上的总往返延迟，以及用于将所述定时信号从所述顶层测量电路到所述菊花链网络的所述中点的时延估计作为所述总往返延迟的一半；
所述多个节点中的每个节点处的所述相应测量电路用于：
接收通过所述正向传输路径传输的所述定时信号并且接收通过所述菊花链网络的所述反向传输路径传输的所述定时信号；
确定所述定时信号在所述菊花链网络上的相应往返延迟；
将所述定时信号从所述节点到所述菊花链网络的所述中点的相应时延估计作为所述相应往返延迟的一半；
计算所述多个节点中的每个节点的相应定时偏移，其中所述相应定时偏移等于所述定时信号从所述顶层测量电路到所述菊花链网络的所述中点的所估计时延与所述定时信号从所述节点到所述菊花链网络的所述中点的所估计的相应时延之间的差异，减去在外部输入焊盘处从定时源接收所述定时信号与在所述顶层测量电路处接收所述定时信号之间的预期时延；以及
基于所述节点的计算出的相应定时偏移调整所述多个节点中的每个节点处的本地日时计数器，以将所述多个节点同步到所述定时信号。
12.根据权利要求11所述的系统，所述系统包括所述定时源，所述定时源用于向所述顶层测量电路以及向所述菊花链网络上的多个端点提供所述定时信号。
13.根据权利要求12所述的系统，其中所述定时源是主要参考时钟。
14.根据权利要求11所述的系统，其中所述多个节点中的相邻节点是延迟平衡的，使得所述定时信号在所述正向传输路径上的两个相邻节点之间的传播延迟等于所述定时信号在所述反向传输路径上的所述两个相邻节点之间的传播延迟。
15.一种用于将多个节点同步到定时信号的系统，所述系统包括：
多个节点，所述多个节点中的每个节点包括相应测量电路；
菊花链网络，所述菊花链网络连接所述多个节点中的每个节点，所述菊花链网络包括在中点处连接的正向传输路径和反向传输路径；
顶层测量电路，所述顶层测量电路用于接收通过所述正向传输路径传输的定时信号，用于接收所述菊花链网络的所述反向传输路径上的所述定时信号，用于在通过所述正向传输路径接收到的所述定时信号的边沿上对顶层日时计数器进行采样以生成第一顶层时间戳，用于在通过所述反向传输路径接收到的所述定时信号的所述边沿上对所述顶层日时计数器进行采样以生成第二顶层时间戳，用于计算所述第一顶层时间戳与所述第二顶层时间戳之间的差异以确定所述定时信号在所述菊花链网络上的总往返延迟以及用于将所述定时信号从所述顶层测量电路到所述菊花链网络的所述中点的时延估计作为所述总往返延迟的一半；
所述多个节点中的每个节点处的所述相应测量电路用于：
接收通过所述正向传输路径传输的所述定时信号并且接收通过所述菊花链网络的所述反向传输路径传输的所述定时信号；
确定所述定时信号在所述菊花链网络上的相应往返延迟；
将所述定时信号从所述节点到所述菊花链网络的所述中点的相应时延估计作为所述相应往返延迟的一半；
计算所述多个节点中的每个节点的相应定时偏移，其中所述相应定时偏移等于所述定时信号从所述顶层测量电路到所述菊花链网络的所述中点的所估计时延与所述定时信号从所述节点到所述菊花链网络的所述中点的所估计的相应时延之间的差异；以及
基于所述节点的计算出的相应定时偏移调整所述多个节点中的每个节点处的本地日时计数器，以将所述多个节点同步到所述定时信号。
16.根据权利要求15所述的系统，其中所述顶层测量电路包括正向采样器和反向采样器，所述正向采样器用于在通过所述正向传输路径接收到的所述定时信号的所述边沿上对所述顶层日时计数器进行采样，所述反向采样器用于在通过所述反向传输路径接收到的所述定时信号的所述边沿上对所述顶层日时计数器进行采样。
17.一种用于将多个节点同步到定时信号的系统，所述系统包括：
多个节点，所述多个节点中的每个节点包括相应测量电路；
菊花链网络，所述菊花链网络连接所述多个节点中的每个节点，所述菊花链网络包括在中点处连接的正向传输路径和反向传输路径；
顶层测量电路，所述顶层测量电路用于接收通过所述正向传输路径传输的定时信号，用于接收所述菊花链网络的所述反向传输路径上的所述定时信号，用于确定所述定时信号在所述菊花链网络上的总往返延迟以及用于将所述定时信号从所述顶层测量电路到所述菊花链网络的所述中点的时延估计作为所述总往返延迟的一半；
所述多个节点中的每个节点处的所述相应测量电路用于：
接收通过所述正向传输路径传输的所述定时信号并且接收通过所述菊花链网络的所述反向传输路径传输的所述定时信号；
通过以下方式确定所述定时信号在所述菊花链网络上的相应往返延迟：在通过所述正向传输路径接收到的所述定时信号的边沿上对本地日时计数器进行采样以生成第一本地时间戳，在通过所述反向传输路径接收到的所述定时信号的所述边沿上对所述本地日时计数器进行采样以生成第二本地时间戳以及计算所述第一本地时间戳与所述第二本地时间戳之间的差异以确定所述定时信号在所述菊花链网络上的相应节点往返延迟；
将所述定时信号从所述节点到所述菊花链网络的所述中点的相应时延估计作为所述相应往返延迟的一半；
计算所述多个节点中的每个节点的相应定时偏移，其中所述相应定时偏移等于所述定时信号从所述顶层测量电路到所述菊花链网络的所述中点的所估计时延与所述定时信号从所述节点到所述菊花链网络的所述中点的所估计的相应时延之间的差异；以及
基于所述节点的计算出的相应定时偏移调整所述多个节点中的每个节点处的本地日时计数器，以将所述多个节点同步到所述定时信号。
18.根据权利要求17所述的系统，其中所述多个节点中的每个节点包括正向采样器和反向采样器，所述正向采样器用于在通过所述正向传输路径接收到的所述定时信号的所述边沿上对所述本地日时计数器进行采样，所述反向采样器用于在通过所述反向传输路径接收到的所述定时信号的所述边沿上对所述本地日时计数器进行采样。
CN202180037106.7A 2020-07-22 2021-04-30 用于在网络设备中同步节点的系统和方法 Active CN115698898B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US202063055228P 2020-07-22 2020-07-22
US63/055,228 2020-07-22
US17/242,493 2021-04-28
US17/242,493 US11424902B2 (en) 2020-07-22 2021-04-28 System and method for synchronizing nodes in a network device
PCT/US2021/030165 WO2022019984A1 (en) 2020-07-22 2021-04-30 System and method for synchronizing nodes in a network device

Publications (2)

Publication Number Publication Date
CN115698898A CN115698898A (zh) 2023-02-03
CN115698898B true CN115698898B (zh) 2024-01-05

Family

ID=79688834

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180037106.7A Active CN115698898B (zh) 2020-07-22 2021-04-30 用于在网络设备中同步节点的系统和方法

Country Status (4)

Country Link
US (1) US11424902B2 (zh)
CN (1) CN115698898B (zh)
DE (1) DE112021002267T5 (zh)
WO (1) WO2022019984A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3119287B1 (fr) * 2021-01-26 2023-12-22 St Microelectronics Grenoble 2 Procédé de synchronisation de domaines temporels d’un système sur puce.
CN114791896A (zh) 2021-01-26 2022-07-26 意法半导体(格勒诺布尔2)公司 片上系统中的时域同步
CN115086202B (zh) * 2022-04-14 2023-06-20 安世亚太科技股份有限公司 一种基于网络数字孪生体的时延分析方法及系统
EP4328706A1 (en) * 2022-08-26 2024-02-28 INTEL Corporation Method and system for clock distribution for multi-device synchronization

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5361277A (en) * 1988-04-27 1994-11-01 Alberta Telecommunications Research Centre Method and apparatus for clock distribution and for distributed clock synchronization
DE102017222442A1 (de) * 2017-12-12 2019-06-13 Robert Bosch Gmbh Verfahren zum Verteilen eines Synchronisierungssignals in einem Netzwerk aus mehreren Netzwerkteilnehmern
CN111224769A (zh) * 2018-11-26 2020-06-02 费斯托股份两合公司 通信单元、控制设备、通信系统和方法

Family Cites Families (84)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5343482A (en) 1991-07-16 1994-08-30 Pmc-Sierra, Inc. Method and apparatus for detecting pulse density violations in T1 transmission
US5371765A (en) 1992-07-10 1994-12-06 Hewlett-Packard Company Binary phase accumulator for decimal frequency synthesis
US5600824A (en) 1994-02-04 1997-02-04 Hewlett-Packard Company Clock generating means for generating bus clock and chip clock synchronously having frequency ratio of N-1/N responsive to synchronization signal for inhibiting data transfer
US5850422A (en) 1995-07-21 1998-12-15 Symbios, Inc. Apparatus and method for recovering a clock signal which is embedded in an incoming data stream
US6307868B1 (en) 1995-08-25 2001-10-23 Terayon Communication Systems, Inc. Apparatus and method for SCDMA digital data transmission using orthogonal codes and a head end modem with no tracking loops
JP3360990B2 (ja) 1995-09-20 2003-01-07 株式会社東芝 ディスク記録再生装置のデータ再生処理装置
US5640398A (en) 1995-11-01 1997-06-17 Pmc-Sierra, Inc. State machine architecture for concurrent processing of multiplexed data streams
US5905766A (en) 1996-03-29 1999-05-18 Fore Systems, Inc. Synchronizer, method and system for transferring data
US6044122A (en) 1997-01-23 2000-03-28 Ericsson, Inc. Digital phase acquisition with delay locked loop
US6138061A (en) 1997-04-18 2000-10-24 Hughes Electronics Corporation Onboard orbit propagation using quaternions
US6188699B1 (en) 1997-12-11 2001-02-13 Pmc-Sierra Ltd. Multi-channel encoder/decoder
US6052073A (en) 1998-03-23 2000-04-18 Pmc-Sierra Ltd. Serial to parallel converter enabled by multiplexed flip-flop counters
US6333935B1 (en) 1998-04-09 2001-12-25 Pmc-Sierra Ltd. State machine architecture with multiplexed random access memory
US6359479B1 (en) 1998-08-04 2002-03-19 Juniper Networks, Inc. Synchronizing data transfers between two distinct clock domains
US6345052B1 (en) 1998-11-05 2002-02-05 Pmc-Sierra, Ltd. Method and apparatus for the reliable transition of status signals from an interface device when using a localized sampling architecture
CA2265346A1 (en) 1999-03-17 2000-09-17 Pmc-Sierra Ltd. Pos-phy interface for interconnection of physical layer devices and link layer devices
US6603776B1 (en) 1999-04-05 2003-08-05 Lucent Technologies, Inc. & Pmc-Sierra, Inc. System for efficient broadband data payload conversion
US6584521B1 (en) 1999-12-27 2003-06-24 Pmc-Sierra, Inc. Scaleable bandwidth interconnect for simultaneous transfer of mixed pleisiochronous digital hierarchy (PDH) clients
US6870831B2 (en) 2000-05-04 2005-03-22 Pmc-Sierra, Inc. Flexible, self-aligning time and space switch fabrics
CA2307895A1 (en) 2000-05-05 2001-11-05 Pmc-Sierra Inc. Bus interface for transfer of sonet/sdh data
US6823001B1 (en) 2000-05-31 2004-11-23 Bitrage, Inc. Dual stage communication processor
CA2313087A1 (en) 2000-06-29 2001-12-29 Pmc-Sierra, Inc. A bus interface for cell and/or packet data transfer
CA2324535A1 (en) 2000-10-27 2002-04-27 Pmc-Sierra Inc. Adaptive phase shift filtration of pointer justification jitter in synchronous-plesiosynchronous signal desynchronization
US7751411B2 (en) 2001-01-10 2010-07-06 Pmc-Sierra, Inc. System interface for cell and/or packet transfer
US7187741B2 (en) 2001-10-31 2007-03-06 Nxp B.V. Clock domain crossing FIFO
US7161999B2 (en) 2002-01-02 2007-01-09 Intel Corporation Synchronizing data or signal transfer across clocked logic domains
US7593411B2 (en) 2002-02-21 2009-09-22 Pmc-Sierra, Inc. Bus interface for transfer of multiple SONET/SDH rates over a serial backplane
US7239669B2 (en) 2002-04-30 2007-07-03 Fulcrum Microsystems, Inc. Asynchronous system-on-a-chip interconnect
WO2004066142A2 (en) 2003-01-24 2004-08-05 Koninklijke Philips Electronics N.V. Pipeline synchronisation device and method
US7417985B1 (en) 2003-01-30 2008-08-26 Pmc-Sierra, Inc. Egress selection switch architecture with power management
US7492760B1 (en) 2003-03-31 2009-02-17 Pmc-Sierra, Inc. Memory egress self selection architecture
US7668210B1 (en) 2003-04-24 2010-02-23 Pmc-Sierra, Inc. Method and apparatus for reducing current demand variations in large fan-out trees
US7468974B1 (en) 2003-09-22 2008-12-23 Pmc-Sierra, Inc. Efficient strictly non-blocking multicast switch architecture for time division multiplexed traffic
US6949955B2 (en) 2003-11-24 2005-09-27 Intel Corporation Synchronizing signals between clock domains
US7590210B2 (en) 2004-09-13 2009-09-15 Nortel Networks Limited Method and apparatus for synchronizing internal state of frequency generators on a communications network
US7165003B2 (en) 2004-09-22 2007-01-16 Research In Motion Limited Method and system for testing assembled mobile devices
US7117112B2 (en) 2004-09-22 2006-10-03 Research In Motion Limited Method and system for the interactive testing of assembled wireless communication devices
EP1894023A4 (en) 2005-06-23 2009-03-11 Research In Motion Ltd HIGH FREQUENCY ISOLATION TANK
JP4660409B2 (ja) 2005-09-22 2011-03-30 ジーイー・メディカル・システムズ・グローバル・テクノロジー・カンパニー・エルエルシー ダイレクト・デジタル・シンセサイザ、送信・検波用ダイレクト・デジタル・シンセサイザおよびｍｒｉ装置
US20070132259A1 (en) 2005-12-09 2007-06-14 Arkady Ivannikov Transport frame and optional fixture for battery-powered electronic devices
JP4468298B2 (ja) 2005-12-28 2010-05-26 富士通株式会社 適応的遅延調整を有する位相補間器
GB2437559B (en) 2006-04-26 2010-12-22 Zarlink Semiconductor Inc Low complexity noise reduction method
US20080000176A1 (en) 2006-06-26 2008-01-03 Barry Mandelzys Insulated panel system
US7656791B1 (en) 2006-07-19 2010-02-02 Pmc-Sierra, Inc. Systems and methods for hitless equipment protection
GB2448201A (en) 2007-04-04 2008-10-08 Zarlink Semiconductor Inc Cancelling non-linear echo during full duplex communication in a hands free communication system.
GB2449720A (en) 2007-05-31 2008-12-03 Zarlink Semiconductor Inc Detecting double talk conditions in a hands free communication system
US8242850B2 (en) 2008-08-28 2012-08-14 Resonance Semiconductor Corporation Direct digital synthesizer for reference frequency generation
US7724097B2 (en) 2008-08-28 2010-05-25 Resonance Semiconductor Corporation Direct digital synthesizer for reference frequency generation
GB2466650B (en) 2008-12-31 2012-07-18 Zarlink Semiconductor Inc Recovery of timing information
US8428203B1 (en) 2009-01-06 2013-04-23 Pmc-Sierra, Inc. Integrated tunable RF notch filter
GB0908884D0 (en) 2009-05-22 2009-07-01 Zarlink Semiconductor Inc Time recovery over packet networks
GB0908883D0 (en) 2009-05-22 2009-07-01 Zarlink Semiconductor Inc Multi input timing recovery over packet networks
US8542708B1 (en) 2009-11-30 2013-09-24 Pmc-Sierra Us, Inc. Method and system for transporting constant bit rate clients across a packet interface
US9019997B1 (en) 2009-11-30 2015-04-28 Pmc-Sierra Us, Inc. Method and system for transporting constant bit rate clients across a packet interface
GB201002217D0 (en) 2010-02-10 2010-03-31 Zarlink Semiconductor Inc Clock recovery method over packet switched networks based on network quiet period detection
US8413006B1 (en) 2010-02-12 2013-04-02 Pmc-Sierra, Inc. Error detection and correction in data and control words
US8670439B2 (en) * 2010-07-02 2014-03-11 Futurewei Technologies, Inc. Method for accurate distribution of time to a receiver node in an access network
GB2486639A (en) 2010-12-16 2012-06-27 Zarlink Semiconductor Inc Reducing noise in an environment having a fixed noise source such as a camera
US20120158990A1 (en) 2010-12-17 2012-06-21 Cisco Technology, Inc. Transporting a CBR Data Stream Over a Packet Switched Network
US8913688B1 (en) 2012-04-30 2014-12-16 Xilinx, Inc. Pre-distortion for a phase interpolator with nonlinearity
US8854963B1 (en) 2012-05-08 2014-10-07 Pmc-Sierra Us, Inc. Control and coordination of ODUflex bandwidth resizing operation
US8692599B2 (en) 2012-08-22 2014-04-08 Silicon Laboratories Inc. Interpolative divider linearity enhancement techniques
US9313563B1 (en) 2012-08-31 2016-04-12 Pmc-Sierra Us, Inc. System and method for network switching
US8976816B1 (en) 2012-08-31 2015-03-10 Pmc-Sierra Us, Inc. Self-synchronous scrambler/descrambler and method for operating same
US9025594B1 (en) 2012-09-21 2015-05-05 PMC-Sierra US Inc. Multiplexing low-order to high-order ODU signals in an optical transport network
US9374265B1 (en) 2012-10-02 2016-06-21 Microsemi Storage Solutions (U.S.), Inc. GFP frame filter
US9276874B1 (en) 2012-10-02 2016-03-01 Pmc-Sierra Us, Inc. High bandwidth GFP demapper
US8760204B2 (en) 2012-11-20 2014-06-24 Nvidia Corporation Variation-tolerant periodic synchronizer
US8957711B2 (en) 2013-04-29 2015-02-17 Microsemi Semiconductor Ulc Phase locked loop with precise phase and frequency slope limiter
US9473261B1 (en) 2013-08-29 2016-10-18 Microsemi Storage Solutions (U.S.), Inc. System and method to achieve datapath latency symmetry through an OTN wrapper
US9209965B2 (en) 2014-01-14 2015-12-08 Microsemi Semiconductor Ulc Network interface with clock recovery module on line card
US9444474B2 (en) 2014-05-09 2016-09-13 Microsemi Semiconductor Ulc Crystal oscillator noise compensation method for a multi-loop PLL
US9673926B2 (en) 2014-12-19 2017-06-06 Harman International Industries, Incorporated Determining presentation time in AVB networks
US9525482B1 (en) 2015-02-09 2016-12-20 Microsemi Storage Solutions (U.S.), Inc. Apparatus and method for measurement of propagation time of a data stream in a transport network
US9735787B2 (en) 2015-03-18 2017-08-15 Analog Devices, Inc. Frequency synthesizer with dynamic phase and pulse-width control
US10104047B2 (en) 2015-04-08 2018-10-16 Microsemi Solutions (U.S.), Inc. Method and system for encrypting/decrypting payload content of an OTN frame
US10432553B2 (en) 2016-02-23 2019-10-01 Microsemi Solutions (U.S.), Inc. Systems and methods for transportation of multiple constant bitrate data streams
US10069503B2 (en) 2016-05-30 2018-09-04 Microsemi Semiconductor Ulc Method of speeding up output alignment in a digital phase locked loop
US10250379B2 (en) 2016-09-23 2019-04-02 Microsemi Semiconductor Ulc Clock recovery device with switchable transient non-linear phase adjuster
US10855294B2 (en) 2016-11-08 2020-12-01 Texas Instruments Incorporated High linearity phase interpolator
US10476509B2 (en) 2016-12-07 2019-11-12 Integrated Device Technology, Inc. Time slotted bus system for multiple coupled digital phase-locked loops
US10128826B2 (en) 2017-01-18 2018-11-13 Microsemi Semiconductor Ulc Clock synthesizer with integral non-linear interpolation (INL) distortion compensation
US10608647B1 (en) 2018-12-14 2020-03-31 Silicon Laboratories Inc. Delay adjustment using frequency estimation
US10715307B1 (en) 2019-08-01 2020-07-14 Microsemi Semiconductor Ulc Embedded time of day receiver for clock transmission

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5361277A (en) * 1988-04-27 1994-11-01 Alberta Telecommunications Research Centre Method and apparatus for clock distribution and for distributed clock synchronization
DE102017222442A1 (de) * 2017-12-12 2019-06-13 Robert Bosch Gmbh Verfahren zum Verteilen eines Synchronisierungssignals in einem Netzwerk aus mehreren Netzwerkteilnehmern
CN111224769A (zh) * 2018-11-26 2020-06-02 费斯托股份两合公司 通信单元、控制设备、通信系统和方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"无线自组织网络协作时间同步优化算法";刘大鹍 等;《兵工学报》;第41卷(第04期);第702-710页 *

Also Published As

Publication number Publication date
US11424902B2 (en) 2022-08-23
WO2022019984A1 (en) 2022-01-27
CN115698898A (zh) 2023-02-03
US20220029778A1 (en) 2022-01-27
DE112021002267T5 (de) 2023-01-26

Similar Documents

Publication Publication Date Title
CN115698898B (zh) 用于在网络设备中同步节点的系统和方法
CN113711510B (zh) 相位预测器和相关联的使用方法
JP3820275B2 (ja) タイムスタンプの同期化方法および装置
US11706730B2 (en) Time synchronization method and electronic device
US9547332B1 (en) Accurate time capture and transfer between clock domains
US9722767B2 (en) Clock domain bridge static timing analysis
US20160080138A1 (en) Method and apparatus for timing synchronization in a distributed timing system
US20060126437A1 (en) Method of determining a timing offset between a first clock and a second clock in a communications network
US9369363B2 (en) Apparatus and methods for determining latency of a network port
EP2657806B1 (en) Signal source synchronization circuit
US11349587B2 (en) Generating a timestamp
US9806876B2 (en) Method and apparatus for compensating synchronization timing in a distributed timing network
US7903560B2 (en) Correlation technique for determining relative times of arrival/departure of core input/output packets within a multiple link-based computing system
EP3231110B1 (en) Method and devices for time transfer using end to end transparent clocks
US10784976B2 (en) Nanosecond accuracy of timestamping by leveraging alignment marker and method for producing the same
US11606156B1 (en) Clock synchronization
US9198150B2 (en) Link path delay estimator that combines coarse and fine delay estimates
Milevsky et al. Development and test of IEEE 1588 precision timing protocol for ocean observatory networks
US9595308B1 (en) Multiple-die synchronous insertion delay measurement circuit and methods
Chavan et al. Implementation of fpga-based network synchronization using ieee 1588 precision time protocol (ptp)
JP6520009B2 (ja) クロック信号分配回路、クロック信号分配方法、及びクロック信号分配プログラム
US11973582B2 (en) Detecting time delay between circuits to achieve time synchronization
CN114070762B (zh) 网络监测探针组件、同步方法、数据采集分析装置
US20220329339A1 (en) Detecting time delay between circuits to achieve time synchronization
US9178685B1 (en) Techniques to determine signal timing

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant