CN111224769A - 通信单元、控制设备、通信系统和方法 - Google Patents

通信单元、控制设备、通信系统和方法 Download PDF

Info

Publication number
CN111224769A
CN111224769A CN201911172575.0A CN201911172575A CN111224769A CN 111224769 A CN111224769 A CN 111224769A CN 201911172575 A CN201911172575 A CN 201911172575A CN 111224769 A CN111224769 A CN 111224769A
Authority
CN
China
Prior art keywords
communication unit
input
output
communication
data stream
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911172575.0A
Other languages
English (en)
Other versions
CN111224769B (zh
Inventor
D.施奈德
C.瓦尔德克
E.法贝尔
T.莱德雷尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Festo SE and Co KG
Original Assignee
Festo SE and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Festo SE and Co KG filed Critical Festo SE and Co KG
Publication of CN111224769A publication Critical patent/CN111224769A/zh
Application granted granted Critical
Publication of CN111224769B publication Critical patent/CN111224769B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
    • G05B19/4185—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by the network communication
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/08—Speed or phase control by synchronisation signals the synchronisation signals recurring cyclically
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0602—Systems characterised by the synchronising information used
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0658—Clock or time synchronisation among packet nodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0658—Clock or time synchronisation among packet nodes
    • H04J3/0661—Clock or time synchronisation among packet nodes using timestamps
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/25—Pc structure of the system
    • G05B2219/25041—Select between several clock signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Quality & Reliability (AREA)
  • Automation & Control Theory (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

通信单元、控制设备、通信系统和方法。本发明涉及一种针对工业自动化的用于在由串联的通信单元（M、S1、S2）构成的通信系统（10）中使用的通信单元（S1、S2），该通信单元包括第一输入端（E1）和第一输出端（A1），其中该通信单元（S1、S2）包括内部时钟发生器（TG），该内部时钟发生器被构造为提供内部时钟信号作为用于对该通信单元（S1、S2）的时控的系统时钟，而且该通信单元（S1、S2）被配置为经由该输入端（E1）来接收具有有效数据的串行输入数据流。该通信单元（S1、S2）拥有用于提供时间值的计时器（ZG），其中该计时器（ZG）被构造为：基于包含在输入数据流中的输入符号时钟来提供该时间值。

Description

通信单元、控制设备、通信系统和方法
技术领域
本发明涉及一种针对工业自动化的用于在由串联的通信单元构成的通信系统中使用的通信单元，该通信单元包括第一输入端和第一输出端，其中该通信单元包括内部时钟发生器而该内部时钟发生器被构造为提供内部时钟信号作为用于对该通信单元的时控的系统时钟，而且该通信单元被配置为经由该输入端来接收具有有效数据的串行输入数据流。
背景技术
在该上下文中，术语“系统时钟”尤其应该是指所谓的“system clock”、即尤其是用来对该通信单元的电子器件、尤其是数字电路进行时控的那个时钟信号。提供系统时钟的内部时钟发生器也可以被称作本地时钟发生器或者被称作“local clock（本地时钟）”。
WO 2013/144001 A1描述了一种具有至少两个串行连接的通信模块、也就是说一个主机模块和一个从机模块的通信系统。主机模块发送“帧间符号”，从机模块依据该“帧间符号”来同步其本地时钟发生器。
发明内容
本发明的任务在于：提供一种通信单元，该通信单元可以以更简单和/或更精确的方式与全局时钟同步。
该任务通过根据权利要求1的通信单元来解决。该通信单元拥有用于提供时间值的计时器，其中该计时器被构造为：基于包含在输入数据流中的输入符号时钟来提供该时间值。
因此，除了内部时钟发生器之外、即除了“local clock（本地时钟）”之外，还设置有计时器而且接着使该计时器同步。内部时钟发生器不是强制地被同步，而是可以适宜地保持未同步。因此，该通信单元还可以以它自己的、适宜地未经同步的内部时钟信号、即它自己的系统时钟来进行工作，但是由于该计时器所提供的时间值而仍能够与全局时钟同步地执行某些事件和/或行动，其方式是该通信单元按照所提供的时间值来执行这些事件和/或行动。
全局时钟作为输入符号时钟包含在输入数据流中。因为全局时钟作为符号时钟包含在数据流中，而且因此永久性地存在，所以只要该数据流存在，该计时器就也与全局时钟永久性地同步。
术语“输入符号时钟”和“输入数据流”应该旨在表示涉及由该通信单元接收到的符号时钟或数据流。术语“符号时钟”尤其是指发送时钟。
有利的扩展方案是从属权利要求的主题。
本发明还涉及一种控制设备，该控制设备包括按照本发明的通信单元。该控制设备被构造为：将该时间值用作时间戳，和/或按照该时间值来进行对功能单元、尤其是执行器、传感器和/或信号单元的受时间控制的操控。该功能单元尤其是阀装置。
适宜地，本发明涉及一种现场设备、尤其是阀装置，该阀装置包括按照本发明的通信单元。
优选地，本发明涉及如下设备之一，其中该设备分别包括一个或多个按照本发明的通信单元：远程I/O系统、马达控制器、轨道/机器人控制器、气动阀、介质阀、阀岛、工业传感器、摄像机系统、分散式可编程逻辑控制器、安全控制器、尤其是用于功能安全的安全控制器、协议转换器、控制面板。
本发明还涉及一种用于确定针对通信单元的时间值的方法，该方法包括如下步骤：借助于通信单元的内部时钟发生器来提供内部时钟信号，作为通信单元的系统时钟；借助于通信单元的第一输入端来接收具有有效数据的串行输入数据流；借助于通信单元的计时器，基于包含在输入数据流中的输入符号时钟来提供该时间值。
该方法优选地借助于所描述的通信单元来执行。适宜地，该方法按照该通信单元的所描述的设计方案来扩展。
附图说明
在下文，参考附图来阐述示例性的实施方式以及其它示范性的细节。在此：
图1示出了具有多个通信单元的通信系统的示意图。
具体实施方式
图1示出了通信系统10，该通信系统包括多个通信单元M、S1、S2，这些通信单元串联。示范性地，存在两个充当从机的通信单元S1、S2和一个充当主机的通信单元M。通信单元S1、S2也可以被称作从机单元，而通信单元M也可以被称作主机单元。替选于所示出的数目，也可存在更多或更少个充当从机的通信单元S1、S2。适宜地，每个通信单元S1、S2就其本身而言都是本发明的一个可能的实施方式。随后，应该主要探讨通信单元S1。适宜地，通信单元S2与之相对应地来构造。
通信单元S1、尤其是整个通信系统10用于在工业自动化、尤其是过程和/或工厂自动化中使用。
通信单元S1包括第一输入端E1和第一输出端A1。通信单元S1还包括内部时钟发生器TG。内部时钟发生器TG被构造为：提供内部时钟信号，作为用于对通信单元S1的时控的系统时钟。
通信单元S1被配置为：经由输入端S1来接收具有有效数据的串行输入数据流。通信单元S1拥有用于提供时间值的计时器ZG。计时器ZG被构造为：基于包含在输入数据流中的输入符号时钟来提供该时间值。
在下文，应该阐述其它示范性的细节。
首先，应该探讨在图1中示出的通信系统10的基本结构。
通信系统10包括通信单元M、S1、S2，这些通信单元示范性地串联。每个通信单元M、S1、S2都是在该串联之内的具有确定的串联位置的串联环节。示范性地，通信单元M是第一串联环节，通信单元S1是第二串联环节而通信单元S2是第三串联环节。适宜地，该串联可具有一个或多个其它充当从机的通信单元，这些通信单元接着尤其是与通信单元S1、S2相对应地来构造。
两个在该串联中相邻的通信单元分别经由通信连接来彼此连接。每个通信连接都示范性地包括两条线路。通信单元M通过线路L1、L5来与通信单元S1连接，而通信单元S1通过线路L2、L4来与通信单元S2连接。在两个在该串联中相邻的通信单元之间的通信连接分别是双向的，其中这两条线路中的一条线路仅仅用于沿第一方向进行通信而另一条线路仅仅用于沿相反的第二方向进行通信。
通信系统10提供了如下通信路径，该通信路径从通信单元M出发两次经过所有接下来的通信单元S1、S2并且然后返回通信单元M。按照通过该串联预先给定的顺序、即示范性地按顺序M、S1、S2来进行第一次经过（也称作“去程”）。按与之相反的顺序、即示范性地按顺序S2、S1、M来进行第二次经过（也称作“回程”）。整体上得到环形拓扑。在运行时，串行数据流遵循该通信路径，也就是说串行数据流两次经过所有通信单元M、S1、S2，一次是去程而一次是回程。
在最后一个串联环节、这里是通信单元S2处，输出端A1通过线路L3直接与输入端E2连接，以便这样使通信路径闭合。
因此，该通信路径包括多个路径段，其中这些路径段沿着通信路径由一个通信单元和一条线路交替地提供，也就是说示范性地按如下顺序M、L1、S1、L2、S2、L3、S2、L4、S1、L5、M。与此相应地，串行数据流在通信路径上在该串行数据流的路径上分别交替地经过一个通信单元和一条线路。
按照一个可能的设计方案，通信单元M也可以布置在通信单元S1与S2之间或者也可以完全布置在该串联的端部。适宜地，通信单元M（相对于在图1中示出的设计方案）可拥有附加的输入端和附加的输出端。示范性地，通信单元M可以像通信单元S1、S2那样拥有（附加的）输入端E1和（附加的）输出端A2。利用该附加的输入端和输出端，通信单元可以与在该串联中在上游的通信单元进行通信（只要这种在上游的通信单元存在的话）。
在下文应该进一步探讨各个通信单元M、S1、S2。
原则上，这两个充当从机的通信单元S1、S2和该充当主机的通信单元M可具有相同的硬件、即尤其是相同的电子器件。适宜地，通信单元可以通过设定相对应的模式选择性地作为主机或者从机来运行。
首先应该探讨充当从机的通信单元S1、S2。在下文的阐述主要涉及通信单元S1。适宜地，通信单元S2以及可选地其它存在的、充当从机的通信单元都相同地来构造。
如上文已经提及的那样，通信单元S1包括第一输入端E1、第一输出端A1、内部时钟发生器TG和计时器ZG。示范性地，通信单元S1还拥有第二输入端E2和第二输出端A2。
第一输入端E1和第二输出端A2也应该共同被称作第一通信接口。第一通信接口用于与在该串联中分别在上游的通信单元的双向连接。第二输入端E2和第一输出端A1也应该共同被称作第二通信接口。第二通信接口用于与在该串联中分别在下游的通信单元的双向连接。在具有最后的串联位置的通信单元处，第二通信接口用于使通信路径闭合。
第一输入端E1与第一输出端A1通信式耦合。示范性地，在第一输入端E1与第一输出端A1之间存在第一时钟合成单元TS1和第一数据处理单元DV1。第二输入端E2与第二输出端A2通信式耦合。示范性地，在第二输入端E2与第二输出端A2之间存在第二时钟合成单元TS2和第二数据处理单元DV2。
通信单元S1包括电子电路，例如微处理器、ASIC和/或FPGA。适宜地，下文所阐述的单元E1、TS1、DV1、A1、E2、TS2、DV2、A2是该电子电路的一部分。该电子电路通过内部时钟发生器TG来时控；也就是说，内部时钟发生器TG提供内部时钟信号，作为用于该电子电路的系统时钟。由该内部时钟信号和/或从中得出的时钟信号来时控的电子电路在图1中通过虚线框来表示。
内部时钟发生器TG也可以被称作本地时钟发生器或者被称作本地Clock（时钟）。内部时钟发生器TG例如包括石英，利用该石英来提供内部时钟信号。
适宜地，内部时钟发生器TG被构造为：与输入符号时钟无关地提供内部时钟信号。尤其是，没有进行基于输入符号时钟对内部时钟信号的同步和/或适配。
适宜地，每个通信单元M、S1、S2都包括自己的内部时钟发生器TG，该内部时钟发生器分别提供自己的内部时钟信号，作为适合于相应的电子电路的系统时钟。这尤其意味着：通信单元M、S1、S2的内部时钟信号、即系统时钟可以彼此不同。适宜地，没有进行内部时钟信号的同步，使得不同的通信单元M、S1、S2的内部时钟信号并没有彼此同步。
通信单元S1包括第一输入端E1。在第一输入端E1上连接线路L1，尤其是线缆或者两根线材，通过该线路L1将数据流传输到通信单元S1。通信单元S1被构造为：经由输入端E1来接收数据流，作为输入数据流。输入端E1也可以被称作接收单元或者“RX”。
适宜地，通信单元S1被构造为：从所接收到的输入数据流中提取输入符号时钟，尤其是通过过采样和/或基于相位信息来从所接收到的输入数据流中提取输入符号时钟。适宜地，以比符号的宽度更高的时间分辨率来提取输入符号时钟。
适宜地，输入符号时钟是用来在通信单元S1、尤其是第一输入端E1处逐个接收各个包含在输入数据流中的符号的时钟。这些符号示范性地是各个位、尤其是线路位。适宜地，符号通过脉冲是否存在来呈现。输入数据流例如用8b10b编码来编码。适宜地，输入数据流是基带传输。
如上文已经提及的那样，计时器ZG被构造为：基于输入符号时钟来提供时间值。示范性地，计时器ZG是计数器。适宜地，计时器ZG被构造为：在符号、例如位、尤其是线路位到达时使时间值增加或者减小。适宜地，在每次有符号到达时，时间值都增加或者减小。计时器ZG被构造为：按照到达的输入符号时钟使时间值持续地继续下去。
示范性地，计时器ZG从在下文还阐述的时钟合成单元TS1获得符号时钟。替选于此或者除此之外，计时器ZG也可以从第一输入端E1、第一输出端A1、第二输入端E2、第二输出端A2和/或时钟合成单元TS2获得符号时钟。
通信单元S1还包括输出端A1。在输出端A1上连接线路L2，尤其是线缆或者两根线材，通过该线路L2将数据流作为输出数据流传输到接下来的通信单元S2。输出端A1也可以被称作发送单元或者“TX”。
示范性地，在第一输入端E1与第一输出端A1之间存在两个路径。一方面是用于处理包含在数据流中的有效数据的数据路径而另一方面是用于处理包含在数据流中的符号时钟的时钟路径。示范性地，数据路径和时钟路径彼此并行地延伸。
数据处理单元DV1位于数据路径中，该数据处理单元也可被称作Data ProcessingUnit，即DPU。适宜地，在数据处理单元DV1中可以改变包含在数据流中的数据。
示范性地，时钟路径包括时钟合成单元TS1。时钟合成单元TS1尤其用于：基于输入符号时钟来合成输出符号时钟。替选于此或者除此之外，时钟合成单元用于：向输出端A1提供所需的信息、尤其是相位和/或频率信息，以便该输出端可以以具有与输入符号时钟相同的时钟频率的输出符号时钟来提供输出数据流。
适宜地，通信单元S1被构造为：在它的第一输出端A1处以输出符号时钟来提供输出数据流，该输出符号时钟的时钟频率与输入数据流的输入符号时钟的时钟频率相同。由于输出符号时钟的时钟频率与输入符号时钟的时钟频率相同，确保了：每个在该串联中在下游的通信单元都接收具有相同的时钟频率的输入符号时钟。因此，在每个通信单元中，相应的时间值都按照相同的时钟频率、即一样快地来增加或减小。以这种方式，时间值的完全同步是可能的，即尤其是当在不同的通信单元的计时器之间的恒定的时间偏移（随后也被称作时延）被确定和补偿时，时间值的完全同步是可能的。在下文，还详细地阐述了对时延的补偿。
通信单元S1优选地构造为：以如下输出符号时钟来提供输出数据流，该输出符号时钟具有与输入符号时钟的持久固定的相位关系。通信单元S1尤其构造为：为了实现持久固定的相位关系，持续地进行对输出数据流的信号形式的适配。
适宜地，通信单元S1被构造为：检测在输入符号时钟与内部时钟信号（和/或从内部时钟信号得出的时钟信号）之间的相位和/或时钟频率关系。通信单元S1还被构造为：借助于时钟合成单元S1，基于所检测到的相位和/或时钟频率关系来提供输出符号时钟。
适宜地，内部时钟信号的时钟频率不同于输入符号时钟的时钟频率，尤其是内部时钟信号的时钟频率低于输入符号时钟的时钟频率。适宜地，从内部时钟信号得出采样时钟信号，在第一输入端E1处利用该采样时钟信号来进行对输入数据流的采样。适宜地，采样时钟信号具有比输入符号时钟更高的时钟频率。采样时钟信号例如借助于Phase-locked-Loop（锁相环）、即PLL来产生。相位和/或时钟频率关系尤其表示：内部时钟信号（和/或从中得出的时钟信号、例如采样时钟信号）与输入符号时钟的关系如何。
由于容差，不同的通信单元S1、S2的内部时钟信号的时钟频率可能彼此不同。示范性地，通信单元S1的内部时钟信号的时钟频率高于通信单元S2的内部时钟信号的时钟频率。在这种情况下，通信单元S1经历其输入符号时钟比通信单元S2会经历相同的输入符号时钟更慢。
在不同的通信单元S1、S2中，由于内部时钟信号的时钟频率不同而分别得到不同的相位和/或时钟频率关系。适宜地，通信单元S1、S2被构造为：在合成输出符号时钟时使用相应的相位和/或时钟频率关系，以便补偿在相应的内部时钟信号之间的不同的时钟频率。
在示例性情况下，通信单元S1的内部时钟发生器的时钟频率提高。通信单元S1依据相位和/或时钟频率关系知道这一点，即知道该通信单元S1的内部时钟信号和/或从中得出的时钟信号相对于输入符号时钟的关系如何。通信单元S1知道：该通信单元S1的内部时钟发生器的时钟频率提高。与此相应地，在合成输出符号时钟时，通信单元S1尤其是通过对输出数据流的信号形式的相对应的适配来考虑该通信单元S1的被提高的时钟频率。例如，通信单元S1使各个符号、尤其是线路位的信号形式适配。适宜地，通信单元使符号的宽度关于该通信单元的内部时钟信号的时钟频率来适配。适宜地，在内部时钟信号的时钟频率被提高的情况下，符号的宽度相对于内部时钟信号被提高；也就是说，通信单元使用内部时钟信号和/或从中得出的时钟信号的被提高的数目个时钟，以便合成输出数据流的符号。时钟的所提到的数目尤其可以是分数。
如果通信单元S1的内部时钟信号的时钟频率降低，则通信单元S1在相对应的相位和/或时钟频率关系方面知道这一点并且同样在合成输出符号时钟时尤其是通过对输出数据流的信号形式的相对应的适配来考虑这一点。适宜地，在内部时钟信号的时钟频率被降低的情况下，符号的宽度相对于内部时钟信号被减小；也就是说，通信单元使用内部时钟信号和/或从中得出的时钟信号的被减少的数目个时钟，以便合成输出数据流的符号。时钟的所提到的数目尤其可以是分数。
适宜地，尤其是通过上文所描述的措施，第一输入端E1和第一输出端A1彼此耦合，使得在第一输出端A1上提供的输出符号时钟的时钟频率与在第一输入端E1上接收的输入符号时钟的时钟频率相同（与内部时钟发生器的时钟频率无关）。
适宜地，上文的实施方案相对应地适用于第二输入端E2和第二输出端A2，所述第二输入端E2和所述第二输出端A2优选地相对应地彼此耦合，使得在第二输出端A2上提供的输出符号时钟的时钟频率与在第二输入端E2上接收的输入符号时钟的时钟频率精确地相同。
适宜地，这适合于通信系统10的全部充当从机的通信单元S1、S2，使得因此在通信路径或串行数据流经过的每个输入端和输出端上都精确地存在相同的符号时钟。
适宜地，通信单元S1被构造为：提供在第一输出端A1上输出的具有与在第一输入端E1上接收到的输入数据流所包含的相同数目个符号的输出数据流。适宜地，通信单元S1还被构造为：提供在第二输出端A2上输出的具有与在第二输入端E2上接收到的输入数据流相同数目个符号的输出数据流。适宜地，这适用于全部充当从机的通信单元S1、S2。
因此，充当从机的通信单元S1、S2没有将附加的符号嵌入到串行数据流中和/或没有将包含在串行数据流中的符号除去。适宜地，借助于数据处理单元DV1、DV2可以在通信单元S1、S2中改变包含在数据流中的数据、优选地有效数据，然而优选地只是使得符号的数目保持恒定。
以这种方式，可以确保：不同的通信单元S1、S2的计时器ZG始终获得相同数目个符号并且因此（在补偿通信单元S1、S2之间的时延时）始终保持同步；也就是说始终显示相同的时间值。
在下文应该进一步探讨充当主机的通信单元M：
通信单元M拥有用于产生全局时钟的时钟发生装置GT。示范性地，时钟发生装置GT基于通信单元M的时钟发生器TG的内部时钟信号来产生全局时钟。
通信单元M还拥有计时器ZG，该计时器被构造为基于全局时钟来提供时间值。适宜地，计时器ZG是计数器，该计数器按照全局时钟来增加或减小。计时器ZG尤其是与充当从机的通信单元S1、S2的计时器ZG同步地运行，而且优选地始终提供与其它计时器ZG相同的时间值。
通信单元M包括电子电路，例如微处理器、ASIC和/或FPGA。适宜地，单元A1、E2、DG、GT、ZG是该电子电路的一部分。该电子电路通过内部时钟发生器TG来时控；也就是说，内部时钟发生器TG提供内部时钟信号，作为用于该电子电路的系统时钟。该电子电路在图1中通过虚线框来表示。
通信单元M拥有输出端A1和输入端E2。通信单元M还拥有用于产生数据流的数据流发生器DG。通信单元M被构造为：在它的输出端A1处提供数据流，作为输出数据流。通信单元M使用全局时钟，作为输出数据流的输出符号时钟。输出符号时钟也可以被称作输出数据流的发送时钟。可选地，通信单元M还拥有数据处理单元DV1、DV2。
通信单元M依据全局时钟来规定全部充当从机的通信单元S1、S2的输出符号时钟。通信单元M还依据全局时钟来规定串行数据流的比特率。
优选地，通信单元M被构造为：提供串行数据流，作为报文的序列。适宜地，这些报文在串行数据流中直接、即尤其是连续地一个接一个地排列。适宜地，这些报文包含针对每个在该串联中接下来的通信单元S1、S2的有效数据和/或数据字段。
通信单元M被构造为：提供串行数据流，作为连续的数据流，即尤其是未中断。只要通信单元M没有准备好发送数据、尤其是有效数据，通信单元M就用空载符号来填充串行数据流。适宜地，输出符号时钟通过全部包含在串行数据流中的符号来提供，即尤其是通过描绘有效数据、空载数据和/或日志数据的符号来提供。
因此，在通信系统10中，整体上得到如下串行数据流，该串行数据流从通信单元M出发在之前提到的通信路径上经过在该串联中接下来的通信单元S1、S2并且在此在通信路径的每个部位都始终精确地具有相同的符号时钟频率。此外，如上文已经提及的那样，充当从机的通信单元S1、S2不改变符号的数目，使得最终有相同数目个符号或时钟到达每个计时器。
每个充当从机的通信单元S1、S2都接收数据流作为输入数据流并且输出数据流作为输出数据流。输出数据流的数据、尤其是有效数据可以相对于输入数据流改变；然而符号或时钟的数目适宜地始终保持恒定。
数据流尤其是用无直流编码来编码。优选地，数据流用8b10b编码来编码。适宜地，数据流在基带中被传输。数据流尤其是二元值符号的序列、尤其是脉冲的序列。
适宜地，在通信系统10中，通信单元M、S1、S2的相应的内部时钟发生器TG并没有彼此同步并且尤其是具有不同的时钟频率。
通过耦合到输入符号时钟上，计时器ZG与全局时钟同步地运行并且适宜地提供相同的时间值。
在下文，应该进一步探讨可以如何补偿在计时器ZG之间的时延。
因为如上文所阐述的那样计时器ZG通过输入符号时钟全部与相同的全局时钟同步并且还适宜地在通信路径上没有符号或时钟被除去或添加，所以在计时器ZG之间的时延分别对应于串行数据流需要用来从一个计时器到达下一个计时器或从一个通信单元到达下一个通信单元的那些渡越时间。
适宜地，这些时延保持恒定。因此，这些时延可以在（一次性的）补偿过程的框架内作为补偿值被检测并且在相应的计时器ZG中被设定。接着，这些时延持久地被补偿，也就是说这些计时器ZG持久地同步地运行，而不必进行进一步的补偿。尤其是在这些计时器ZG之间不存在漂移。
随后阐述通信单元S1如何补偿它的计时器ZG的时延。适宜地，在一个/多个其它通信单元中不进行相对应的补偿。
适宜地，计时器ZG被构造为：按照补偿值来适配时间值，以便补偿输入数据流和/或输出数据流在通信单元之间的渡越时间。适宜地，该时间值可以关于在该串联中在上游的通信单元（即示范性地关于通信单元M）或者关于在该串联中在下游的通信单元（即示范性地关于通信单元S2）来予以补偿。在前一种情况下，应确定输入数据流从在上游的通信单元到当前的通信单元的渡越时间。在后一种情况下，应确定输出数据流从当前的通信单元到在下游的通信单元的渡越时间。
通信单元S1尤其被构造为：基于在通过第一输出端A1输出测试信号与通过第二输入端E2接收测试信号之间的时间差∆t1来确定补偿值。通信单元S1尤其被构造为：借助于计时器ZG、即尤其是借助于符号输入时钟来测量该时间差∆t1。时间差∆t1例如可以被测量为输入符号时钟的符号或者时钟的数目。该时间差∆t1对应于串行数据流沿着通信路径从通信单元S1的第一输出端A1到第二输入端E2的渡越时间。
适宜地，通信单元S1被构造为：从其它通信单元M、S2获得补偿确定值并且基于补偿确定值和时间差来确定补偿值。
例如，通信单元S1可以从在下游的通信单元S2获得补偿确定值，该补偿确定值表明了在通过在下游的通信单元S2的第一输出端A1输出测试信号与通过在下游的通信单元S2的第二输入端E2接收测试信号之间的时间差∆t2。该时间差∆t2对应于串行数据流沿着通信路径从通信单元S2的第一输出端A1到第二输入端E2的渡越时间。
现在，通信单元S1可以基于两个时间差∆t1和∆t2、尤其是基于这两个时间差的差、即基于∆t1-∆t2来确定补偿值并且使计时器的时间值相对应地适配。
适宜地，通信单元S1被构造为：在确定补偿值时，还考虑线路参数，该线路参数例如限定了两条线路L2、L4的线路渡越时间彼此间的关系。适宜地，在两个通信单元之间的通信连接的两条线路分别一样长，使得两条线路的线路渡越时间相同。示范性地得到线路参数为2。适宜地，将时间差的差、即∆t1-∆t2除以该线路参数。
适宜地，通信单元S1被构造为：基于时间差∆t1来提供补偿确定值并且将该补偿确定值输出给其它通信单元。适宜地，通信单元S1将它的补偿确定值转交给在上游的通信单元（这里是通信单元M）和/或在下游的通信单元（这里是通信单元S2）。
通信单元M可以基于所获得的补偿确定值和本身所测量到的时间差∆t0（即测试信号从该通信单元的输出端A1到该通信单元的输入端E2的渡越时间）来确定针对该通信单元的计时器的补偿值。
相对应地，通信单元S2可以基于所获得的补偿确定值和本身所测量到的时间差∆t2（即测试信号从该通信单元的输出端A1到该通信单元的输入端E2的渡越时间）来确定针对该通信单元的计时器的补偿值。
替选于此或者除此之外，通信单元M、S1、S2为了对时延进行补偿而可以转交和/或交换一个或多个补偿值。
按照示范性的第一设计方案，补偿过程如下：
通信单元M在串行数据流之内产生测试信号，该测试信号遍历通信路径。
每个通信单元M、S1、S2在接收到测试信号时都将该通信单元的计时器ZG设置到初始值。该初始值例如可以由通信单元M规定并且与测试信号一起（或者作为测试信号）被传输。
每个通信单元M、S1、S2都测量测试信号在该通信单元的第一输出端A1与该通信单元的第二输入端E2之间的渡越时间；即在同一通信单元处输出该测试信号与接收该测试信号之间的时间差。
所测量到的时间差作为补偿确定值被传输给分别在下游的通信单元，即从通信单元M被传输给通信单元S1并且从通信单元S1被传输给通信单元S2。
通信单元S1基于通信单元M的补偿确定值和该通信单元S1本身所测量的时间值来确定补偿值。该补偿值对应于从通信单元M到通信单元S1的渡越时间。通信单元S1基于该补偿值来修正它的计时器的时间值。通信单元S1还将它的补偿值传输给通信单元S2。
通信单元S2基于通信单元S1的补偿确定值和该通信单元S2本身所测量的时间值来确定补偿值。该补偿值对应于从通信单元S1到通信单元S2的渡越时间。通信单元S2基于它自己的补偿值和从通信单元S1获得的补偿值来修正该通信单元S2的计时器的时间值。
结果是，通信单元S1、S2的时间值被修正到通信单元M的时间值。
按照示范性的第二设计方案，补偿过程如下：
通信单元M在串行数据流之内产生测试信号，该测试信号遍历通信路径。
每个通信单元M、S1、S2在接收到测试信号时都将该通信单元的计时器ZG设置到初始值。该初始值例如可以由通信单元M规定和/或与测试信号一起（或者作为测试信号）被传输。
每个通信单元M、S1、S2都测量测试信号在该通信单元的第一输出端A1与该通信单元的第二输入端E2之间的渡越时间；即在同一通信单元处输出该测试信号与接收该测试信号之间的时间差。
通信单元M将它的所测量到的时间差作为补偿确定值传输给所有接下来的通信单元S1、S2。
通信单元S1基于通信单元M的补偿确定值和该通信单元S1本身所测量的时间值来确定补偿值。该补偿值对应于从通信单元M到通信单元S1的渡越时间。通信单元S1基于该补偿值来修正它的计时器的时间值。
通信单元S2基于通信单元M的补偿确定值和该通信单元S2本身所测量的时间值来确定补偿值。该补偿值对应于从通信单元M到通信单元S2的渡越时间。通信单元S2基于该补偿值来修正它的计时器的时间值。
结果是，通信单元S1、S2的时间值被修正到通信单元M的时间值。
按照可能的第三设计方案，补偿过程如下：
通信单元M在串行数据流之内产生测试信号，该测试信号遍历通信路径。
每个通信单元M、S1、S2在每次接收以及每次发送测试信号时都产生相应的时间戳。示范性地，通信单元M在通过输出端A1发送测试信号时产生时间戳ZS_M_A1而在通过输入端E2接收测试信号时产生时间戳ZS_M_E2。示范性地，通信单元S1在通过输入端E1接收测试信号时产生时间戳ZS_S1_E1，在通过输出端A1发送测试信号时产生时间戳ZS_S1_A1，在通过输入端E2接收测试信号时产生时间戳ZS_S1_E2而在通过输出端A2发送测试信号时产生时间戳ZS_S1_A2。示范性地，通信单元S2在通过输入端E1接收测试信号时产生时间戳ZS_S2_E1，在通过输出端A1发送测试信号时产生时间戳ZS_S2_A1，在通过输入端E2接收测试信号时产生时间戳ZS_S2_E2而在通过输出端A2发送测试信号时产生时间戳ZS_S2_A2。
每个通信单元M、S1、S2都计算测试信号在输入端与输出端之间的至少一个渡越时间。适宜地，通信单元M计算时间差ZD1_M，作为ZS_M_E2与ZS_M_A1之差。适宜地，通信单元S1计算第一时间差ZD1_S1，作为ZS_S1_A2与ZS_S1_E1之差。适宜地，通信单元S1还计算第二时间差ZD2_S1，作为ZS_S1_E2与ZS_S1_A1之差。适宜地，通信单元S2计算第一时间差ZD1_S2，作为ZS_S2_A2与ZS_S2_E1之差。适宜地，通信单元S2还计算第二时间差ZD2_S2，作为ZS_S2_E2与ZS_S2_A1之差。
适宜地，通信单元M将时间差ZD1_M和该通信单元M的时间戳ZS_M_A1传输给每个通信单元S1、S2。
通信单元S1被构造为：基于第一时间差ZD1_S1并且基于时间差ZD1_M来计算从通信单元M到通信单元S1的渡越时间L_M_S1。例如，求两个时间差ZD1_S1与ZD1_M的差并且将其除以上文所提及的线路参数，以便计算所提到的渡越时间L_M_S1。
通信单元S1还被构造为：基于时间戳ZS_S1_E1和ZS_M_A1来计算在通信单元S1的时间值或计时器ZG与通信单元M的时间值或计时器ZG之间的时间差ZD_S1_M。
通信单元S1被构造为：基于渡越时间L_M_S1和时间差ZD_S1_M来修正该通信单元的本地计时器ZG或该通信单元的时间值。
通信单元S2被构造为：基于第一时间差ZD1_S2并且基于时间差ZD1_M来计算从通信单元M到通信单元S2的渡越时间L_M_S2。例如，求两个时间差ZD1_S2与ZD1_M的差并且将其除以上文所提及的线路参数，以便计算所提到的渡越时间L_M_S2。
通信单元S2还被构造为：基于时间戳ZS_S2_E1和ZS_M_A1来计算在通信单元S2的时间值或计时器ZG与通信单元M的时间值或计时器ZG之间的时间差ZD_S2_M。
通信单元S2被构造为：基于渡越时间L_M_S2和时间差ZD_S2_M来修正该通信单元的本地计时器ZG或该通信单元的时间值。
结果是，通信单元S1、S2的时间值被修正到通信单元M的时间值。
在下文应该阐述确定线缆长度的过程：
通信单元M在串行数据流之内产生测试信号，该测试信号遍历通信路径。
每个通信单元M、S1、S2在每次接收以及每次发送测试信号时都产生相应的时间戳。示范性地，通信单元M在通过输出端A1发送测试信号时产生时间戳ZS_M_A1而在通过输入端E1接收测试信号时产生时间戳ZS_M_E1。示范性地，通信单元S1在通过输入端E1接收测试信号时产生时间戳ZS_S1_E1，在通过输出端A1发送测试信号时产生时间戳ZS_S1_A1，在通过输入端E2接收测试信号时产生时间戳ZS_S1_E2而在通过输出端A2发送测试信号时产生时间戳ZS_S1_A2。示范性地，通信单元S2在通过输入端E1接收测试信号时产生时间戳ZS_S2_E1，在通过输出端A1发送测试信号时产生时间戳ZS_S2_A1，在通过输入端E2接收测试信号时产生时间戳ZS_S2_E2而在通过输出端A2发送测试信号时产生时间戳ZS_S2_A2。
每个通信单元M、S1、S2都计算测试信号在输入端与输出端之间的至少一个渡越时间。适宜地，通信单元M计算时间差ZD1_M，作为ZS_M_E2与ZS_M_A1之差。适宜地，通信单元S1计算第一时间差ZD1_S1，作为ZS_S1_A2与ZS_S1_E1之差。适宜地，通信单元S1还计算第二时间差ZD2_S1，作为ZS_S1_E2与ZS_S1_A1之差。适宜地，通信单元S2计算第一时间差ZD1_S2，作为ZS_S2_A2与ZS_S2_E1之差。适宜地，通信单元S2还计算第二时间差ZD2_S2，作为ZS_S2_E2与ZS_S2_A1之差。
通信单元S1将它的第一时间差ZD1_S1和它的第二时间差ZD2_S1传输给通信单元M。通信单元S2将它的第一时间差ZD1_S2和它的第二时间差ZD2_S2传输给通信单元M。
通信单元M根据ZD2_S1和ZD1_S2来计算在线路L2上的渡越时间，适宜地在考虑上文提到的线路参数的情况下根据ZD2_S1和ZD1_S2来计算在线路L2上的渡越时间。通信单元M基于渡越时间并且基于传播速度值来计算线路L2的长度。
适宜地，提供了一种控制设备，该控制设备包括上文所描述的通信单元M、S1、S2。该控制设备被构造为：将由通信单元提供的时间值用作时间戳，和/或按照该时间值来进行对功能单元、尤其是执行器、传感器和/或信号单元的受时间控制的操控。优选地，该控制设备是现场设备。
适宜地，提供多个控制设备、尤其是现场设备，其中每个控制设备都包括通信单元M、S1、S2中的一个或多个通信单元。优选地，每个控制设备都拥有自己的外壳，相应的通信单元和/或功能单元布置在该外壳中。此外，一个或多个控制设备可以分别拥有一个或多个模块，其中在这些模块中分别布置有通信单元和/或功能单元。适宜地，每个模块都拥有自己的外壳。
适宜地，这些控制设备被构造为：基于由分别所属的通信单元提供的时间值来执行对该通信单元的分别所属的功能单元的时间上协调的、尤其是同步的操控。
按照一个优选的设计方案，每个控制设备都包括信号单元、尤其是显示器和/或LED作为功能单元，而且被构造为：基于该信号单元的相应的时间值来提供与其它控制设备的信号单元的信号同步的信号、例如光信号。

Claims (14)

1.一种针对工业自动化的用于在由串联的通信单元（M、S1、S2）构成的通信系统（10）中使用的通信单元（S1、S2），所述通信单元包括第一输入端（E1）和第一输出端（A1），其中所述通信单元（S1、S2）包括内部时钟发生器（TG），所述内部时钟发生器被构造为提供内部时钟信号作为用于对所述通信单元（S1、S2）的时控的系统时钟，而且所述通信单元（S1、S2）被配置为经由所述输入端（E1）来接收具有有效数据的串行输入数据流，其特征在于，所述通信单元（S1、S2）拥有用于提供时间值的计时器（ZG），其中所述计时器（ZG）被构造为：基于包含在所述输入数据流中的输入符号时钟来提供所述时间值。
2.根据权利要求1所述的通信单元（S1、S2），其特征在于，所述内部时钟发生器（TG）被构造为：与所述输入符号时钟无关地提供所述内部时钟信号。
3.根据上述权利要求之一所述的通信单元（S1、S2），其特征在于，所述计时器（ZG）被构造为：在所述输入数据流的符号到达时使所述时间值增加或者减小。
4.根据上述权利要求之一所述的通信单元（S1、S2），其特征在于，所述通信单元（S1、S2）被构造为：在所述通信单元的输出端（A1）处以输出符号时钟来提供输出数据流，所述输出符号时钟的时钟频率与所述输入数据流的输入符号时钟的时钟频率相同。
5.根据权利要求4所述的通信单元（S1、S2），其特征在于，所述通信单元（S1、S2）构造为：以如下输出符号时钟来提供所述输出数据流，所述输出符号时钟具有与所述输入符号时钟的持久固定的相位关系。
6.根据权利要求5所述的通信单元（S1、S2），其特征在于，所述通信单元（10）被构造为：为了实现所述持久固定的相位关系，持续地进行对所述输出数据流的信号形式的适配。
7.根据上一权利要求所述的通信单元（S1、S2），其特征在于，所述通信单元（S1、S2）被构造为：提供在所述第一输出端（A1）上输出的具有与在所述第一输入端（E1）上接收到的输入数据流所包含的相同数目个符号的输出数据流。
8.根据上一权利要求所述的通信单元（S1、S2），其特征在于，所述计时器（ZG）被构造为：按照补偿值来适配所述时间值，以便补偿输入数据流和/或输出数据流在通信单元（10、30）之间的渡越时间。
9.根据权利要求8所述的通信单元（S1、S2），其特征在于，所述通信单元（10）拥有第二输入端（E2）和第二输出端（A2），而且所述通信单元（10）被构造为：基于在通过所述第一输出端（A1）输出测试信号与通过所述第二输入端（E2）接收所述测试信号之间的时间差来确定所述补偿值；和/或基于在通过所述第一输入端（E1）接收所述测试信号与通过所述第二输出端（A2）输出所述测试信号之间的时间差来确定所述补偿值。
10.根据权利要求9所述的通信单元（S1、S2），其特征在于，所述通信单元（S1、S2）被构造为：基于所述时间差来提供补偿确定值并且将所述补偿确定值输出给其它通信单元（M、S1、S2）。
11.根据权利要求9或10所述的通信单元（S1、S2），其特征在于，所述通信单元（S1、S2）被构造为：从其它通信单元（M、S1、S2）获得补偿确定值并且基于所述补偿确定值和所述时间差来确定所述补偿值。
12.一种控制设备，所述控制设备包括根据上述权利要求之一所述的通信单元，其特征在于，所述控制设备被构造为：将所述时间值用作时间戳，和/或按照所述时间值来进行对功能单元、尤其是执行器、传感器和/或信号单元的受时间控制的操控。
13.一种通信系统（10），所述通信系统包括第一通信单元（M）和多个其它通信单元（S1、S2），所述多个其它通信单元分别根据权利要求1至11之一来构造，其中所述第一通信单元（M）拥有输出端（A1）和输入端（E2）而所述其它通信单元（S1、S2）分别拥有第一输入端（E1）、第一输出端（A1）、第二输入端（E2）和第二输出端（A2），其中通信单元（M、S1、S2）串联，使得提供如下通信路径，所述通信路径从所述第一通信单元（M）的输出端（A1）出发按照通过所述串联预先给定的顺序依次经过所述其它通信单元（S1、S2）的每个第一输入端（E1）和每个第二输出端（A2），直至在所述串联中最后一个通信单元（S2）的第一输出端（A1），而且从那里出发沿相反的顺序依次经过每个第二输入端（E2）和每个第二输出端（A2），直至所述第一通信单元（M）的输入端（2）。
14.一种用于确定针对通信单元（S1、S2）的时间值的方法，所述方法包括如下步骤：借助于所述通信单元（S1、S2）的内部时钟发生器（TG）来提供内部时钟信号，作为所述通信单元（S1、S2）的系统时钟；借助于所述通信单元（S1、S2）的第一输入端（E1）来接收具有有效数据的串行输入数据流；借助于所述通信单元（S1、S2）的计时器（ZG），基于包含在所述输入数据流中的输入符号时钟来提供所述时间值。
CN201911172575.0A 2018-11-26 2019-11-26 通信单元、控制设备、通信系统和方法 Active CN111224769B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102018220301.6 2018-11-26
DE102018220301.6A DE102018220301A1 (de) 2018-11-26 2018-11-26 Kommunikationseinheit, Steuergerät, Kommunikationssystem und Verfahren

Publications (2)

Publication Number Publication Date
CN111224769A true CN111224769A (zh) 2020-06-02
CN111224769B CN111224769B (zh) 2023-07-04

Family

ID=70545957

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911172575.0A Active CN111224769B (zh) 2018-11-26 2019-11-26 通信单元、控制设备、通信系统和方法

Country Status (3)

Country Link
US (1) US11243517B2 (zh)
CN (1) CN111224769B (zh)
DE (1) DE102018220301A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115698898A (zh) * 2020-07-22 2023-02-03 微芯片技术股份有限公司 用于在网络设备中同步节点的系统和方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11239933B2 (en) 2020-01-28 2022-02-01 Microsemi Semiconductor Ulc Systems and methods for transporting constant bit rate client signals over a packet transport network
FR3119287B1 (fr) * 2021-01-26 2023-12-22 St Microelectronics Grenoble 2 Procédé de synchronisation de domaines temporels d’un système sur puce.
CN114791896A (zh) 2021-01-26 2022-07-26 意法半导体(格勒诺布尔2)公司 片上系统中的时域同步
US11838111B2 (en) 2021-06-30 2023-12-05 Microchip Technology Inc. System and method for performing rate adaptation of constant bit rate (CBR) client data with a variable number of idle blocks for transmission over a metro transport network (MTN)
US11916662B2 (en) 2021-06-30 2024-02-27 Microchip Technology Inc. System and method for performing rate adaptation of constant bit rate (CBR) client data with a fixed number of idle blocks for transmission over a metro transport network (MTN)
US11736065B2 (en) 2021-10-07 2023-08-22 Microchip Technology Inc. Method and apparatus for conveying clock-related information from a timing device
US11799626B2 (en) 2021-11-23 2023-10-24 Microchip Technology Inc. Method and apparatus for carrying constant bit rate (CBR) client signals

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19917354A1 (de) * 1999-04-16 2000-10-19 Siemens Ag Synchronisationsverfahren für eine Haupteinheit und mindestens eine Nebeneiheit mit internen, miteinander zu synchronisierenden Zeitgebern, hiermit korrespodierndes Kommunikationssystem sowie Haupteinheit und Nebeneinheit eines derartigen Kommunikationssystems
DE10128474A1 (de) * 2001-06-12 2003-01-02 Siemens Ag Schaltungsanordnung und Verfahren zur Kompensation von Laufzeitunterschieden bei der Taktsynchronisation
CN1758259A (zh) * 2004-07-01 2006-04-12 索尼株式会社 用于处理信息的系统、用于处理信息的设备和程序
CN101729489A (zh) * 2008-10-14 2010-06-09 爱特梅尔汽车股份有限公司 无线电系统的电路、应用以及运行方法
CN103701676A (zh) * 2012-09-17 2014-04-02 Wago管理有限责任公司 数据总线用户以及用于同步数据总线用户的方法
US20160127067A1 (en) * 2014-04-11 2016-05-05 Beckhoff Automation Gmbh Method for operating a node of a communications network, a node and a communications network
EP3048499A1 (en) * 2015-01-23 2016-07-27 Rockwell Automation Asia Pacific Business Ctr. Pte., Ltd. Redundant watchdog method and system utilizing safety partner controller
CN108490758A (zh) * 2018-03-15 2018-09-04 中国人民解放军91388部队 一种超低功耗时间统一模块

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5574726A (en) * 1995-01-30 1996-11-12 Level One Communications, Inc. Inter-repeater backplane
EP2366154A4 (en) * 2008-11-19 2016-08-10 Lsi Corp A CONNECTING ELEMENT USED IN A SELF-TIMED TIME-CONFIGURATED BUS
US8583841B2 (en) * 2010-10-15 2013-11-12 Synaptics Incorporated Digital video data relay
US8611486B2 (en) * 2011-04-08 2013-12-17 Silicon Image, Inc. Adjustment of clock signals regenerated from a data stream
EP2645638A1 (en) 2012-03-29 2013-10-02 Robert Bosch Gmbh Communication system with chain or ring topology
US9036729B2 (en) * 2013-02-19 2015-05-19 Avago Technologies General Ip (Singapore) Pte. Ltd. Code forwarding and clock generation for transmitter repeaters
US10095653B2 (en) * 2016-04-02 2018-10-09 Intel Corporation Apparatuses, systems, and methods for accurately measuring packet propagation delays through USB retimers
US10366039B2 (en) * 2017-04-13 2019-07-30 Nxp B.V. USB link bridge
DE102018220302A1 (de) * 2018-11-26 2020-05-28 Festo Ag & Co. Kg Kommunikationseinheit, Steuergerät, Feldgerät, Kommunikationssystem und Verfahren

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19917354A1 (de) * 1999-04-16 2000-10-19 Siemens Ag Synchronisationsverfahren für eine Haupteinheit und mindestens eine Nebeneiheit mit internen, miteinander zu synchronisierenden Zeitgebern, hiermit korrespodierndes Kommunikationssystem sowie Haupteinheit und Nebeneinheit eines derartigen Kommunikationssystems
DE10128474A1 (de) * 2001-06-12 2003-01-02 Siemens Ag Schaltungsanordnung und Verfahren zur Kompensation von Laufzeitunterschieden bei der Taktsynchronisation
CN1758259A (zh) * 2004-07-01 2006-04-12 索尼株式会社 用于处理信息的系统、用于处理信息的设备和程序
CN101729489A (zh) * 2008-10-14 2010-06-09 爱特梅尔汽车股份有限公司 无线电系统的电路、应用以及运行方法
CN103701676A (zh) * 2012-09-17 2014-04-02 Wago管理有限责任公司 数据总线用户以及用于同步数据总线用户的方法
CN109032244A (zh) * 2012-09-17 2018-12-18 Wago管理有限责任公司 数据总线装置以及用于同步数据总线装置的方法
US20160127067A1 (en) * 2014-04-11 2016-05-05 Beckhoff Automation Gmbh Method for operating a node of a communications network, a node and a communications network
EP3048499A1 (en) * 2015-01-23 2016-07-27 Rockwell Automation Asia Pacific Business Ctr. Pte., Ltd. Redundant watchdog method and system utilizing safety partner controller
CN108490758A (zh) * 2018-03-15 2018-09-04 中国人民解放军91388部队 一种超低功耗时间统一模块

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115698898A (zh) * 2020-07-22 2023-02-03 微芯片技术股份有限公司 用于在网络设备中同步节点的系统和方法
CN115698898B (zh) * 2020-07-22 2024-01-05 微芯片技术股份有限公司 用于在网络设备中同步节点的系统和方法

Also Published As

Publication number Publication date
US20200166912A1 (en) 2020-05-28
CN111224769B (zh) 2023-07-04
US11243517B2 (en) 2022-02-08
DE102018220301A1 (de) 2020-05-28

Similar Documents

Publication Publication Date Title
CN111224769B (zh) 通信单元、控制设备、通信系统和方法
US8576883B2 (en) Measurement and adjustment of real-time values according to residence time in networking equipment without access to real time
US7805541B2 (en) Modular numerical control having low-jitter synchronization
US8126019B2 (en) Method for time synchronization in a cyclically operating communication system
CN102394715A (zh) 时钟同步方法和装置
CN102404105A (zh) 以太网交换机上实现时间同步的装置及方法
CN110492965A (zh) 一种主从系统内串行报文对时的方法和装置
CN101222315B (zh) 集成的锁相环和网络phy或开关
CN109032244B (zh) 数据总线装置以及用于同步数据总线装置的方法
CN111314005B (zh) 通信单元、控制设备、现场设备、通信系统和方法
CN113056881B (zh) 自动化通信网络中的网络参与端的操作方法
CN103229437A (zh) 用于使多个组件时钟同步的方法
EP2736179B1 (en) Module for a telecommunication equipment of a satellite receiver with a circuitry for receiving timing information from satellites for establishing a synchronization protocol.
CN111357243B (zh) 总线系统的用户设备、运行方法及总线系统
CN100586055C (zh) 用于系统之间的网络同步的时钟传输设备
CN102255682B (zh) 精确时间协议时钟转换为irig-b码的方法和装置
KR101711543B1 (ko) 분산형 원격측정 엔코더 시스템에서의 데이터 엔코딩 장치
JP5143624B2 (ja) 非同期ネットワークを用いた電波送信システム及び電波同期送信方法
JPH08139713A (ja) データ送受信方式
JPH02155421A (ja) サンプリング時刻同期方式
US9529748B2 (en) Backplane timing distribution
CN107911207A (zh) 一种基于时间校正的周期信号同步方法
US20230238975A1 (en) Method for synchronizing analogue-digital or digital-analogue converters, and corresponding system
CN117879743A (zh) 一种基于fpga的光通信测距方法及系统
CN116470980A (zh) 一种时间同步系统及方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant