CN113707558B - 用于制备高压ldmos器件的方法及器件 - Google Patents
用于制备高压ldmos器件的方法及器件 Download PDFInfo
- Publication number
- CN113707558B CN113707558B CN202111257655.3A CN202111257655A CN113707558B CN 113707558 B CN113707558 B CN 113707558B CN 202111257655 A CN202111257655 A CN 202111257655A CN 113707558 B CN113707558 B CN 113707558B
- Authority
- CN
- China
- Prior art keywords
- region
- sub
- drift region
- drift
- doping concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 46
- 150000002500 ions Chemical class 0.000 claims abstract description 71
- 210000000746 body region Anatomy 0.000 claims abstract description 64
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 230000015556 catabolic process Effects 0.000 claims description 16
- 238000001259 photo etching Methods 0.000 claims description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- 229920005591 polysilicon Polymers 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 8
- 230000005684 electric field Effects 0.000 claims description 7
- 230000007423 decrease Effects 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 5
- 230000001105 regulatory effect Effects 0.000 claims description 2
- 239000007943 implant Substances 0.000 claims 2
- 239000004065 semiconductor Substances 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000009826 distribution Methods 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 5
- 238000012545 processing Methods 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000009466 transformation Effects 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 230000001143 conditioned effect Effects 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- -1 silicon dioxide Chemical compound 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本申请涉及半导体集成电路技术领域，具体地涉及一种用于制备高压LDMOS器件的方法及器件，包括提供第二导电类型的衬底；在衬底的中形成第一导电类型的漂移区与第二导电类型的体区；在漂移区上生长场氧化物；形成覆盖于漂移区的一部分和体区的一部分的栅介质层；在栅介质层上形成栅电极；在体区表面形成源区；以及在漂移区表面形成漏区；其中，使用局部线性掺杂工艺对第一选定区域注入第一导电类型离子，使用掩膜版调节漂移区的离子掺杂浓度，以使得漂移区中的第一子区域和第二子区域中的离子掺杂浓度降低从而第一子区域和第二子区域的离子掺杂浓度相对于漂移区中的第一子区域和第二子区域之外的其他子区域的离子掺杂浓度呈现非线性特征。
Description
技术领域
本申请涉及半导体集成电路技术领域，具体地，涉及一种用于制备高压LDMOS器件的方法及器件。
背景技术
功率半导体器件可定义为能够进行电能处理的半导体器件。电能处理又叫功率处理，包括功率管理、功率放大、变压、变流和变频等。对于功率器件，根据电极引出情况和电流流动方向的不同，又可以分为横向功率器件和纵向功率器件两大类。横向器件的电极主要位于芯片的表面，电流呈横向流动，而纵向功率器件的电极位于器件表面和衬底位置，电流呈纵向流动。对于横向功率器件，由于横向功率器件的电极均位于芯片的表面，易于通过内部连接实现与低压CMOS电路及其它器件的相互集成，并且驱动电路简单，因此在高压功率集成电路(HVIC)中得到了广泛的应用。
横向扩散金属氧化物半导体(LDMOS)场效应晶体管(FETs)作为功率器件的典型代表，通常分为三个电压等级，低压(＜30V)，中压(30V-100V)以及高压（＞100V）。平面LDMOS器件由于易于与现有的逻辑CMOS技术集成，而被广泛采用。为了获得更优越的性能，如高击穿电压、低导通电阻，许多新型的LDMOS器件技术被提出，以适用于不同的工作电压范围。低的导通电阻有助于混合信号集成电路中开关和驱动器的输出功率和效率的提高。随着便携式电源管理和汽车电子市场的快速增长，击穿电压与导通电阻之间的折衷已经成为低压LDMOS发展的重要课题。
现有技术中，半导体器件的耐压能力较差，面对高电压与高电流的环境下，现有技术中的半导体器件容易损坏。
发明内容
本申请的目的是提供一种制备耐压能力较高的半导体器件的用于制备高压LDMOS器件的方法及器件。
为了实现上述目的，本申请一方面提供一种用于制备高压LDMOS器件的方法，包括：
提供第二导电类型的衬底；
在衬底的第一选定区域中形成第一导电类型的漂移区；
在衬底的第二选定区域中形成第二导电类型的体区；
在漂移区上生长场氧化物；
形成栅介质层，其中栅介质层覆盖漂移区的一部分和体区的一部分；
在栅介质层上形成栅电极，栅电极的第一侧延伸至场氧化物上方以用作场板；
在体区表面形成源区；以及
在漂移区表面形成漏区；
其中，在衬底的第一选定区域中形成第一导电类型的漂移区包括：
使用局部线性掺杂工艺对第一选定区域注入第一导电类型离子，其中，使用掩膜版调节漂移区的离子掺杂浓度，以使得漂移区中的第一子区域和第二子区域中的离子掺杂浓度降低从而第一子区域和第二子区域的离子掺杂浓度相对于漂移区中的第一子区域和第二子区域之外的其他子区域的离子掺杂浓度呈现非线性特征，其中第一子区域与场氧化物的靠近体区的边缘对准，第二子区域与栅电极的第一侧对准。
在本申请的一个实施例中，栅介质层与场氧化物相接触。
在本申请的一个实施例中，栅电极的第一侧延伸至场氧化物上方以用作场板还包括：场氧化物与覆盖于场氧化物的栅电极形成栅极结构；通过栅极结构对漂移区的表面电场进行场板调制，以提高高压LDMOS器件的击穿电压。
在本申请的一个实施例中，通过覆盖在体区表面的栅电极对体区进行调控从而形成导电沟道。
在本申请的一个实施例中，形成栅介质层包括：使用特定化学物质生长栅介质；光刻定义出栅介质的形成区域，采用刻蚀工艺去除形成区域外的特定化学物质，以得到栅介质层。
在本申请的一个实施例中，在栅介质层上形成栅电极包括：光刻定义出栅电极的形成区域，采用刻蚀工艺去除形成区域外的多晶硅，以形成栅电极。
在本申请的一个实施例中，在体区表面形成源区以及在漂移区表面形成漏区包括：同时采用第一导电类型的重掺杂离子注入体区表面以形成源区和注入漂移区表面以形成漏区。
在本申请的一个实施例中，高压LDMOS器件为N型器件的情况下，第一导电类型为N型，第二导电类型为P型；在高压LDMOS器件为P型器件的情况下，第一导电类型为P型，第二导电类型为N型。
本申请第二方面提供了一种高压LDMOS器件，包括：
衬底，衬底包括第一选定区域和第二选定区域；
漂移区，形成于第一选定区域；
体区，形成于第二选定区域；
场氧化物，生长于漂移区上；
栅介质层，栅介质层覆盖漂移区的一部分和体区的一部分；
栅电极，形成于栅介质层上，栅电极的第一侧延伸至场氧化物上方以用作场板；
源区，形成于体区表面；以及
漏区，形成于漂移区表面；
其中，漂移区中的第一子区域和第二子区域中的离子掺杂浓度降低从而第一子区域和第二子区域的离子掺杂浓度相对于漂移区中的第一子区域和第二子区域之外的其他子区域的离子掺杂浓度呈现非线性特征，其中第一子区域与场氧化物的靠近体区的边缘对准，第二子区域与栅电极的第一侧对准。
本申请第三方面提供了一种掩膜版，应用于上述的任意一项的用于制备高压LDMOS器件的方法，包括：
沿一方向间隔排布的多个掩膜层，相邻两个掩膜层之间限定出掩膜窗；
掩膜窗包括第一掩膜窗子集和第二掩膜窗子集，第一掩膜窗子集包括至少一个第一掩膜窗，第二掩膜窗子集包括至少一个第二掩膜窗，至少一个第一掩膜窗对应于漂移区中的第一子区域，至少一个第二掩膜窗对应于漂移区中的第二子区域；
掩膜窗被布置为至少一个第一掩膜窗的第一宽度和至少一个第二掩膜窗的第二宽度被减小，以使得漂移区中的第一子区域和第二子区域中的离子掺杂浓度降低从而第一子区域和第二子区域的离子掺杂浓度相对于漂移区中的第一子区域和第二子区域之外的其他子区域的离子掺杂浓度呈现非线性特征，其中第一子区域与场氧化物的靠近体区的边缘对准，第二子区域与栅电极的第一侧对准。
在本申请的一个实施例中，通过增大限定出第一掩膜窗的两个掩膜层中至少一个掩膜层的宽度，使得第一掩膜窗的第一宽度被减小；通过增大限定出第二掩膜窗的两个掩膜层中至少一个掩膜层的宽度，使得第一掩膜窗的第一宽度被减小。
通过上述技术方案，本申请对高压LDMOS器件的漂移区进行了有针对性的设计，设计了一种新型的漂移区局部线性掺杂工艺，并为此定制化开发了一套光刻版通过设计光刻版的尺寸和间隔宽度，适当降低了两个击穿点发生位置的离子掺杂浓度。与传统线性掺杂法相比，在击穿点位置对漂移区掺杂浓度进行了局部调整，传统的器件中，漂移区的离子浓度从漂移区与体区相接的一端到漂移区的另一端是线性递增的，而本申请的技术方案中降低了击穿点位置对应的漂移区区域的离子掺杂浓度。目的是使器件击穿点位置的耐压强度提升，场板结构LDMOS器件获得较为均匀的横向电场分布，获得较为均匀的横向电场分布可以使器件承受更大的击穿电压以及获得低的导通电阻。
附图说明
图1是本申请一实施例中所提供的高压LDMOS器件结构示意图；
图2是本申请一实施例中所提供的高压LDMOS器件分解示意图；
图3是本申请一实施例中所提供的高压LDMOS器件分解示意图；
图4是本申请一实施例中所提供的高压LDMOS器件分解示意图；
图5是本申请一实施例中所提供的高压LDMOS器件分解示意图；
图6是本申请一实施例中所提供的高压LDMOS器件分解示意图；
图7是本申请一实施例中所提供的高压LDMOS器件分解示意图；
图8是本申请一实施例中所提供的用于制备高压LDMOS器件的方法的流程示意图；
图9是本申请一实施例中所提供的高压LDMOS器件的第一对应区域和第二对应区域的示例图；
图10是本申请一实施例中所提供的高压LDMOS器件的漂移区第一子区域和第二子区域的示例图；
图11是本申请一实施例中所提供的高压LDMOS器件的一种掩膜版的的示例图；
图12是本申请一实施例中所提供的关于高压LDMOS器件的漂移区离子注入的示例图。
附图标记说明
1、衬底；2、漂移区；3、体区；4、场氧化物；5、栅介质层；6、栅电极；7、源区；8、漏区；9、第一对应区域；10、第二对应区域；9-1、第一子区域；10-1、第二子区域；11、掩膜版；12、掩膜层；13、掩膜窗。
具体实施方式
以下结合附图对本申请的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本申请，并不用于限制本申请。
在本申请中，在未作相反说明的情况下，使用的方位词如“上、下、左、右”通常是指附图所示的方位或位置关系。术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
如图1示意性示出了根据本申请实施例的高压LDMOS器件的结构示意图。高压LDMOS器件包括：衬底1，衬底包括第一选定区域和第二选定区域；漂移区2，形成于第一选定区域；体区3，形成于第二选定区域；场氧化物4，生长于漂移区上；栅介质层5，栅介质层覆盖漂移区的一部分和体区的一部分；栅电极6，形成于栅介质层上，栅电极6的第一侧延伸至场氧化物4上方以用作场板；源区7，形成于体区3表面；以及漏区8，形成于漂移区2表面。其中，漂移区2中的第一子区域和第二子区域中的离子掺杂浓度降低从而第一子区域和第二子区域的离子掺杂浓度相对于漂移区2中的第一子区域和第二子区域之外的其他子区域的离子掺杂浓度呈现非线性特征，其中第一子区域与场氧化物4的靠近体区的边缘对准，第二子区域与栅电极6的第一侧对准。其中栅电极6的第一侧延伸至场氧化物4上方以用作场板，所以也就是说，第二子区域与场板的第一侧对准。
具体参考图2至图7所示高压LDMOS器件分解结构图。具有如图2所示的衬底1；如图3所示，在衬底1的选定区域内形成漂移区2和体区3；如图4所示，场氧化物4生长于漂移区2的表面，场氧化物4具有“鸟嘴”形状的边缘；如图5所示，栅介质层5覆盖于漂移区2的一部分和体区3的一部分。并且栅介质层5的一侧与场氧化物4的一侧相接触；如图6所示，在栅介质层5的上方形成栅电极6，栅电极6的第一侧从栅介质层5的上方延伸至场氧化物4的上方以用作场板；如图7所示，在漂移区2的表面向内形成有漏区8，在体区3的表面向内形成有源区7。
通过图2至图7的制备过程可以得到完整的如图1所示的高压LDMOS器件。
如图8示意性示出了根据本申请实施例的用于制备高压LDMOS器件的方法的流程示意图，如图8所示，在本申请一实施例中，提供了一种用于制备高压LDMOS器件的方法，包括以下步骤：
步骤801，提供第二导电类型的衬底；
步骤802，在衬底的第一选定区域中形成第一导电类型的漂移区；
步骤803，在衬底的第二选定区域中形成第二导电类型的体区。
在本申请实施例中，在高压LDMOS器件为N型器件的情况下，第一导电类型为N型，第二导电类型为P型；在高压LDMOS器件为P型器件的情况下，第一导电类型为P型，第二导电类型为N型。
假设，高压LDMOS器件为N型器件，此时图2所示的衬底为P型衬底，可以采用N型导电类型的离子注入工艺在P型衬底的第一选定区域中形成高压LDMOS器件的N型漂移区。可以采用P型导电类型的离子注入工艺在P型衬底的第二选定区域中形成高压LDMOS器件的P型体区。假设，高压LDMOS器件为P型器件，此时图2所示的衬底为N型衬底，可以采用N型导电类型的离子注入工艺在N型衬底的第一选定区域中形成高压LDMOS器件的P型漂移区。可以采用N型导电类型的离子注入工艺在N型衬底的第二选定区域中形成高压LDMOS器件的N型体区。
步骤804，在漂移区上生长场氧化物。
如图4所示，在漂移区2的表面可以生长高压LDMOS器件的场氧化物4。
步骤805，形成栅介质层，其中栅介质层覆盖漂移区的一部分和体区的一部分。
在本申请实施例中，栅介质层与场氧化物相接触。
在本申请实施例中，使用特定化学物质生长栅介质；光刻定义出栅介质的形成区域，采用刻蚀工艺去除形成区域外的特定化学物质，以得到栅介质层。
如图5所示，在体区3的部分上方和漂移区的部分上方覆盖有栅介质层5，其中栅介质层5与场氧化物4之间相接触。在体区3的上方以及在漂移区2的上方可以使用特定化学物质生长高压LDMOS器件的栅介质层5。特定化学物质可以是SiO2即二氧化硅，通过热氧化工艺生长得到栅介质后，可以通过光刻工艺定义出栅介质的形成区域，即通过光刻工艺确定栅介质的形成区域为在体区3的上方以及在漂移区2的上方。在该选定区域通过光刻区域确定出栅介质的形成区域，再采用刻蚀工艺将选定区域外的二氧化硅进行去除。以此可以得到栅介质层5。
步骤806，在栅介质层上形成栅电极，栅电极的第一侧延伸至场氧化物上方以用作场板。
在本申请实施例中，场氧化物与覆盖于场氧化物的栅电极形成栅极结构；通过栅极结构对漂移区的表面电场进行场板调制，以提高高压LDMOS器件的击穿电压。
如图6所示，在栅介质层5的上方形成有栅电极6，多晶硅栅电极的一侧延伸至场氧化物4的上方充当场板。场氧化物4与覆盖于场氧化物4上方的栅电极6形成栅极结构，可以通过栅极结构对漂移区2的表面电场进行场板调制，以提高高压LDMOS器件的击穿电压。
在本申请实施例中，通过覆盖在体区表面的栅电极对体区进行调控从而形成导电沟道。
在本申请实施例中，光刻定义出栅电极的形成区域，采用刻蚀工艺去除形成区域外的多晶硅，以形成栅电极。
栅电极可以为多晶硅栅电极，如图6所示，在栅介质层5的上方与场氧化物4的上方形成高压LDMOS器件的多晶硅栅电极6。首先通过光刻工艺将选定需要形成多晶硅栅电极的区域，即栅介质层5的上方与场氧化物4的上方，然后通过刻蚀工艺将选定的形成区域外的多晶硅栅去除，去除完成后得到多晶硅栅电极6。
步骤807，在体区表面形成源区；
步骤808，在漂移区表面形成漏区。
在本申请实施例中在体区表面形成源区以及在漂移区表面形成漏区包括：同时采用第一导电类型的重掺杂离子注入体区表面以形成源区和注入漂移区表面以形成漏区。
由于，在本申请的实施例中，高压LDMOS器件为N型器件的情况下，第一导电类型为N型，第二导电类型为P型；在高压LDMOS器件为P型器件的情况下，第一导电类型为P型，第二导电类型为N型。所以在高压LDMOS器件为N型器件的情况下，如图7所示，采用N型的重掺杂离子注入体区3表面和漂移区2表面以形成源区7和漏区8。若是在高压LDMOS器件为P型器件的情况下，采用P型的重掺杂离子注入体区3表面和漂移区2表面以形成源区7和漏区8，随后可以对源区和漏区同时进行高温退火。
其中，步骤802包括：使用局部线性掺杂工艺对第一选定区域注入第一导电类型离子，其中，使用掩膜版调节漂移区的离子掺杂浓度，以使得漂移区中的第一子区域和第二子区域中的离子掺杂浓度降低从而第一子区域和第二子区域的离子掺杂浓度相对于漂移区中的第一子区域和第二子区域之外的其他子区域的离子掺杂浓度呈现非线性特征，其中第一子区域与场氧化物的靠近体区的边缘对准，第二子区域与栅电极的第一侧对准。
在使用局部线性掺杂工艺对第一选定区域注入第一导电类型离子时，在现有技术中，漂移区与体区的交界的一端到漂移区另一端之间的离子掺杂浓度呈线性递增分布，但是在本申请的技术方案中，可以使用掩膜版调节漂移区的离子掺杂浓度，以使得漂移区中的第一子区域和第二子区域中的离子掺杂浓度降低。使得漂移区的第一子区域和第二子区域的离子掺杂浓度相对于漂移区中的第一子区域和第二子区域之外的其他子区域的离子掺杂浓度呈现非线性特征。其中第一子区域与场氧化物的靠近体区的边缘对准，第二子区域与栅电极的第一侧对准。
如图9所示，将场氧化物4靠近体区边缘的区域确定为第一对应区域9，将栅电极6延伸至场氧化物4上方充当场板与场氧化物4接触的区域确定为第二对应区域10。在确定了对应区域后，如图10所示，将两处对应区域平行下移至漂移区2表面，将平行下移完成的对应区域在漂移区2表面形成的区域确定为子区域，第一对应区域9平行下移至漂移区2表面从而确定第一子区域9-1，第二对应区域10平行下移至漂移区2表面从而确定第二子区域10-1。通过掩膜版降低漂移区2第一子区域9-1与第二子区域10-1的离子掺杂浓度，使得漂移区与体区的交界的一端到漂移区另一端之间的离子掺杂浓度在第一子区域9-1与第二子区域10-1这两个区域内呈非线性分布。
如图11所示，示意性示出了一种掩膜版11，应用于上述的用于制备高压LDMOS器件的方法，掩膜版11包括：
沿一方向间隔排布的多个掩膜层12，相邻两个掩膜层12之间限定出掩膜窗13；
掩膜窗13包括第一掩膜窗子集和第二掩膜窗子集，第一掩膜窗子集包括至少一个第一掩膜窗，第二掩膜窗子集包括至少一个第二掩膜窗，至少一个第一掩膜窗对应于漂移区中的第一子区域9-1，至少一个第二掩膜窗对应于漂移区中的第二子区域10-1；
掩膜窗13被布置为至少一个第一掩膜窗的第一宽度和至少一个第二掩膜窗的第二宽度被减小，以使得漂移区2中的第一子区域9-1和第二子区域10-1中的离子掺杂浓度降低从而第一子区域9-1和第二子区域10-1的离子掺杂浓度相对于漂移区2中的第一子区域9-1和第二子区域10-1之外的其他子区域的离子掺杂浓度呈现非线性特征，其中第一子区域9-1与场氧化物的靠近体区的边缘对准，第二子区域10-1与栅电极的第一侧对准。
在一个实施例中，掩膜版还包括：通过增大限定出第一掩膜窗的两个掩膜层中至少一个掩膜层的宽度，使得第一掩膜窗的第一宽度被减小；通过增大限定出第二掩膜窗的两个掩膜层中至少一个掩膜层的宽度，使得第二掩膜窗的第二宽度被减小。
如图11所示，沿一方向间隔排布的多个掩膜层12，任意两个相邻的掩膜层12之间可以限定出掩膜窗13。现有技术中，从漂移区与体区的交界处到漂移区的另一端，掩膜窗13的宽度呈线性递增，掩膜层的宽度呈线性递减。而呈线性递增的掩膜窗13的宽度可以使得漂移区的离子掺杂浓度也呈现线性递增。
在本申请的技术方案中，由于第一子区域9-1与第二子区域10-1的离子掺杂浓度相对于第一子区域9-1与第二子区域10-1以外的离子掺杂浓度呈非线性特征。所以需要对应的将掩膜窗的跨度设置为：第一子区域9-1与第二子区域10-1对应的掩膜窗的宽度相对于第一子区域9-1与第二子区域10-1以外的区域对应的掩膜窗13的宽度呈现非线性特征。
所以为了降低第一子区域9-1与第二子区域10-1的离子掺杂浓度，使得第一子区域9-1与第二子区域10-1的离子掺杂浓度相对于第一子区域9-1与第二子区域10-1以外的离子掺杂浓度呈非线性特征。可以减小第一子区域9-1与第二子区域10-1对应的掩膜窗的宽度，使得第一子区域9-1与第二子区域10-1对应的掩膜窗的宽度相对于第一子区域9-1与第二子区域10-1以外的区域对应的掩膜窗13的宽度呈现非线性特征。其中第一子区域9-1与场氧化物的靠近体区的边缘对准，第二子区域10-1与栅电极的第一侧对准。
所以对应的可以将与第一子区域9-1与第二子区域10-1对应的掩膜窗13的宽度减小，以使得第一子区域9-1与第二子区域10-1对应的掩膜窗13的宽度，相对于第一子区域9-1与第二子区域10-1以外的区域对应的掩膜窗13的宽度呈现非线性特征。
由于掩膜窗13是通过相邻的两个掩膜层12限定而成，在现有技术中，从漂移区与体区的交界处到漂移区的另一端，掩膜层12的宽度成线性递减。在本申请的技术方案中，由于为了降低第一子区域9-1与第二子区域10-1的离子掺杂降低，需要减小与第一子区域9-1与第二子区域10-1对应的掩膜窗的宽度。所以为了将与第一子区域9-1与第二子区域10-1对应的掩膜窗的宽度减小，可以通过增大与掩膜窗13相邻限定出掩膜窗13的两个掩膜层12中的至少一个掩膜层12的宽度。从而使得掩膜窗13的宽度减小。
在确定了高压LDMOS器件的掩膜版后，如图12所示，离子可以按照箭头方向对漂移区进行注入，漂移区的离子浓度可以根据掩膜窗的宽度进行改变，从而达到本申请的技术方案。
通过上述技术方案，本申请对高压LDMOS器件的漂移区进行了有针对性的设计，设计了一种新型的漂移区局部线性掺杂工艺，并为此定制化开发了一套光刻版通过设计光刻版即掩膜版的尺寸和间隔宽度，适当降低了漂移区两个击穿点发生位置的离子掺杂浓度。与传统线性掺杂法相比，在击穿点位置对应的漂移区区域的离子掺杂浓度进行了局部调整，降低了击穿点位置对应的漂移区区域的离子掺杂浓度。进而使漂移区击穿点位置的耐压强度得到提升，场板结构高压LDMOS器件获得较为均匀的横向电场分布，进而提高器件击穿电压。
以上结合附图详细描述了本申请的优选实施方式，但是，本申请并不限于此。在本申请的技术构思范围内，可以对本申请的技术方案进行多种简单变型。包括各个具体技术特征以任何合适的方式进行组合。为了避免不必要的重复，本申请对各种可能的组合方式不再另行说明。但这些简单变型和组合同样应当视为本申请所公开的内容，均属于本申请的保护范围。
Claims (11)
1.一种用于制备高压LDMOS器件的方法，其特征在于，所述方法包括：
提供第二导电类型的衬底；
在所述衬底的第一选定区域中形成第一导电类型的漂移区；
在所述衬底的第二选定区域中形成第二导电类型的体区；
在所述漂移区上生长场氧化物；
形成栅介质层，其中所述栅介质层覆盖所述漂移区的一部分和所述体区的一部分；
在所述栅介质层上形成栅电极，所述栅电极的第一侧延伸至所述场氧化物上方以用作场板；
在所述体区表面形成源区；以及
在所述漂移区表面形成漏区；
其中，所述在所述衬底的第一选定区域中形成第一导电类型的漂移区包括：
使用局部线性掺杂工艺对所述第一选定区域注入第一导电类型离子，其中，使用掩膜版调节所述漂移区的离子掺杂浓度，以使得所述漂移区中的第一子区域和第二子区域中的离子掺杂浓度降低从而所述第一子区域和所述第二子区域的离子掺杂浓度相对于所述漂移区中的所述第一子区域和所述第二子区域之外的其他子区域的离子掺杂浓度呈现非线性特征，且所述其他子区域的离子掺杂浓度从所述漂移区的与所述体区交界的一端到所述漂移区的另一端呈线性递增，其中所述第一子区域与所述场氧化物的靠近所述体区的边缘对准，所述第二子区域与所述栅电极的第一侧对准。
2.根据权利要求1所述的方法，其特征在于，所述方法包括：所述栅介质层与所述场氧化物相接触。
3.根据权利要求1所述的方法，其特征在于，所述栅电极的第一侧延伸至所述场氧化物上方以用作场板还包括：
所述场氧化物与覆盖于所述场氧化物的所述栅电极形成栅极结构；
通过所述栅极结构对所述漂移区的表面电场进行场板调制，以提高所述高压LDMOS器件的击穿电压。
4.根据权利要求1所述的方法，其特征在于，所述方法还包括：通过覆盖在所述体区表面的所述栅电极对所述体区进行调控从而形成导电沟道。
5.根据权利要求1所述的方法，其特征在于，所述形成栅介质层包括：
使用特定化学物质生长栅介质；
光刻定义出所述栅介质的形成区域，采用刻蚀工艺去除形成区域外的特定化学物质，以得到所述栅介质层。
6.根据权利要求1所述的方法，其特征在于，所述在所述栅介质层上形成栅电极包括：
光刻定义出栅电极的形成区域，采用刻蚀工艺去除形成区域外的多晶硅，以形成所述栅电极。
7.根据权利要求1所述的方法，其特征在于，所述在所述体区表面形成源区以及在所述漂移区表面形成漏区包括：同时采用第一导电类型的重掺杂离子注入所述体区表面以形成所述源区和注入所述漂移区表面以形成所述漏区。
8.根据权利要求1至7中任意一项所述的方法，其特征在于，所述高压LDMOS器件为N型器件的情况下，所述第一导电类型为N型，所述第二导电类型为P型；在所述高压LDMOS器件为P型器件的情况下，所述第一导电类型为P型，所述第二导电类型为N型。
9.一种高压LDMOS器件，其特征在于，包括：
衬底，所述衬底包括第一选定区域和第二选定区域；
漂移区，形成于所述第一选定区域；
体区，形成于所述第二选定区域；
场氧化物，生长于所述漂移区上；
栅介质层，所述栅介质层覆盖所述漂移区的一部分和所述体区的一部分；
栅电极，形成于所述栅介质层上，所述栅电极的第一侧延伸至所述场氧化物上方以用作场板；
源区，形成于所述体区表面；以及
漏区，形成于所述漂移区表面；
其中，所述漂移区中的第一子区域和第二子区域中的离子掺杂浓度降低从而所述第一子区域和所述第二子区域的离子掺杂浓度相对于所述漂移区中的所述第一子区域和所述第二子区域之外的其他子区域的离子掺杂浓度呈现非线性特征，且所述其他子区域的离子掺杂浓度从所述漂移区的与所述体区交界的一端到所述漂移区的另一端呈线性递增，其中所述第一子区域与所述场氧化物的靠近所述体区的边缘对准，所述第二子区域与所述栅电极的第一侧对准。
10.一种掩膜版，其特征在于，应用于根据权利要求1至8中任意一项所述的用于制备高压LDMOS器件的方法，所述掩膜版包括：
沿一方向间隔排布的多个掩膜层，相邻两个掩膜层之间限定出掩膜窗；
所述掩膜窗包括第一掩膜窗子集和第二掩膜窗子集，所述第一掩膜窗子集包括至少一个第一掩膜窗，所述第二掩膜窗子集包括至少一个第二掩膜窗，所述至少一个第一掩膜窗对应于所述漂移区中的第一子区域，所述至少一个第二掩膜窗对应于所述漂移区中的第二子区域；
所述掩膜窗被布置为所述至少一个第一掩膜窗的第一宽度和所述至少一个第二掩膜窗的第二宽度被减小，以使得所述漂移区中的第一子区域和第二子区域中的离子掺杂浓度降低从而所述第一子区域和所述第二子区域的离子掺杂浓度相对于所述漂移区中的所述第一子区域和所述第二子区域之外的其他子区域的离子掺杂浓度呈现非线性特征，且所述其他子区域的离子掺杂浓度从所述漂移区的与所述体区交界的一端到所述漂移区的另一端呈线性递增，其中所述第一子区域与所述场氧化物的靠近所述体区的边缘对准，所述第二子区域与所述栅电极的第一侧对准。
11.根据权利要求10所述的掩膜版，其特征在于，所述掩膜版还包括：
通过增大限定出所述第一掩膜窗的两个掩膜层中至少一个掩膜层的宽度，使得所述第一掩膜窗的第一宽度被减小；
通过增大限定出所述第二掩膜窗的两个掩膜层中至少一个掩膜层的宽度，使得所述第一掩膜窗的第一宽度被减小。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111257655.3A CN113707558B (zh) | 2021-10-27 | 2021-10-27 | 用于制备高压ldmos器件的方法及器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111257655.3A CN113707558B (zh) | 2021-10-27 | 2021-10-27 | 用于制备高压ldmos器件的方法及器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113707558A CN113707558A (zh) | 2021-11-26 |
| CN113707558B true CN113707558B (zh) | 2022-02-08 |
Family
ID=78647072
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111257655.3A Active CN113707558B (zh) | 2021-10-27 | 2021-10-27 | 用于制备高压ldmos器件的方法及器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113707558B (zh) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111354778A (zh) * | 2018-12-21 | 2020-06-30 | 新唐科技股份有限公司 | 半导体装置及其形成方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020070394A1 (en) * | 2000-12-08 | 2002-06-13 | John Lin | Using segmented N-type channel stop to enhance the SOA (safe-operating area) of LDMOS transistors |
| US8754476B2 (en) * | 2011-07-19 | 2014-06-17 | Richtek Technology Corporation, R.O.C. | High voltage device and manufacturing method thereof |
| CN112382656A (zh) * | 2020-11-13 | 2021-02-19 | 西安微电子技术研究所 | 一种横向扩散mos场效应晶体管及其制备方法 |
-
2021
- 2021-10-27 CN CN202111257655.3A patent/CN113707558B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111354778A (zh) * | 2018-12-21 | 2020-06-30 | 新唐科技股份有限公司 | 半导体装置及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113707558A (zh) | 2021-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE102015121532B4 (de) | Verfahren zum Herstellen eines Siliziumkarbidbauelements mit einem abgeschirmten Gate | |
| KR0167273B1 (ko) | 고전압 모스전계효과트렌지스터의 구조 및 그 제조방법 | |
| US7663186B2 (en) | Semiconductor device | |
| KR20100056101A (ko) | 횡형 디모스 소자 및 그의 제조 방법 | |
| US20080217684A1 (en) | Semiconductor device and manufacturing method thereof and power supply apparatus using the same | |
| JP2005520319A (ja) | 対称的トレンチ金属酸化膜半導体電界効果トランジスタ素子及びその製造方法 | |
| CN115528117A (zh) | 横向双扩散场效应晶体管、制作方法、芯片及电路 | |
| CN114361244B (zh) | Ldmosfet器件、制作方法及芯片 | |
| US5879995A (en) | High-voltage transistor and manufacturing method therefor | |
| KR20000051294A (ko) | 전기적 특성이 향상된 디모스 전계 효과 트랜지스터 및 그 제조 방법 | |
| CN113707558B (zh) | 用于制备高压ldmos器件的方法及器件 | |
| KR100290913B1 (ko) | 고전압 소자 및 그 제조방법 | |
| CN111403471A (zh) | 高压jfet器件及其制造方法、高压jfet器件的版图结构 | |
| CN103633139A (zh) | 高压金属氧化物半导体晶体管元件 | |
| EP0823735A1 (en) | MOS-technology power device | |
| KR101099559B1 (ko) | 파워 모스펫 제조방법 | |
| CN114429987B (zh) | 横向双扩散场效应晶体管、制作方法、芯片及电路 | |
| CN114335153B (zh) | Ldmosfet器件、制备方法以及芯片 | |
| CN216958042U (zh) | 一种ldmos晶体管结构 | |
| CN115020478B (zh) | 横向双扩散场效应晶体管、制作方法、芯片及电路 | |
| JP4794141B2 (ja) | 半導体素子及びその製造方法 | |
| CN113078217A (zh) | 半导体结构及其形成方法 | |
| KR100608332B1 (ko) | 종형 디모스 트랜지스터 제조방법 | |
| Wu et al. | A Novel LDMOS with Ultralow Specific on-Resistance and Improved Switching Performance | |
| KR100479426B1 (ko) | 고전압 소자의 구조 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| EE01 | Entry into force of recordation of patent licensing contract | ||
| EE01 | Entry into force of recordation of patent licensing contract |
Application publication date: 20211126 Assignee: CHINA GRIDCOM Co.,Ltd. Assignor: BEIJING SMARTCHIP MICROELECTRONICS TECHNOLOGY Co.,Ltd. Contract record no.: X2023980054029 Denomination of invention: Method and device for preparing high-voltage LDMOS devices Granted publication date: 20220208 License type: Common License Record date: 20231226 |