CN113707082A - 显示屏及其脉冲宽度调制pwm信号调节电路 - Google Patents

Abstract

本申请适用于显示屏技术领域，提供了一种显示屏及其脉冲宽度调制PWM信号调节电路，所述PWM信号调节电路包括双输入模块、相位延时模块，其中：双输入模块用于接收第一PWM信号和第二PWM信号，对第一PWM信号和第二PWM信号进行与运算得到第三PWM信号；相位延时模块用于接收所述双输入模块输出的第三PWM信号，对第三PWM信号进行相位延时处理得到第四PWM信号。由于第一PWM信号和第二PWM信号频率相同，且脉冲位置相异，因而能够有效的提高第三PWM信号中的包括的脉冲的数量，所增加的脉冲的数量能够提高屏幕的刷新频率，从而有效减少PWM信号调节电路所驱动的屏幕图像中的明暗纹，提高图像的清晰度，有利于提高用户使用体验。

Description

显示屏及其脉冲宽度调制PWM信号调节电路

技术领域

本申请属于显示屏技术领域，尤其涉及一种显示屏及其脉冲宽度调制(PulseWidth Modulation,PWM)信号调节电路。

背景技术

随着电子技术的发展，智能设备的功能越来越丰富，智能设备的使用越来越广泛。通过智能设备可以便捷的完成支付、通信等事务，为人们工作、生活带来了极大的便利性。

在使用智能设备进行支付时，通常会通过打开智能设备的支付应用，由二维码等显示支付相关信息。当扫码设备，比如收款的智能设备通过摄像头采集二维码图像，可以识别图像中二维码的付款信息，从而能够便捷的完成收付款操作。但是，在使用OLED显示屏显示二维码信息，特别是在OLED屏幕的亮度较低时，容易在屏幕上出现频闪的明暗纹，影响摄像头所采集的图像的清晰度，不利于提高使用者的使用体验。

发明内容

本申请实施例提供了一种显示屏及其PWM信号调节电路，可以解决现有技术中的屏幕上出现频闪的明暗纹，影响摄像头所采集的图像的清晰度问题。

第一方面，本申请实施例提供了一种PWM信号调节电路，其特征在于，所述PWM信号调节电路应用于屏幕像素驱动，所述PWM信号调节电路包括双输入模块、相位延时模块，其中：所述双输入模块用于接收第一PWM信号和第二PWM信号，对所述第一PWM信号和第二PWM信号进行与运算得到第三PWM信号，所述第一PWM信号和第二PWM信号为频率相同，脉冲位置相异的PWM信号；所述相位延时模块用于接收所述双输入模块输出的第三PWM信号，对所述第三PWM信号进行相位延时处理得到第四PWM信号。

可以看出，由于PWM信号调节电路中包括的双输入移位模块，可以将接收的第一PWM信号和第二PWM信号进行与运算，由于第一PWM信号和第二PWM信号频率相同，且脉冲位置相异，因而能够有效的提高第三PWM信号中的包括的脉冲的数量，将所述PWM信号调节电路应用于屏幕像素驱动，当屏幕被摄像头拍摄时，所增加的脉冲的数量能够提高屏幕的刷新频率，从而有效减少图像中的明暗纹，提高图像的清晰度，有利于提高用户使用体验。

在第一方面的一种可能的实现方式中，所述双输入模块包括第一开关T1、第二开关T2、第三开关T3和第四开关T4，其中：所述第一开关T1的第一开关引脚与双输入移位模块的输出引脚相连，第一开关T1的第二开关引脚与第二开关T2的第一开关引脚相连，第一开关T1的控制端与第一时钟相连；所述第二开关T2的第二开关引脚与第二PWM信号相连，第二开关T2的控制端与第一PWM信号相连；第三开关T3的第一开关引脚与双输入移位模块的输出引脚相连，第三开关T3的第二开关引脚与第四开关T4的第一开关引脚相连，第三开关T3的控制端与第一时钟相连；所述第四开关T4的第二开关引脚与第一PWM信号相连，第四开关T4的控制端与第二PWM信号相连。

在所述双输入模块中，将第一PWM信号和第二PWM信号作为第一路和第二路的输入，并将第一时钟、第一PWM信号，以及第一时钟与第二PWM信号分别作为第一路和第二路的控制信号，在任意一路出现高电平时，可使得第三PWM信号为高电平，从而有效的对第一PWM信号和第二PWM信号进行与运算。

可能的实现方式中，所述第四PWM信号为屏幕像素驱动中的逐行扫描信号的第一行扫描信号，所述第一PWM信号为第一级驱动单元所输入的初始扫描信号，所述第一级驱动单元为屏幕像素驱动信号中的第一行扫描信号之前所前置的N级驱动单元的第一驱动单元，所述第二PWM信号为屏幕像素驱动信号中的第一行扫描信号之前所前置的N级驱动单元的第N级驱动单元所输出的PWM信号。而行扫描信号中的脉冲信号为逐行发生相位移动，将前置的不同级的驱动单元所输入的PWM信号或者输出的PWM信号进行与运算，可以实现不同脉冲组合的第三PWM信号。

第二方面，本申请实施例提供了一种像素驱动电路，所述像素驱动电路包括多个级联的用于生成行扫描信号的驱动单元，相邻的两个驱动单元的脉冲驱动信号发生预定时长的相位延时，所述第一行扫描信号对应的驱动单元为上述任一项所述的PWM信号调节电路，在所述第一行扫描信号对应的驱动单元之前还包括前置的N级驱动单元，所述第一PWM信号为前置的第一级驱动单元输入的初始扫描信号，第二PWM信号为前置的第N级驱动单元输出的PWM信号。根据所前置的N级驱动单元的PWM信号的频率相同，且相位不同，通过对其中的第N级驱动单元所输出的PWM信号，以及第一级驱动单元输入的初始扫描信号进行与运算，可以提高行扫描信号中的脉冲数据，从而能够提高屏幕的刷新次数，使得屏幕被拍摄时的图像的明暗纹更少，图像更为清晰。

在一种实施方式中，所述像素驱动电路还包括倍频模块，所述倍频模块与所述双输入模块相连，所述倍频模块输出第一PWM信号并发送至所述双输入模块。通过将原始PWM信号经由倍频模块倍频后，可以进一步提高PWM信号调节电路所输出的第四PWM信号的频率，从而进一步提高屏幕被拍摄的清晰度。

具体的实施方式中，所述倍频模块包括第五开关T5、第六开关T6、第七开关T7、第八开关T8、第九开关T9、第十开关T10、第十一开关T11、第十二开关T12，其中：第五开关T5的第一开关引脚与高电平端相连，第五开关T5的第二开关引脚与第七开关T7的第一开关引脚相连；第六开关T6的第一开关引脚与高电平端相连，第六开关T6的第二开关引脚与第八开关T8的第一开关引脚相连；第七开关T7的第二开关引脚与倍频输出端相连；第八开关T8的第二开关引脚与倍频输出端相连；第九开关T9的第一开关引脚与倍频输出端相连，第九开关T9的第二开关引脚与第十一开关T11的第一开关引脚相连；第十开关T10的第一开关引脚与倍频输出端相连，第十开关T10的第二开关引脚与第十二开关T12的第一开关引脚相连；第十一开关T11的第二开关引脚与低电平端相连；第十二开关T12的第二开关引脚与低电平端相连；第五开关T5、第九开关T9的控制端连接第五PWM信号；第六开关T6、第十开关T10的控制端连接第六PWM信号；第七开关T7、第十二开关T12的控制端连接第七PWM信号；

第八开关T8、第十一开关T11的控制端连接第八PWM信号；所述第五PWM信号和第六PWM信号互为反相，第七PWM信号和第八PWM信号互为反相，且第五PWM信号和第七PWM信号存在预定时长的相位差。通过构造四条输出通路，结合两对互为反相的PWM信号作为输入，可以使得输出的PWM信号的频率比输入的PWM信号的频率更高。

在一种实施方式中，所述第五PWM信号、第六PWM信号、第七PWM信号和第八PWM信号的频率相同。那么，输出的PWM信号的频率为输入的PWM信号的频率的2倍。

可能的实施方式中，所述像素驱动电路还包括使能模块，所述使能模块用于控制所述PWM信号调节电路的工作状态。通过所述使能模块控制所述PWM信号调节电路的工作状态，从而控制屏幕输出不同的刷新频率。

可能的实现方式中，所述使能模块包括第十三开关T13，所述第十三开关T13的控制端与使能控制信号相连，第十三开关T13安装在所述PWM信号调节电路中的第一PWM信号接收线路上。通过连接所述第一级驱动单元和初始扫描信号输出引脚，从而能够控制PWM信号调节电路实现倍频和不倍频状态的切换。

在一种实施方式中，所述前置的第N级驱动单元根据屏幕刷新频率、屏幕像素行数、驱动信号输出频率确定。具体的确定方式为可以为：在所述屏幕刷新频率为f1，屏幕的像素行数为x，驱动信号的输出频率为f2时，所述前置的N级驱动单元中N值根据|f1*x/f2|所确定。通过设置所确定的前置N级驱动单元，使得输出的第四PWM信号均匀，可有效的提高驱动信号的脉冲的均匀性和稳定性。

第三方面，本申请实施例提供了一种基于上述第一方面所述PWM信号调节电路的PWM信号调节方法，所述PWM信号调节方法包括：通过双输入移位模块接收第一PWM信号和第二PWM信号，对所述第一PWM信号和第二PWM进行与运算，得到第三PWM信号；通过相位延时模块接收所述双输入移位模块输出的第三PWM信号，对所述第三PWM信号进行延时处理，得到第四PWM信号。通过在现有的驱动单元的基础上，增加双输入模块对输入的第一PWM信号和第二PWM信号进行与运算，且第一PWM信号和第二PWM信号频率相同，相位相异，可使得与运算后的第三PWM信号在相同时间内的脉冲数增加，提高屏幕的刷新频率，减少屏幕被拍摄的图像中的明暗纹，提高被拍摄的图像的清晰度。

在一种实现方式中，所述第一PWM信号为第一级驱动单元所输入的初始扫描信号，所述第一级驱动单元为屏幕像素驱动中的逐行扫描信号的第一行扫描信号之前所前置的N级驱动单元的第一驱动单元；所述第二PWM信号为屏幕像素驱动信号中的第一行扫描信号之前所前置的N级驱动单元的第N级驱动单元所输出的PWM信号。选择前置N级驱动单元，通过前置的第一级驱动单元输出的第二PWM信号，以及第一级驱动单元所输入的初始扫描信号作为第一PWM信号，随着N值的变化，可以实现不同级的驱动单元的PWM信号的与运算。

一种具体的实现方式中，可以根据驱动信号输出频率、屏幕刷新频率和屏幕像素行数，确定前置的驱动单元的个数。比如，可以根据屏幕刷新频率确定屏幕刷新周期；根据屏幕的像素行数和所述屏幕刷新周期，确定相邻的两个像素行对应的脉冲相位延时的时长；根据驱动信号的输出频率确定驱动信号的脉冲周期；根据所述驱动信号的脉冲周期和所述像素行对应的脉冲移位时长，确定位于所述PWM信号调节电路之前所前置的N级驱动单元；根据所前置的N级驱动单元的第N级驱动单元的输出信号为第二PWM信号。当所述屏幕刷新频率为f1，屏幕的像素行数为x，驱动信号的输出频率为f2，所述前置的N级驱动单元中N值根据|f1*x/f2|所确定。通过计算所确定的N值，可以使得第一PWM信号和第二PWM信号与运算后，第三PWM信号的脉冲更加均匀，屏幕刷新更为稳定。

在一种实施方式中，还可以通过倍频模块对原始扫描信号进行倍频处理，得到所述第一级驱动单元所输入的初始扫描信号。使前置的第一驱动单元的初始扫描信号的频率相对于倍频模块处理前的频率翻倍，有利于提高PWM信号调节电路所输出的第四PWM信号的频率，从而进一步提高屏幕被拍摄时的清晰度。

结合PWM信号调节电路中的倍频模块进行倍频处理时，可以包括：在第五PWM信号和第七PWM信号为导通电平时，第五开关T5和第七开关T7导通，倍频模块输出高电平；在第六PWM信号和第八PWM信号为导通电平时，第六开关T6和第八开关T8导通，倍频模块输出高电平；在第五PWM信号和第八PWM信号为导通电平时，第九开关T9和第十一开关T11导通，倍频模块输出低电平；在第六PWM信号和第七PWM信号为导通电平时，第十开关T10和第十一开关T11导通，倍频模块输出低电平。其中，所述第五开关至第十二开关，可以为低电平开关，也可以为高电平选通开关。

第四方面，本申请实施例提供了一种显示屏，所述显示屏包括第一方面所述的PWM信号调节电路。

可以理解地，上述提供的第三方面所述的显示屏包括上文所提供的对应的PWM信号调节电路，因此，其所能达到的有益效果可参考上文所提供的对应的PWM信号调节电路中的有益效果，此处不再赘述。

附图说明

图1是本申请一实施例提供的一种像素驱动电路的结构示意图；

图2是本申请实施例提供的一种双输入模块的结构示意图；

图3是本申请一实施例提供的一种双输入模块的工作时序示意图；

图4是本申请另一实施例提供的一种相位延时模块的结构示意图；

图5是本申请实施例提供的相位延时模块的工作时序示例图；

图6是本申请实施例提供的相位延时模块在t1时刻的状态示意图；

图7是本申请实施例提供的相位延时模块在t2时刻的状态示意图；

图8是本申请实施例提供的相位延时模块在t3时刻的状态示意图；

图9为本申请实施例提供的一种倍频模块的电路结构示意图；

图10是本申请实施例提供的一种PWM信号调节方法示意图。

具体实施方式

以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、技术之类的具体细节，以便透彻理解本申请实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本申请。在其它情况中，省略对众所周知的系统、装置、电路以及方法的详细说明，以免不必要的细节妨碍本申请的描述。

以下实施例中所使用的术语只是为了描述特定实施例的目的，而并非旨在作为对本申请的限制。如在本申请的说明书和所附权利要求书中所使用的那样，单数表达形式“一个”、“一种”、“所述”、“上述”、“该”和“这一”旨在也包括例如“一个或多个”这种表达形式，除非其上下文中明确地有相反指示。还应当理解，在本申请实施例中，“一个或多个”是指一个、两个或两个以上；“和/或”，描述关联对象的关联关系，表示可以存在三种关系；例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B的情况，其中A、B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。

图1为本申请实施所述PWM信号调节电路的实施场景示意图，也即本申请所述的像素驱动电路的示意图，如图1所示，所述PWM信号调节电路可应用于OLED显示屏中的GOA(Gate Driver on Array，阵列基板行驱动技术)架构或EOA架构的像素驱动电路。所述像素驱动电路包括与扫描行数相同数量的驱动单元，并且在与扫描行数相同数量的驱动单元的基础上，另外再前置N级驱动单元。

初始扫描信号经由前置的第一级驱动单元输入，第一级驱动单元对所述初始扫描信号进行相位延时处理后，将相位延时处理后的扫描信号输入至第二级驱动单元，再由第二级驱动单元对其进行相位延时处理后发送至第三级驱动单元……经由前置的第N级驱动单元输出的扫描信号发送至第一行扫描信号对应的驱动单元，直到传送至最后一行扫描信号所对应的驱动单元。

其中，对于任意相邻的两级驱动单元，所输出的驱动信号在相位上会出现预定时长的偏移。所述预定时长的偏移可以根据屏幕刷新频率以及屏幕扫描行数(即屏幕Y向解析度)来确定。当屏幕刷新频率为f1，屏幕扫描行数为x，那么，所述预定时长的偏移可以为|1/(f1*x)|。

可以将第一行扫描信号所对应的驱动单元，设置为本申请实施例所述的PWM信号调节电路。所述PWM信号调节电路的双输入模块可以接收前置的第N级驱动单元输出的第二PWM信号，以及可以接收输入至前置的第一级驱动单元的初始扫描信号ESTV，通过双输入模块对所述第一PWM信号和第二PWM信号进行与运算，得到第三PWM信号。通过相位延时模块对所述第三PWM信号进行相位延时处理，得到第一行扫描信号所对应的驱动单元，即本申请所述的PWM信号调节电路所输出的第四PWM信号。

其中，所前置的驱动单元的数量，可以通过屏幕刷新频率、屏幕像素行数、驱动信号输出频率确定。比如，屏幕刷新频率为f1，屏幕的像素行数为x，驱动信号的输出频率为f2，所述前置的N级驱动单元中N值根据|f1*x/f2|所确定。其中，根据所述屏幕刷新频率，可以确定屏幕刷新一次所需要的时间，即刷新周期为1/f1，而根据屏幕的像素行数x，可以确定每一像素行的驱动单元的驱动脉冲的时长，或相邻的两个像素行对应的脉冲相位延时的时长，即1/f1/x，驱动信号的输出频率所对应的脉冲周期为1/f2。

当与运算得到的驱动信号的输出频率为调节前的输入频率的两倍时，则驱动信号的输出频率的一个周期的时长，即为输入频率的半个周期，因此，在调节前的输入频率的中部插入脉冲时，所插入的脉冲的相位与被插入的脉冲的相位之间延时的时长为驱动信号输出频率所对应的一个周期的时长，通过|f1*x/f2|即可得到前置的驱动单元的数量N。

通过|f1*x/f2|所确定的前置电路的级数N，并选择第N级驱动单元所输出的PWM信号作为第二PWM信号，第一级驱动单元所输入的初始扫描信号为第一PWM信号，使得第一PWM信号与第二PWM信号与运算后，得到的第三PWM信号中，第一PWM信号所对应的脉冲位于第二PWM信号的脉冲周期的中部，从而使得第三PWM信号的脉冲更为均匀的分布，从而能够更为均匀的驱动屏幕像素，更有利于提高屏幕显示的图像被拍摄时的清晰度。

当然，所前置的驱动单元的数量也可以不局限于|f1*x/f2|，还可以为其它数量级的前置的驱动单元，比如，当调节前的第一PWM信号或第二PWM信号的周期为T，前置的驱动单元中的第一级驱动单元与第一行扫描信号所对应的驱动单元的相位延时小于T/2，或者大于T/2，则使得经由所述PWM信号调节电路调节后得到的第四PWM信号中的脉冲的间距会出现大于T/2以及小于T/2的情形，在整体上仍然可以增加第四PWM信号所输出的脉冲的数量，通过第四PWM信号驱动屏幕像素时，能够有效的提高屏幕刷新次数，减少屏幕明显暗纹，提高屏幕被拍摄的图像的清晰度。

在可能的实施方式中，所述PWM信号调节电路所接收的第一PWM信号不局限于第一级驱动单元所输入的初始扫描信号ESTV(PWM信号)，所述第二PWM信号也可不局限于第N级驱动单元所输出的扫描信号。比如，所述第一PWM信号可以为第N1级驱动单元所输入的PWM信号或输出的PWM信号，第二PWM信号可以为第N2级驱动单元输入的PWM信号或输出的PWM信号，其中，所述N1和N2不相等，且N1和N2小于或等于N，大于或等于1。

在可能的实现方式中，所述PWM信号调节电路也可不必局限于第一行扫描信号所对应的驱动单元，还可以将前置的N级驱动单元中所选择的任意一个驱动单元设置为所述PWM信号调节电路。在设定驱动单元为本申请所述的PWM信号调节电路后，由PWM信号调节电路的双输入模块与运算后，使得输出的第四PWM信号的脉冲数量增加，且在所述PWM信号调节电路之后的驱动单元所输出的PWM信号的脉冲数量，与所述PWM信号调节电路输出的第四PWM信号的脉冲数量保持一致。

或者，在可能的实现方式中，也可以选择任意的行扫描信号所对应的驱动单元，设置其为本申请实施例所述的PWM信号调节电路。从而使得在该行扫描信号后的其它驱动单元输出脉冲数量更多的PWM信号。也即，本申请实施例所述的PWM信号调节电路，可应用于屏幕像素驱动中替换级联的驱动单元中的一个。在一种可能的实现方式中，比如图1所示的像素驱动电路中，可以替换第一行扫描信号所对应的驱动单元，使得屏幕驱动信号的频率可以根据所述PWM信号调节电路所输出的第四PWM信号统一为相同频率的PWM信号。

所述PWM信号调节电路包括双输入模块和相位延时模块。其中，所述双输入模块用于对输入的第一PWM信号和第二PWM信号进行与运算，从而使得与运算后的第三PWM信号中包括的脉冲数量增加，或者使得第三PWM信号的输出频率增加。

一种可能的实现方式中，如图2所示，所述双输入模块可以包括第一开关T1、第二开关T2、第三开关T3和第四开关T4，其中：

所述第一开关T1的第一开关引脚与双输入移位模块的输出引脚相连，第一开关T1的第二开关引脚与第二开关T2的第一开关引脚相连，第一开关T1的控制端与第一时钟CK1相连；

所述第二开关T2的第二开关引脚与第二PWM信号相连，第二开关T2的控制端与第一PWM信号相连；

第三开关T3的第一开关引脚与双输入移位模块的输出引脚相连，第三开关T3的第二开关引脚与第四开关T4的第一开关引脚相连，第三开关T3的控制端与第一时钟CK1相连；

所述第四开关T4的第二开关引脚与第一PWM信号相连，第四开关T4的控制端与第二PWM信号相连。

假设第一PWM信号为前置的N级驱动单元中的第一级驱动电路所输入的PWM信号(即初始扫描信号)，第二PMW信号为前置的N级驱动单元中的第N级驱动单元所输出的PWM信号。且N根据|f1*x/f2|所确定，屏幕刷新频率为f1，屏幕的像素行数为x，驱动信号的输出频率为f2。那么，第一PWM信号和第二PWM信号的频率相同，且第一PWM信号的脉冲位于第二PWM信号的脉冲周期的中部位置，将所述第一PWM信号和第二PWM信号与运算后，即可得到频率为第一PWM信号或第二PWM信号的频率的两倍的第三PWM信号。

其中，通过第一开关T1、第二开关T2构成用于接收第一PWM信号的第一输入线路，第三开关T3和第四开关T4构成用于接收第二PWM信号的第二输入线路。

如图3所示为所述双输入模块的工作状态所对应的时序示意图，假设第一时钟的频率大于所述第三PWM信号的频率，或者第一时钟的频率为第第三PWM信号的N3倍，N3大于或等于2，并且所述第一时钟与所述第一PWM信号和第二PWM信号对齐。

其中，对于第一输入线路，由所述第一时钟、第二PWM信号控制线路的开闭，当第一输入线路导通(第一开关T1和第二开关T2可以为低电平导通开关，当第一时钟和第二PWM信号同时为低电平时，第一输入线路导通)时，输出第一PWM信号对应的电平，当第一输入线路断开(第一开关T1和第二开关T2中的任意一个开关断开，第一输入线路断开)时，输出第二PWM信号对应的电平，或者输出第一PWM信号所保持的电平；

对于第二输入线路，由第一时钟、第二PWM信号控制线路的开闭，当第二输入线路导通(第三开关T3和第四开关T4可以为低电平导通开关，当第一时钟和第一PWM信号同时为低电平时，第二输入线路导通)时，输出第二PWM信号对应的电平，当第二输入线路断开(第三开关T3和第四开关T4中的任意一个开关断开，第二输入线路断开)时，输出第一PWM信号对应的电平，或者输出第一PWM信号所保持的电平。

所述相位延时模块，可以对双输入模块所输出的第三PWM信号进行相位延时处理。如图4所示为本申请实施例提供的一种相位延时模块的结构示意图，所述相位延时模块中的开关可以采用低电平有效的晶体管，比如可以包括8个晶体管及2个电容，其中：

第一晶体管T21的第一端连接第三PWM信号，第一晶体管T21的第二端连接第四晶体管T24的第一端，第五晶体管T25的第一端，以及第三晶体管T23的控制端，第一晶体管T21的控制端连接第二时钟；

第二晶体管T22的第一端连接第三晶体管T23的第二端、第六晶体管T26的控制端、第二电容C2的第一端以及第八晶体管T28的控制端，第二晶体管T22的第二端连接低电平端VGL，第二晶体管T22的控制端连接第二时钟；

第三晶体管T23的第一端连接第二时钟；

第四晶体管T24的第二端连接第七晶体管T27的控制端，以及第一电容C1的第一端，第四晶体管T24的控制端连接低电平端VGL；

第五晶体管T25的第二端连接第六晶体管T26的第一端，第五晶体管T25的控制端连接第一时钟；

第六晶体管T26的第二端连接高电平端VGH；

第七晶体管T27的第一端连接第一时钟，第七晶体管的第二端连接第一电容C1的第二端、第八晶体管T28的第一端，且作为所述相位延时模块的输出端；

第八晶体管T28的第二端连接第二电容C2的第二端，且与高电平端VGH相连。

根据图4所示的相位延时模块，当输入图5所示的时序信号时，根据第一时钟、第二时钟、第三PWM信号的电平的变化，对第三PWM信号对应的相位延时处理。其中，第一时钟和第二时钟的频率相同，且电平互为反相电平。

当在t1时刻，输入的第三PWM信号为低电平、第一时钟为高电平、第二时钟为低电平时，得到如图6所示的开关状态示意图，第五晶体管T25为断开状态，其它晶体管均为导通状态，此时输出的第四PWM信号的电平为高电平；

当在t2时刻，输入的第三PWM信号由低电平切换为高电平时，第一时钟为低电平，第二时钟为高电平，如图7所示，此时第七晶体管T27、第四晶体管T24、第五晶体管T25导通，其它晶体管断开，输出的第四PWM信号的电平与第一时钟的电平相同，即输出低电平。

当在t3时刻，输入的第三PWM信号保持为高电平，第一时钟为高电平，第二时钟为低电平时，如图8所示，第七晶体管T27、第三晶体管T23以及第五晶体管T25为断开状态，其它晶体管为导通状态，输出的第四PWM信号的电平受电压保持电容，即第一电容C1的电压保持，输出高电平，即实现了对第三PWM信号进行相位延时处理，得到第四PWM信号。

图4所示的相位延时模块仅为本申请实施例所列举的其中一种，还可以包括如4T2C相位延时模块等。

在本申请实施例中，当脉冲输出芯片所输出的PWM信号的脉冲的频率，结合所述PWM信号所输出的第四PWM信号无法达到所期望的频率，或者无法达到在单位时间内所期望的脉冲数量时，可以增加所述PWM信号调节电路的数量，比如可以将前置的一个或者多个驱动单元替换为所述PWM信号调节电路，或者也可以理解为在所前置的级联的驱动单元中增加双输入模块的数量，从而提高所输出的第四PWM信号的频率。比如，当像素驱动电路中设置有1个PWM信号调节电路时，输出的第四PWM信号的频率为输入的第一PWM信号的频率的2倍，当像素驱动电路中设置有2个PWM信号调节电路时，输出的第四PWM信号的频率可以为输入的第一PWM信号的频率的4倍；当像素驱动电路中设置有3个PWM信号调节电路，或者理解为驱动单元的基础上增设有3个双输入模块时，输出的第四PWM信号的频率为输入的第一PWM信号频率的8倍……依此类推，根据PWM信号调节模块的个数N，第四PWM信号的频率，为第一PWM信号的频率的2^N倍。其中，所述PWM信号调节电路设置在所述像素驱动电路中前置的驱动单元的位置，或者其中一个设置在像素驱动电路的第一行驱动信号所对应的驱动单元位置，其它PWM信号调节电路设置在前置的驱动单元的位置。在设置有多个PWM信号调节电路时，为了得到脉冲更为均匀的第四PWM信号，可以在前置的驱动单元中均匀设置所述PWM信号调节电路。

在另一种实施方式中，可以在所述像素驱动电路中进一步增加倍频模块，其中，所述倍频模块可以用于对脉冲输出芯片所输出的PWM信号进行倍频处理，输出前置的第一级驱动单元的输入信号，即第一PWM信号。

经过倍频处理后，所述第一PWM信号的频率可以在脉冲输出芯片所输出的PWM信号频率的基础上得到增加。比如，经过图9所示的倍频模块对脉冲输出芯片的PWM信号进行倍频处理后，可以使得倍频处理后的第一PWM信号为脉冲输出芯片所输出的PWM信号的频率的2倍。或者，可以不局限于设置一个倍频模块，还可以通过设置多个所述倍频模块对所述脉冲芯片输出的PWM信号进行多次倍频处理。

图9为本申请实施例提供的一种倍频模块的具体实现的电路结构示意图，如图9所示，所述倍频模块包括第五开关T5、第六开关T6、第七开关T7、第八开关T8、第九开关T9、第十开关T10、第十一开关T11、第十二开关T12，其中：

第五开关T5的第一开关引脚与高电平端VGH相连，第五开关T5的第二开关引脚与第七开关T7的第一开关引脚相连；

第六开关T6的第一开关引脚与高电平端VGH相连，第六开关T6的第二开关引脚与第八开关T8的第一开关引脚相连；

第七开关T7的第二开关引脚与倍频输出端相连；

第八开关T8的第二开关引脚与倍频输出端相连；

第九开关T9的第一开关引脚与倍频输出端相连，第九开关T9的第二开关引脚与第十一开关T11的第一开关引脚相连；

第十开关T10的第一开关引脚与倍频输出端相连，第十开关T10的第二开关引脚与第十二开关T12的第一开关引脚相连；

第十一开关T11的第二开关引脚与低电平端VGL相连；

第十二开关T12的第二开关引脚与低电平端VGL相连；

第五开关T5、第九开关T9的控制端连接第五PWM信号；

第六开关T6、第十开关T10的控制端连接第六PWM信号；

第七开关T7、第十二开关T12的控制端连接第七PWM信号；

第八开关T8、第十一开关T11的控制端连接第八PWM信号；

所述第五PWM信号和第六PWM信号互为反相，第七PWM信号和第八PWM信号互为反相，且第五PWM信号和第七PWM信号存在预定时长的相位差。

在一种可能的实施方式中，第五PWM信号、第六PWM信号、第七PWM信号和第八PWM信号的频率相同。所述第五PWM信号、第六PWM信号、第七PWM信号和第八PWM信号可以通过同一个脉冲芯片、结合反相电路和延时电路处理得到。比如，当脉冲芯片输出第五PWM信号时，对所述第五PWM信号进行延时处理，可以得到延时到的第七PWM信号。可以通过反相器对所述第五PWM信号、第七PWM信号分别进行反相处理，得到第六PWM信号和第八PWM信号。

其中，第五开关T5、第七开关T7构成第一高电平连接线路，第六开关T6和第八开关T8构成第二高电平连接线路，第九开关T9、第十一开关T11构成第一低电平连接线路，第十开关T10和第十二开关T12构成第二低电平连接线路。

在第五PWM信号和第七PWM信号为导通电平时，第五开关T5和第七开关T7构成的第一高电平线路导通，倍频模块输出高电平；

在第六PWM信号和第八PWM信号为导通电平时，第六开关T6和第八开关T8构成的第二高电平线路导通，倍频模块输出高电平；

在第五PWM信号和第八PWM信号为导通电平时，第九开关T9和第十一开关T11构成的第一低电平线路导通，倍频模块输出低电平；

在第六PWM信号和第七PWM信号为导通电平时，第十开关T10和第十一开关T11构成的第二低电平线路导通，倍频模块输出低电平。

当采用多个倍频模块进行倍频处理时，则需要对前一倍频模块所输出的倍频信号，进行相位延时处理、反相处理，得到两组反相的PWM信号，并且两组反相的PWM信号之间存在经相位延时处理后的相位差。

在本申请的一种实施方式中，所述像素驱动电路还可包括使能模块，通过使能模块控制所述PWM信号调节电路的工作状态，即使得所述PWM信号调节电路处于倍频状态和非倍频状态的切换，或者使所述PWM信号调节电路所输出的第四PWM信号在单位时间输出的脉冲数量的个数。

在一种实现方式中，所述使能模块连接可以包括第十三开关T13，所述第十三开关T13的控制端与使能控制信号相连，第十三开关T13安装在所述PWM信号调节电路中的第一PWM信号接收线路上。当使第十三开关T13导通时，PWM信号调节电路可以接收到第一PWM信号，所述PWM信号调节电路输出倍频的第四PWM信号，或者脉冲数量增多的第四PWM信号。

当第十三开关T13断开时，所述PWM信号调节电路输出与第二PWM信号频率相同，且相位发生延时后的第四PWM信号。

因此，通过所述使能模块，可以控制屏幕显示的刷新频率，或者控制屏幕显示的脉冲信号的数量。

另外，本申请还提供了一种基于上述的像素驱动电路的PWM信号调节方法，如图10所示，所述PWM信号调节方法可以包括：

在步骤S101中，通过双输入移位模块接收第一PWM信号和第二PWM信号，对所述第一PWM信号和第二PWM进行与运算，得到第三PWM信号；

其中，所述第一PWM信号和第二PWM信号为频率相同、相位相异的两个PWM信号。

在像素驱动电路中，可以在第一行扫描信号所对应的驱动单元之前，前置N个驱动单元，可以由前置的第N个驱动单元输出第二PWM信号，输入前置的第一级驱动单元的初始扫描信号作为第一PWM信号。

通过N个驱动单元对初始扫描信号进行相位延时处理，即前置的N个驱动单元，每个前置的驱动单元所延时的相位为T时，则经过N个驱动单元的相位延时后，所得到的第二PWM信号相对于初始扫描信号，即第一PWM信号的相位存在NT的延时。

将所述第一PWM信号和第二PWM信号与运算时，即将第一PWM信号中的脉冲与第二PWM信号中的脉冲合并至同一PWM信号，并且由于第一PWM信号和第二PWM信号存在NT的延时，则可以有效的增加第三PWM信号中的脉冲的数量。

当第一PWM信号中的脉冲的位置处于第二PWM信号中的脉冲周期的中部时，可以使得与运算后的脉冲之间的时长相等，从而可以得到倍频后的第三PWM信号。

可以通过前置的驱动单元的个数，来确定第一PWM信号的脉冲在第二PWM信号中的位置。比如，可以根据驱动信号输出频率、屏幕刷新频率和屏幕像素行数，确定前置的驱动单元的个数。

比如，所述屏幕刷新频率为f1，屏幕的像素行数为x，驱动信号的输出频率为f2，那么：

根据屏幕刷新频率确定屏幕刷新周期为1/f1；

根据屏幕的像素行数x和所述屏幕刷新周期1/f1，确定相邻的两个像素行对应的脉冲相位延时的时长为1/(x*f1)；

根据驱动信号的输出频率确定驱动信号的脉冲周期1/f2；

根据所述驱动信号的脉冲周期和所述像素行对应的脉冲移位时长，确定位于所述PWM信号调节电路之前所前置的N级驱动单元，其中N＝x*f1/f2；

根据所前置的N级驱动单元的第N级驱动单元的输出信号为第二PWM信号。

在一种实现方式中，还可以通过倍频模块对原始扫描信号进行倍频处理，得到前置的N级驱动单元中的第一级驱动单元所输入的初始扫描信号或PWM信号。所述原始扫描信号可以为脉冲芯片所产生的PWM信号。所述倍频模块可以为多个倍频模块级联的方式生成多倍的PWM信号。

结合图9所示的倍频模块，在第五PWM信号和第七PWM信号为导通电平时，第五开关T5和第七开关T7导通，倍频模块输出高电平；

在第六PWM信号和第八PWM信号为导通电平时，第六开关T6和第八开关T8导通，倍频模块输出高电平；

在第五PWM信号和第八PWM信号为导通电平时，第九开关T9和第十一开关T11导通，倍频模块输出低电平；

在第六PWM信号和第七PWM信号为导通电平时，第十开关T10和第十一开关T11导通，倍频模块输出低电平。

从而使得输出的PWM信号的频率为输入的第五PWM信号的频率2倍。

在一种可能实现方式中，还可以在所述PWM信号调节电路中的第一PWM信号输入线路中设置使能开关，所述使能开关的控制引脚连接使能控制信号。在所述第一PWM信号断开时，所述PWM信号调节电路仅对输入的第二PWM信号进行相位延时处理，当第一PWM信号连接时，所述PWM信号调节电路对第一PWM信号和第二PWM信号进行与运算，实现第三PWM信号的频率的增加，或者实现第三PWM信号的脉冲数量的增加。

在步骤S102中，通过相位延时模块接收所述双输入移位模块输出的第三PWM信号，对所述第三PWM信号进行延时处理，得到第四PWM信号。

通过相位延时模块接收第三PWM信号，对其进行延时处理后生成第四PWM信号，即可驱动屏幕中的像素行。当第四PWM信号的频率增加，或者第四PWM信号中的脉冲个数增加时，则可以有效的增加屏幕的刷新频率，从而能够有效的提高屏幕图像被拍摄时的清晰度，提高用户使用体验。

以上所述实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。

Claims (12)

1.一种脉冲宽度调制PWM信号调节电路，其特征在于，所述PWM信号调节电路应用于屏幕像素驱动，所述PWM信号调节电路包括双输入模块、相位延时模块，其中：

所述双输入模块用于接收第一PWM信号和第二PWM信号，对所述第一PWM信号和第二PWM信号进行与运算得到第三PWM信号，所述第一PWM信号和第二PWM信号为频率相同，脉冲位置相异的PWM信号；

所述相位延时模块用于接收所述双输入模块输出的第三PWM信号，对所述第三PWM信号进行相位延时处理得到第四PWM信号。

2.根据权利要求1所述的PWM信号调节电路，其特征在于，所述双输入模块包括第一开关T1、第二开关T2、第三开关T3和第四开关T4，其中：

所述第一开关T1的第一开关引脚与双输入移位模块的输出引脚相连，第一开关T1的第二开关引脚与第二开关T2的第一开关引脚相连，第一开关T1的控制端与第一时钟相连；

所述第二开关T2的第二开关引脚与第二PWM信号相连，第二开关T2的控制端与第一PWM信号相连；

第三开关T3的第一开关引脚与双输入移位模块的输出引脚相连，第三开关T3的第二开关引脚与第四开关T4的第一开关引脚相连，第三开关T3的控制端与第一时钟相连；

所述第四开关T4的第二开关引脚与第一PWM信号相连，第四开关T4的控制端与第二PWM信号相连。

3.根据权利要求1或2所述的PWM信号调节电路，其特征在于，所述第四PWM信号为屏幕像素驱动中的逐行扫描信号的第一行扫描信号，所述第一PWM信号为第一级驱动单元所输入的初始扫描信号，所述第一级驱动单元为屏幕像素驱动信号中的第一行扫描信号之前所前置的N级驱动单元的第一驱动单元，所述第二PWM信号为屏幕像素驱动信号中的第一行扫描信号之前所前置的N级驱动单元的第N级驱动单元所输出的PWM信号。

4.一种像素驱动电路，所述像素驱动电路包括多个级联的用于生成行扫描信号的驱动单元，相邻的两个驱动单元的脉冲驱动信号发生预定时长的相位延时，其特征在于，第一行扫描信号对应的驱动单元为上述权利要求1-3任一项所述的脉冲宽度调制PWM信号调节电路，在所述第一行扫描信号对应的驱动单元之前还包括前置的N级驱动单元，所述第一PWM信号为前置的第一级驱动单元输入的初始扫描信号，第二PWM信号为前置的第N级驱动单元输出的PWM信号。

5.根据权利要求4所述的像素驱动电路，其特征在于，所述像素驱动电路还包括倍频模块，所述倍频模块与所述双输入模块相连，所述倍频模块输出第一PWM信号并发送至所述双输入模块。

6.根据权利要求5所述的像素驱动电路，其特征在于，所述倍频模块包括第五开关T5、第六开关T6、第七开关T7、第八开关T8、第九开关T9、第十开关T10、第十一开关T11、第十二开关T12，其中：

第五开关T5的第一开关引脚与高电平端相连，第五开关T5的第二开关引脚与第七开关T7的第一开关引脚相连；

第六开关T6的第一开关引脚与高电平端相连，第六开关T6的第二开关引脚与第八开关T8的第一开关引脚相连；

第七开关T7的第二开关引脚与倍频输出端相连；

第八开关T8的第二开关引脚与倍频输出端相连；

第九开关T9的第一开关引脚与倍频输出端相连，第九开关T9的第二开关引脚与第十一开关T11的第一开关引脚相连；

第十开关T10的第一开关引脚与倍频输出端相连，第十开关T10的第二开关引脚与第十二开关T12的第一开关引脚相连；

第十一开关T11的第二开关引脚与低电平端相连；

第十二开关T12的第二开关引脚与低电平端相连；

第五开关T5、第九开关T9的控制端连接第五PWM信号；

第六开关T6、第十开关T10的控制端连接第六PWM信号；

第七开关T7、第十二开关T12的控制端连接第七PWM信号；

第八开关T8、第十一开关T11的控制端连接第八PWM信号；

所述第五PWM信号和第六PWM信号互为反相，第七PWM信号和第八PWM信号互为反相，且第五PWM信号和第七PWM信号存在预定时长的相位差。

7.根据权利要求6所述的像素驱动电路，其特征在于，所述第五PWM信号、第六PWM信号、第七PWM信号和第八PWM信号的频率相同。

8.根据权利要求4所述的像素驱动电路，其特征在于，所述像素驱动电路还包括使能模块，所述使能模块用于控制所述PWM信号调节电路的工作状态。

9.根据权利要求8所述的像素驱动电路，其特征在于，所述使能模块包括第十三开关T13，所述第十三开关T13的控制端与使能控制信号相连，第十三开关T13安装在所述PWM信号调节电路中的第一PWM信号接收线路上。

10.根据权利要求4所述的像素驱动电路，其特征在于，所述前置的第N级驱动单元根据屏幕刷新频率、屏幕像素行数、驱动信号输出频率确定。

11.根据权利要求10所述的像素驱动电路，其特征在于，所述屏幕刷新频率为f1，屏幕的像素行数为x，驱动信号的输出频率为f2，所述前置的N级驱动单元中N值根据|f1*x/f2|所确定。

12.一种显示屏，其特征在于，所述显示屏包括权利要求1-3任一项所述PWM信号调节电路，或包括权利4-11任一项所述像素驱动电路。

Images